专利名称：降低BEoL互连结构中的总介电常数的工艺集成方案的制作方法
降低BEoL互连结构中的总介电常数的
工艺集成方案
相关申请的交叉引用本发明大体上涉及半导体器件领域，更具体地涉及用于其 制造的后端线程(BEoL)互连结构。
背景技术：
通过特征(如晶体管)的进一步小型化，可以至少部分地 实现提高的半导体器件性能。减小的特征尺寸和减小的特征之间的 间距允许在单位面积中设置更多的特征以得到更好的器件性能。后 端线程(BEoL)互连结构包括连4妄特征的导电线。随着特4正密度的 增大，导电线的宽度和导电线之间的间距也需要按比例缩小。使BEoL互连结构内的导电线变得更窄时遇到的 一 个问题 在于过孔相对于那些导电线的定位。理想的是，每个过孔"落(land )" 在导电线上。然而，如果过孔与导电线4晉位太多，则过孔将落在导 电线之间的介电材料上并因此而不能连接到导电线。如果过孔部分落在导电线上而部分落在介电材料上，则虽然实现导电线与过孔之 间的电气连接，但铜可能有害地从过孔扩散到介电材料中。另夕卜， 缩小的电气连接区域变成电流密度更高的区域，其加速过孔中的空
隙(void)形成并可能导致失效和降4氐的成品率。因此，随着导电
线变得更窄时，使过孔落在导电线上要求更高的对准精度。而且，使BEoL互连结构内的导电线变得更窄时，需要降低 互连结构的总介电常凄t。然而，总介电常H是互连结构中的i午多介 电层的平均值。这些介电层中的某些虽然薄，^旦其特征在于令人讨 厌的大介电常数，它提高了总的介电常数。因此，期望4吏过孔与BEoL互连结构中的更窄导电线对准的 方法，和特征在于更低的总介电常数、提高的成品率、以及更高的 可靠性的BEoL互连结构。
发明内容
用于制造互连结构的本发明的示例性方法包4舌形成导电 线、选4奪性地在该导电线上方形成第一覆盖层、以及在该第一覆盖 层上方形成低k层。在某些情况下，将该低k层形成为与包围该导电 线的介电层接触。该方法还包括使该导电层暴露。使该导电层暴露 包括在该低k层上形成具有开口的掩模层、缩窄该掩模层中的该开口 以及通过4吏该缩窄的开口穿过该^f氐k层而至少延伸至该第 一覆盖层 来形成过孔。该方法还包括在该过孔的侧壁上形成第一扩散阻挡层 并用第 一导电材料来填充该过孔。该导电线和该第 一导电材料可以 包括例如铜。该方法还可以包括选择性地在该过孔上方形成第二覆 盖层。在某些实施例中，形成该第一扩散阻挡层可以包括钌或钽的 原子层沉积、钌或钽的超临界C02沉积、或通过从由化学气相沉积、 等离子体增强化学气相沉积以及等离子体增强原子层沉积组成的组 中选取的方法来沉积金属。
在某些实施例中，形成该导电线包括形成介电层、在该介 电层中限定第 一沟槽、并用也可以是铜的第二导电材料来填充该第 一沟槽。这里，形成该介电层可以包括沉积有枳J圭酸盐玻璃。形成 该导电线还可以包括在该第 一沟槽内形成该第二扩散阻挡层。该方法还可以包4舌在该介电层上和该第一覆盖层上方形成 介电阻挡层。这里，形成该该过孔包括 使该缩窄的开口延伸穿过该 介电阻挡层。在包括在该介电层上方形成该介电阻挡层的那些实施 例中，形成该介电阻挡层可以包括沉积碳化硅、氮化硅或碳氮化硅。在各种实施例中，形成该第 一覆盖层包括钴或钴合金的无 电镀，形成该低k层包括沉积有机硅酸盐玻璃，形成该掩模层包括沉 积光刻胶层和在该光刻胶层中形成开口 。在这些之后的实施例中的 某些中，形成该掩模层包括在形成该光刻胶层之前形成硬掩模层。 在某些实施例中，缩窄该开口包4舌在该开口的侧壁上形成共形沉i积 层。在这些实施例中的某些中，形成该共形沉积层包括在沉积与蚀 刻之间循环。在某些实施例中，形成该过孔可以包括使该缩窄的开 口穿过该第一覆盖层而延伸至该导电线。在某些实施例中，在形成该过孔之后和形成该第 一扩散阻 挡层之前，该方法还包括在该低k层中形成第二沟槽，其中该沟槽与 该过孔对准。这里，在该过孔的侧壁上形成该第一扩散阻挡层可以 包括在该第二沟槽的侧壁上形成该第一扩散阻挡层。而且，用该第 二导电材料填充该过孔还可以包括用铜来填充该第二沟槽。本发明的示例性互连结构包4舌导电线、i殳置在该导电线上 方的第一介电层、以及设置在该第一介电层与该导电线之间并选择 性地i殳置在该导电线上方的第一覆盖层。该互连结构还包括^皮设置 为穿过该第一介电层并穿过该第一覆盖层的导电过孔、以及设置在 该导电过孔与该第 一 介电层之间的扩散阻挡层。在某些实施例中，导电线的关键尺寸不超过60nm。在各种实施例中，该第一覆盖层包 括钴，且该扩散阻挡层包4舌钌或钽。在某些实施例中，该互连结构还包括设置在该第一介电层 上方的介电阻挡层，该导电过孔设置为穿过该介电阻挡层。该互连 结构还可以包括设置在该导电过孔上方的第二覆盖层。在某些实施 例中，该互连结构还包括i更置在该导电线周围的第二介电层，在这 些实施例中的某些中，该互连结构还包括i殳置在该第一与第二介电 层之间的介电阻挡层。本发明的另一示例性互连结构包括设置在第一介电层内 的第一导电线、设置在该第一导电线上方并与该第一介电层接触的 第二介电层以及设置在该第二介电层与该第一导电线之间的第一覆 盖层。该互连结构还包括纟皮i殳置为穿过该第二介电层并至少到达该 第 一覆盖层的导电过孔，和i殳置在该导电过孔与该第二介电层之间 的第一扩散阻挡层。在某些实例中，该互连结构还包括，没置在该第 一导电线与该第 一 介电层之间的第二扩散阻挡层。在某些实施例中， 该第一扩散阻挡层可以包括钌或钽。在某些实施例中，该互连结构还包4舌设置在该第二介电层 内的第二导电线，其中，该导电过孔与该第二导电线接触。这里， 该互连结构还可以包括选择性地设置在该第二导电线上的第二覆盖 层。在某些实例中，将该导电过孔i殳置为穿过该第一覆盖层并到达 该第一导电线。制造互连结构的又一示例性方法包括在介电层中形成第一 导电线、选择性地在该第一导电线上方形成第一覆盖层、以及在该 第一覆盖层上方形成与该介电层4妄触的^f氐k层。该方法还包括"使该导 电线暴露，使该导电线暴露包括在该低k层上方形成具有开口的掩模 层、缩窄该掩模层中的该开口以及通过使该缩窄的开口延伸穿过该低k层并至少到达该第 一覆盖层来形成过孔。该方法还包括在该过孔 的侧壁上形成第一扩散阻挡层，并用第一导电材料填充该该过孔。 在某些实施例中，使该缩窄的开口至少延伸至该第 一覆盖层包括使 该缩窄的开口延伸穿过该第 一覆盖层并到达该第 一导电线。在该介 电层中形成该第一导电线可以包括在该介电层中形成第二扩散阻挡 层。该方法还可以包括在该低k层中形成第二导电线。在这些实施例 中的某些中，该方法还可以包括选4奪性地在该第二导电线上方形成
第二覆盖层。
段的互连结构的横截面图。图9B是根据本发明的另 一实施例的互连结构的横截面图。图10 ~ 14是才艮据本发明的另一示例性实施例的处于连续 制造阶段的互连结构的横截面图。图15是根据本发明的又一实施例的互连结构的横截面图。
具体实施例方式本发明提供了用于形成以减小的总介电常数值为特征的 后端线程(BEoL)互连结构的方法。例如，通过去除具有高介电常 数的介电阻挡层和/或替换较薄扩散阻挡层来实现介电常数的降低。 本发明的方法采用共形扩散阻挡层和选择性地形成的覆盖层来将导 电线和过孔与周围的介电层隔离。本发明的方法还采用缩窄光刻月交 4奄才莫中的开口的4支术来限定4交窄的过孔。采用更窄过孔增加用来形 成开口的4务^t的配准中所能容许的不对准量。增大的容差转而 (tolerance )允许有更窄的导电线并因此而允许增大的布线密度。
图1提供被介电层110与邻线(未示出)隔离的导电线IOO 的横截面图。在某些实施例中，导电线100包括铜。例如，介电层IIO 可以包括SiCb。介电层110还可以包括低介电常数("低k，，)材料， 一种介电常数比Si02低的材料。此类低k材料，尤其是介电常数低于 3的那些材料在半导体器件制造中越来越受欢迎，因为它们赋予成品 器件优良的电气特性。合适的低k材料的示例包括氟硅酸盐玻璃 (FSG)、有4几石圭酸盐3皮璃(OSG)、以及高多孑LSi02。有并几石圭酉吏盐 玻璃的一个示例是碳掺杂氧化膜，如黑金刚石(BD)等级l。在某些实施例中，介电层110的最上层部分可以包括用于 在后续操作期间保护介电层110的更耐久材料(未示出)，如可能对 介电层110施加压力的平面化。在某些实例中，可以通过沉积来形成 用于此最上层部分的更耐久材并+。在其它实例中，通过在形成介电 层110的后期阶^:期间改变生长条件来形成所述更耐久材料。这样， 介电层110包括连续膜，其中，最上层部分具有与介电层110的主体 不同的樣t观结构。例如，生长有机硅酸盐玻璃以形成介电层110时， 可以修改生长条件以改变生长的有机硅酸盐玻璃的微观结构，以便 形成最上层部分。这里，例如，与介电层110的主体相比，该最上层 部分可以具有增大的密度或不同的组〗分。经〗多改的樣0见结构为最上 层部分提供比介电层110的主体更好的结构完整性。可以通过在介电层110中形成沟冲曹(如通过传统的光刻掩 才莫和蚀刻工艺)继而用铜(填充)该沟槽而形成导电线100。在某些 实施例中，在沟槽内形成扩散阻挡层120之后用铜填充沟槽。扩散阻 挡层120充当对从导电线100到介电层100中的有害的铜扩散的阻挡。 在某些实施例中，通过无电镀来形成导电线100,并且在这些实施例 中，扩散阻挡层120还提供导电涂层，以在该导电涂层上镀铜。例如 在于2006年12月20曰^是交且题为"Self-Limiting Plating Method"的 美国专利申请11/643,404、于2006年5月25日提交且题为"Platingof Copper" 的美国专矛J申i青 11/382,906、于2006年6月28日提交且题为"Plating Solutions for Electroless Deposition of Copper"的美国专利申i青l 1/427,266、于2006 年8月30日才是交且题为 "Processes Systems for Engineering a Barrier Surface for Copper Deposition"的美国专矛J申"i青l 1/514,038、于2006 年12月15日才是交且题为"Controlled Ambient System for Interface Engineering"的美国专利申请11/639，752和于2006年12月22日提交且 题为"Electroless Deposition of Cobalt Alloys"的美国专利申i青 11/644,697中教授了无电镀的方法，通过引用而将这些美国专利申请 中的每一个并入本文。用于扩散阻挡层120的合适材料的示例包括钌(Ru)、钽 (Ta )以及氮化钽(TaN )，以及可以通过诸如物理气相沉积(PVD )、 原子层沉积(ALD)、超临界C02 (SCC02)沉积、4匕学气相沉积 (CVD)、等离子体增强化学气相沉积(PECVD)或等离子体增强 原子层沉积(PEALD)等纟支术来将其沉积在沟槽的侧壁和底面上。 在某些实施例中，扩散阻挡层120包括多个子层，其端接(ending) 有例如铜、钽或钌种子层，用于播种后续铜沉积以填充沟槽的最上 层。 一种用于沉积种子层的合适I支术是PVD。在某些情况下，形成 扩散阻挡层120之后，用含氢等离子体来处理扩散阻挡层120以去除 污染物和/或分解的金属氧化，如还在美国专利申请11/514,03 8中描 述的那样。示例性扩散阻挡层120包括与介电层110接触的氮化钽子 层、-没置在子层上的钽子层以及i殳置在该钽子层上的铜种子子层， 每个均通过P VD沉积。用于形成扩散阻挡层120或其子层的一种4支术包^fe形成薄 膜，该薄膜的组份随着厚度的变化而从氮化钽(TaN)改变为钽。 这里，最初通过将钽和氮51入沉积室而在沟槽的表面上通过PVD形 成氮化钽。*接下来，去除氮的供应以^使随着沉积室中的可用氮净皮寿毛尽而在生长膜中形成组份梯度。在没有氮的情况下完成薄膜，形成
钽表面。例如，在于2006年8月30日提交且题为"Processes and Systems for Engineering a Silicon-Type Surface for Selective Metal Deposition to Form a Metal Suicide"的美国专利申i會ll/513,446中教 4受了用于形成TaN/Ta膜的方法，其通过《1用结合在这里。 —旦已通过例如铜的无电镀形成导电线100,则如图1所 示，在导电线100上方选择性地形成覆盖层130。在某些实施例中， 覆盖层130包4舌钴(Co)或诸如石粦化钴鴒(CoWP)、硼化钴鴒 (CoWB)、或硼磷化钴鴒(CoWBP )等钴合金。通过采用无电镀， 覆盖层130选4奪性地在导电线100上形成。例如，在均通过引用而并 入本文的上述美国专利申请ll/644,697和于2006年8月30日^是交且题 为 "Processes and Systems for Engineering a Copper Surface for Selective Metal Deposition"的11/513,634中教4受了钴合金的无电镀。某些实施例包括 没置在介电层110上方和^殳置在覆盖层 130上方的可选介电阻挡层115。其它实施例省略介电阻挡层115以实 现较低的总介电常数。可以通过各种沉积技术来介电阻挡层ll5。用 于介电阻挡层115的合适材料包括碳化硅(SiC)、氮化硅(Si3N4) 和石友氮4匕石圭(SiCN )。如图2所示，在介电阻挡层115上方形成低k层200。在不包 括可选介电阻挡层115的那些实施例中，在覆盖层130上方形成低k 层200且与介电层110接触。从图2可以看出，扩散阻挡层1加和覆盖 层130防止铜扩散到低k层200和介电层110中。除上文关于介电层110 所述的低k材料之外，低k层200还可以由黑金刚石形成。而且，与介电层110—样，低k层200可以包括可选的更耐
久最顶端部分(未示出)。例如，这个最上层部分可以生长有如上所 述的修改的微结构。同样地，与介电阻挡层115的情况一样，可以在低k层200的顶部上提供碳化硅、氮化硅或碳氮化硅组成的另 一介电 阻挡层(未示出)。在图3中，用掩模层300来掩蔽低k层200以开始使导电线 IOO暴露的过程。纟奄才莫层300可以包括光刻力交层310和光刻力交层310与 低k层200之间的可选硬掩模层320。在低k层200被介电阻挡层覆盖的 那些实施例中，此介电阻挡层还可以充当硬掩模层320。掩模层300包括在光刻胶层310中形成的与导电线IOO对准 的开口330。为了补偿开口300位置的不对准误差，将开口330缩窄以 形成缩窄的开口340。有时将缩窄掩才莫中的开口称为掩才莫收缩或下一 代图案化(NGP)。可以例如通过在沉积和蚀刻之间交一#的循环工艺 在开口 330的侧壁上形成共形沉积层350来实现掩模收缩。在于2004 年12月16日4是交且题为"Reduction of Etch Mask Feature Critical Dimensions"的美国专利申请11/016，455、于2006年5月10日提交且 题为"Pitch Reduction"的美国专利申请11/432,194和于2004年4月30 日才是交且题为 "Gas Distribution System having Fast Gas Switching Capabilities"的美国专利申请10/835，175中描述了合适的掩模收缩技 术，通过引用而将这些美国专利申请中的每一个并入本文。如图4所示，使导电线100暴露还包括通过例如蚀刻使缩窄 的开口340穿过硬掩模层320 (如果存在)、穿过低k层200、穿过介电 阻挡层115 (如果存在)以及穿过覆盖层130延伸至导电线100而形成 过孔400。这里，该导电线100可以充当蚀刻4亭止层。可以"i人识到， 暴露该导电线IOO还可通过将该缩窄的开口 340只延伸到该覆盖层 130,而不穿过该覆盖层130来实现。这里，覆盖层130可以充当蚀刻 停止层。虽然，在这些实施例中导电线100不是没有被覆盖，但由于 覆盖层130本身是导电的，所以当缩窄开口340到达覆盖层130时，导 电线100,皮电气地暴露。在形成过孔400之后，如图5所示，可以剥去光刻胶层310。在某些实施例中，这可以包括等晶片清洗工艺，如氧
等离子体灰化。如图6所示，在^f吏导电线100暴露之后，在过^L400的侧壁 上以及整个硬掩模层320 (如果存在)的顶面上共形地形成扩散阻挡 层600。在没有硬掩模层320的情况下，在整个低k层200的顶面上形 成扩散阻挡层600。上文已关于扩散阻挡层120描述了用于扩散阻挡 层600的合适材术+和沉积方法。应注意的是，虽然在本文中将过孔400的侧壁示为平4亍， 但蚀刻会产生略呈锥形形状的过孔400,其宽度朝向导电线100减小。 在各种实施例中，在与导电线100对接处测量的过孔400的宽度可以 不大于130纟内米(■)、 100nm、 80腦、65nm、 50nm或32nm。图7 ~ 9A示出了利用等导电材^牛(如铜)填充过孔400的示 例性过程。在图7中，在过孔400内和低k层200上方形成铜层700。如 例如上述的美国专利申请11/514,038、 11/382，906和ll/427,266中每个 所述，可以通过将铜无电镀到扩散阻挡层600上，然后电镀铜来形成 铜层。如图8所示，可以将铜层700平面化回到硬掩模层320 (如果存 在)或低k层200 (如果硬掩模层320不存在)。例如可以使用化学机 械抛光(CMP)来将铜层700平面化。平面化将铜插头800留在过孔
隔离铜线IOO。 4妄下来，如图9A所示，在铜插头800上方选^奪性地形 成覆盖层卯O。可以通过上文关于覆盖层130所述的材^l"和方法来形 成覆盖层900。可以在覆盖层900上方形成更多介电层(未示出)。应认识到的是，通过缩窄开口330以形成过孔400,在将开 口300定位在导电线100上方要求较小的精度。换句话i兌，使过孔400 变得更窄时，所得到的铜插头800可以相对于导电线100更不对准但 仍然落在4隻盖层130上。对于具有60nm的关4定尺寸(例如图l中的导电线100的宽度)的导电线100和具有34nm的关键尺寸的铜插头800, 开口300的设置可以沿着两个方向之一横向地改变多达13nm。能够 使过孔400完全落在导电线100上允许从某些实施例中去除该介电阻 挡层115。图9A还用于示出本发明的示例性互连结构905。互连结构 905包括^皮介电层915与相邻铜线(未示出)隔离的由例如铜组成的 导电线910。在某些情况下，导电线910具有不超过60nm的关4建尺寸。 在某些实施例中，介电层915可以包括低k材料。互连结构卯5还包括 设置在导电线910上方的覆盖层920。用于覆盖层920的合适材料包括 上述的钴和钴合金。互连结构910的某些实施例包4舌导电线91O与介 电层915之间的扩散阻挡层925。在某些实施例中，扩散阻挡层925 包括氮化钽、钽、钌、铜、其合金或其子层。互连结构905还包括设置在介电层915上方的介电层930。 在某些实施例中，介电层930还可以包括^f氐k材料。在某些实例中， 在介电层915、 930之间设置介电阻挡层935。例如，介电阻挡层935 可以包括碳化硅、氮化硅或碳氮化硅。互连结构905还可以可选地包 括设置在介电层930上方的介电阻挡层940。用于介电阻挡层M0的合 适材料还包括碳化硅、氮化硅以及碳氮化石圭。互连结构905还包括被设置为穿过介电层930和穿过覆盖 层920的导电过孔(在这个示例中也称为铜插头800 )。在包括介电阻 挡层940的实施例中，还将导电过孔设置为穿过介电阻挡层940。导 电过孔可以包括如铜的导电材料，并且在某些实施例中包括与导电 线910相同的材并牛。互连结构905还包括 没置在导电过孔上方的覆盖 层(在这里也称为覆盖层900)。互连结构905的某些实施例还包括导电过孔与介电层930 之间的扩散阻挡层945。还可以将扩散阻挡层945设置在导电过孔与导电线910之间。在某些实施例中，扩散阻挡层945包括氮化钽、钽、
钌、铜、其合金或其多个层。图9B示出了本发明的另一示例性互连结构950。在互连结 构950中，省略了互连结构905 (图9A)的介电阻挡层935、 940,得 到较低的总介电常数。应认识到的是，别的实施例可以仅包4舌介电 阻挡层935、 940之一而省略另一个。应认识到的是在互连结构905 (图9A)和950 (图9B )中， 导电过孔可以被设置为如所示地穿it^盖层920、可以一皮设置为部分 地穿过覆盖层920,或者可以仫J又延伸至覆盖层920。虽然覆盖层920 的材料的电阻可以高于导电过孔和导电线910的材料的电阻，但覆盖 层920可以足够薄以使增大的电阻率可忽略。而且，应理解的是，优 选地由具有良好电导率的材料形成互连结构905和950两者中的扩散 阻挡层945以减'J 、总过孔电阻率。图10 ~ 14示出了关于形成只又大马士革互连结构的本发明 的另一示例性方法。在图10中，在通过使过孔400延伸至导电线100 (如在图5中一样)来使导电线100暴露之后，再次掩蔽并蚀刻低k 层200 (和硬掩才莫层320,如果存在的话)以形成沟槽IOOO,如可以 使用例如本领域冲支术人员已知的"先过孔"或"先沟槽"工艺程序 而实现与过孔400对准。在图ll中，在过孔400、沟槽1000的侧壁和 整个硬掩模层320的顶面(如果存在)上或整个低k层200的顶面上(如 果硬掩模层320不存在)形成扩散阻挡层IIOO。可以由上文关于扩散 阻挡层600所述的材料和方法来形成扩撒阻挡层1100。然后，，如图12所示，用铜层1200填充过孔400和沟槽1000 例如，通过上文关于铜层700 (图7)所述的方法。如图13所示，例 如通过CMP将铜层1200平面化，去除沟槽1000之间的扩散阻挡层 1100,以形成导电线1300和将导电线100电气地连4妄到导电线1300的导电过孔1310。接下来，如图I4所示，在导电线1300上方选^奪性 地形成覆盖层1400。例如，可以通过上文关于覆盖层900 (图9)所 述的材#+和方法来形成覆盖层1400。图14还用于示出本发明的示例性互连结构1410。图15示出 本发明的又一示例性互连结构1500。在互连结构1500中，省略互连 结构1410 (图14)的介电阻挡层。应认识到的是，别的实施例可以 仅包括该介电阻挡层之一而省略其它的。而且，如上文关于图9A和 9B所述的，可以将导电过孔131(H殳置为到达导电线IOO上方的覆盖 层、部分地穿过覆盖层或完全穿过覆盖层。在前述说明书中，参照本发明的特定实施例而描述了本发 明，但本领域的4支术人员应认识到本发明不限于此。可以单独地或 共同地使用上述发明的各种特征和方面。此外，在不脱离本"i兌明书 的更广泛主旨和范围的情况下，可以在除本文所述之外的许多环境 和应用中利用本发明。因》匕，应^l夸本"i兌明书和附图i人为是i兌明性而 非限制性的。
权利要求
1.一种制造互连结构的方法，包括形成导电线；选择性地在该导电线上形成第一覆盖层；在该第一覆盖层上形成低k层；使该导电线暴露，包括在该低k层上方形成具有开口的掩模层，缩窄该掩模层中的该开口，以及通过使该缩窄的开口穿过该低k层而至少延伸至该第一覆盖层来形成过孔；在该过孔的侧壁上形成第一扩散阻挡层；以及用第一导电材料填充该过孔。
2. 根据权利要求1所述的方法，其中，形成该导电线包括形成介电层，在该介电层中限定第一沟槽，以及 用第二导电材料填充该第 一 沟槽。
3. 才艮据冲又利要求2所述的方法，其中，形成该介电层包4舌沉积有才几石圭酸盐JE皮璃。
4. 根据权利要求2所述的方法，其中，形成该导电线包括在该第 一沟槽内形成第二扩散阻挡层。
5. 根据权利要求1所述的方法，还包括在该介电层上方和该第一 覆盖层上方形成介电阻挡层，以及形成该过孔包括4吏该缩窄的 开口延伸穿过该介电阻挡层。
6. 根据权利要求5所述的方法，其中，形成该介电阻挡层包括沉 积碳化硅、氮化硅或碳氮化硅。
7. 根据权利要求1所述的方法，其中，形成该过孔包括使该缩窄 的开口穿过该第一覆盖层而延伸至该导电线。
8. 才艮据权利要求1所述的方法，其中，形成该第一覆盖层包括钴 或钴合金的无电镀覆。
9. 根据权利要求1所述的方法，其中，形成该低k层包括沉积有 机石圭酸盐玻璃。
10. 根据权利要求1所述的方法，其中，形成该掩才莫层包括沉积光 刻月交层和在该光刻月交层中形成开口 。
11. 根据权利要求10所述的方法，其中，形成该掩模层包括在形 成该光刻"交层之前形成硬掩^莫层。
12. 根据权利要求1所述的方法，其中，缩窄该开口包括在该开口 的侧壁上形成共形沉积层。
13. 根据权利要求12所述的方法，其中，形成该共形沉积层包括 在沉积与蚀刻之间循环。
14. 根据权利要求1所述的方法，其中，形成该第一扩散阻挡层包 括钌的原子层沉积。
15. 根据权利要求1的方法，其中，形成该第一扩散阻挡层包括钽的原子层沉积。
16. 根据权利要求1所述的方法，其中，形成该第一扩散阻挡层包 括钌的超临界co2沉积。
17. 根据权利要求1所述的方法，其中，形成该第一扩散阻挡层包 括钽的超临界co2沉积。
18. 根据权利要求1所述的方法，其中形成该第一扩散阻挡层包括 通过从由化学气相沉积、等离子体增强化学气相沉积和等离子 体增强原子层沉积组成的组中选4奪的方法来沉积金属。
19. 根据权利要求1所述的方法，还包括在形成该过孔之后和形成 该第一扩散阻挡层之前，在该低k层中形成第二沟槽，该沟槽 与该过3L^于准。
20. 根据权利要求19所述的方法，其中，在该过孔的侧壁上形成 该第 一 扩散阻挡层包括在该第二沟槽的侧壁上形成该第 一 扩 散阻挡层。
21. 根据权利要求19所述的方法，其中，用该第二导电材料填充 该过孔包括用铜填充该第二沟槽。
22. 根据权利要求1所述的方法，还包括选择性地在该过孔上方形
23. —种互连结构，包"fe:导电线，其具有不超过60nm的关键尺寸；第一介电层，其设置在该导电线上；第一覆盖层，其设置在该第一介电层与该导电线之间并选择性地设置在该导电线上方；导电过孔，其被设置为穿过该第一介电层并至少到达该第 一覆盖层；以及扩散阻挡层，其设置在该导电过孔与该第一介电层之间。
24. 根据权利要求23所述的互连结构，其中，该第一覆盖层包括 钴。
25. 根据权利要求23所述的互连结构，其中，该扩散阻挡层包括钌。
26. 根据权利要求23所述的互连结构，其中，该扩散阻挡层包括钽。
27. 根据权利要求23所述的互连结构，还包括设置在该导电线周 围的第二介电层。
28. 根据权利要求27所述的互连结构，还包括设置在该第一与第 二介电层之间的介电阻挡层。
29. 根据权利要求23所述的互连结构，还包括设置在该第一介电 层上方的介电阻挡层，该导电过孔纟皮，没置为穿过该介电阻挡层。
30. 根据权利要求29所述的互连结构，其中，该介电阻挡层包括 碳化硅、氮化硅或碳氮化硅。
31. 根据权利要求23所述的互连结构，还包括设置在该导电过孔 上方的第二覆盖层。
32. —种互连结构，包括第一导电线，其设置在第一介电层内；第二介电层，其设置在该第一导电线上并与该第一介电层 接触；第一覆盖层，其设置在该第二介电层与该第一导电线之间；导电过孔，其被设置为穿过该第二介电层并至少到达该第 一覆盖层；以及第一扩散阻挡层，其设置在该导电过孔与该第二介电层之间。
33. 根据权利要求32所述的互连结构，还包括设置在该第一导电 线与该第 一 介电层之间的第二扩散阻挡层。
34. 根据权利要求32所述的互连结构，其中，该第一扩散阻挡层 包4舌釕。
35. 根据权利要求32所述的互连结构，其中，该第一扩散阻挡层 包括钽。
36. 根据权利要求32所述的互连结构，还包括设置在该第二介电 层内的第二导电线，其中该导电过孔与该第二导电线4妄触。
37. 根据权利要求36所述的互连结构，还包括选择性地设置在该 第二导电线上方的第二覆盖层。
38. 根据权利要求32所述的互连结构，其中，该导电过孔被设置 为穿过该第一覆盖层并到达该第一导电线。
39. —种制造互连结构的方法，包括在介电层中形成第一导电线； 选择性地在该第 一导电线上方形成第 一覆盖层； 在该第一覆盖层上方形成低k层并与该介电层接触； 使该导电线暴露，包括在该低k层上方形成具有开口的掩模层，缩窄该掩模层中的开口，以及通过4吏该缩窄的开口延伸穿过该4氐k层并至少到达 该第一^隻盖层来形成过孔；在该过孔的侧壁上形成第一扩散阻挡层；以及 用第 一导电材并牛:真充该过孑L 。
40. 根据权利要求39所述的方法，其中，使该缩窄的开口至少延 伸至该第 一覆盖层包括使该缩窄的开口延伸穿过该第 一覆盖 层并到达该第一导电线。
41. 根据权利要求39所述的方法，还包括在该低k层中形成第二 导电线。
42. 根据权利要求41所述的方法，还包括选择性地在该第二导电 线上形成第二覆盖层。
43. 根据权利要求39所述的方法，其中，在该介电层中形成该第 一导电线包括在该介电层中形成第二扩散阻挡层。
全文摘要
本发明提供了后端线程(BEoL)互连结构及其制造方法。该结构的特征在于较窄的导电线和减小的总介电常数值。使用共形扩散阻挡层和选择性地形成的覆盖层来将互连结构中的导电线和过孔与周围的介电层隔离。本发明的方法采用缩窄光刻胶掩模中的开口的技术来形成较窄的过孔。更窄的开口增加过孔与导电线之间所能容许的不对准量。
文档编号H01L21/4763GK101617394SQ200780051761
公开日2009年12月30日 申请日期2007年12月12日 优先权日2006年12月26日
发明者大卫·赫姆克, 尼古拉斯·布莱特, 弗里茨·雷德克, 耶兹迪·多尔迪 申请人:朗姆研究公司