半导体存储器件及其制造方法、封装树脂形成方法

专利名称：半导体存储器件及其制造方法、封装树脂形成方法
技术领域：
本发明涉及半导体存储器件及其制造方法，尤其是涉及具有铁电电容器 的半导体存储器件及其制造方法，更具体地说，涉及一种形成用于保护半导
体存储器件的最终钝化膜(passivation film)的保护膜形成技术。
背景技术：
近年来正在进行对铁电存储器(FeRAM)的开发，该铁电存储器利用铁 电体的极化反转(polarizationreversal)，使铁电电容器保存信息。铁电存储 器是一种非易失性存储器，其保存的信息在切断电源后也不会消失，由于能 够实现高集成度、高速驱动、高耐用性、低消耗功率，所以得到特别的关注。
作为用于构成铁电电容器的铁电膜的材料，主要采用剩余极化(remanent polarization)值达到10 30pC/cm2左右的PZT (Pb (Zr， Ti) 03)膜、SBT (SrBi2Ta209)膜等具有钙钛矿晶体(perovskite crystal)结构的铁电体氧化 物。关于这样的铁电膜，从以前开始就公知铁电体的特性会因从外部经由硅 氧化膜等与水的亲和性高的层间绝缘膜侵入的水分而劣化。即，在形成层间 绝缘膜、金属配线时的高温工艺处理中，所侵入的水分被分解为氢和氧，从 而使氢侵入至铁电膜中。这样，氢与铁电膜的氧发生反应，使得在铁电膜上 发生氧缺陷，从而使结晶度(crystallinity)降低。另外，铁电存储器的长期 使用，也会导致同样的现象的发生。其结果，铁电电容器的性能会劣化，如 铁电膜的剩余极化值或介电常数降低等。另外，不仅使铁电电容器的性能劣 化，而且也会使晶体管等的性能劣化。
为了解决这样的劣化问题，从以前开始就采用用于防止氢或水分侵入的 氧化铝(A1203)。例如，形成氧化铝膜来包住铁电电容器，以保护铁电电容 器，不使氢或水分侵入到铁电体内部。另外，在第一配线的上部(正上方) 形成氧化铝作为阻挡膜，以防止从半导体元件上部侵入的水分或氢进一步浸 透到下层。在此，第一配线是指，在配线层中位于最下层的配线层，即，在 配线层中与晶体管或铁电电容器的层最靠近的配线层。而且，关于铁电电容器，公知若在多层工序中长时间进行高温加热， 则铁电特性会被劣化。作为该长时间的高温加热的工序，有形成作为最终钝
化膜的聚酰亚胺(polyimide)膜的工序。在该工序中，以往例如在摄氏310-350 度的温度下进行烘烤(bake)时间为60分钟左右的处理。此时，铁电特性受 到形成聚酰亚胺膜时所产生的热、氢或水分的影响而被劣化。因此，提出了 在包括焊盘电极(pad electrode)的最上位的配线层和位于该配线层的下层的 配线层之间配置平坦的氧化铝膜(alumina film)的提案。通过该氧化铝膜来 阻挡在聚酰亚胺膜所生成的氢还有水分进入到半导体元件中。
专利文献1:JP特开2006-66906号公报。
专利文献2:JP特许3029316号公报。

发明内容
发明要解决的课题
然而，在现有技术中，无法减轻在对钝化膜所含有的聚酰亚胺进行热处 理时产生的热所带来的影响，所以无法完全消除铁电电容器特性被劣化的问 题。该劣化的程度小于氢或水分所带来的影响。但是，由于受到热的影响， 所以例如还会发生在铁电特性中滞后(hysteresis)成分(剩余极化成分)减 少的问题。
于是，为了回避上述问题，做了例如将聚酰亚胺的固化温度降低至摄氏 230度的实验，但聚酰亚胺的酰亚胺化率(交联率)有时不是很充分，以使 膜的可靠性降低。进而，也有时聚酰亚胺和封装树脂之间的紧贴性会降低， 使得在聚酰亚胺和封装树脂之间的界面发生膜的剥离。
本发明的目的在于，提供一种在半导体存储器件中能够在降低因热而引 起的存储特性的劣化的同时形成可靠性高的钝化膜的技术。
用于解决课题的手段
本发明是为了解决上述课题而提出的。即，本发明提供一种半导体存储 器件，其特征在于，具有晶体管层，其形成在半导体衬底上；铁电电容器 层，其形成在晶体管层的上方；配线层，其形成在铁电电容器层的上方；以 及钝化膜。本发明的特征在于，进而，在铁电电容器层和上述钝化膜之间，形成有至少一层阻挡膜，该阻挡膜用于抑制水分以及氢向下层渗透，钝化膜 含有酚醛清漆树脂。
即使在比以往的钝化膜的固化温度更低的温度下对酚醛清漆树脂进行 热处理，也能够确保足够的可靠性。因此，不仅能够维持及确保钝化膜的可 靠性，而且能够抑制铁电电容器特性受到热量而被劣化。
发明效果
若采用本发明，则在半导体存储器件中，能够在降低因热而引起的记忆 特性劣化的同时，形成可靠性高的钝化膜。


图1A是示出了通过本发明实施方式的工序来制造的铁电存储器的结构 的概略的图。
图1B是示出了通过本发明实施方式的工序来制造的其他铁电存储器的 结构的概略的图。
图2A是示出了晶体管的形成工序的图。
图2B是示出了层间绝缘膜的形成工序的图。
图2C示出了氧化铝膜的形成工序。
图3A是示出了铁电电容器的成膜工序的图。
图3B是示出了铁电电容器的图案形成工序的图。
图4A是示出了层间绝缘膜的形成工序的图。
图4B是铁电电容器的放大图。
图5是示出了插塞的形成工序的图。
图6A是示出了与电容器接触的接触塞的形成工序的图(之一)。
图6B是示出了电容器接触的接触塞的形成工序的图(之二)。
图7A是示出了第一配线层的形成工序的图。
图7B是示出了第二配线层的形成工序的图。
图8是示出了第一配线层的氧化铝膜形成工序的图。
图9是示出了层间绝缘膜以及平坦的氧化铝膜的形成工序的图。
图IO是示出了第三配线层上的氮化膜形成工序的图。图IIA是示出了酚醛清漆树脂(novolacresin)膜的形成工序的俯视图。 图11B是示出了酚醛清漆树脂膜的形成工序的剖视图。 图12是示出了氧阻挡膜的形成工序的图。
图13A是示出了进行了氧阻挡膜蚀刻后，除去了抗蚀剂后的结构的俯视图。
图13B是示出了进行了氧阻挡膜蚀刻后，除去了抗蚀剂后的结构的剖视图。
图14是示出了PT测试后的金属膜形成工序的图。 图15A是示出了金属膜的蚀刻后的形状的俯视图。 图15B是示出了金属膜的蚀刻后的形状的剖视图。 图16A是示出了金属凸块的形成工序的图。 图16B是示出了变形例的金属凸块的形成工序的图。 图17是示出了铁电存储器的制造工序的概要的图。 图18是示出了探针测试以后的工序的图。
图19是示出了本发明第二实施方式的铁电存储器及其制造工序的概要 的图。
图20是示出了本发明第三实施方式的铁电存储器及其制造工序的概要 的图。
图21是示出了本发明第三实施方式的金属凸块的形成工序的图。 图22是示出了本发明第四实施方式的铁电存储器的制造工序的图。
具体实施例方式
《实施方式的要点》
下面,参照附图，对本发明实施方式的铁电存储器(下面，称之为FeRAM) 及其制造工序进行说明。在该制造工序中，在制造FeRAM器件时，形成酚 醛清漆树脂膜以替代聚酰亚胺膜，将其作为聚酰亚胺钝化膜的代用品。由于 以酚醛清漆树脂为主成分的钝化膜在比聚酰亚胺的固化温度更低的低温热 处理中发生交联(通常为从摄氏200度起230度为止的范围)，所以有利于 制造FeRAM。
但是，若使用酚醛清漆树脂形成钝化膜，则会发生下述问题。基本上，在使用酚醛清漆树脂形成了钝化膜之后，若置于高温状态的氧环境中，则会 发生树脂的结合断开的问题。另外，即使未置于氧环境中，但若施加进一步
高的高温，例如进行加热，使FeRAM达到摄氏300度以上，则会发生树脂 的结合断开的问题。
(1) 已明确如下事实以酚醛清漆树脂为主成分形成钝化膜，之后将 该钝化膜置于氧环境中，则其膜强度会被劣化。
(2) 在制造工序中，对铁电电容器进行保存测试(retention test)(用 于确认数据是否能够正确地记录及读取的测试)数次。此时，作为负载，在 摄氏200度下进行4小时的热老化处理。此时，酚醛清漆树脂的钝化膜受到
空气环境所含有的氧的影响而被劣化。
(3) 经过测试后，对FeRAM器件进行切割(dicing)处理，以1个芯 片为单位利用封装树脂来进行封装。此时，由于在加热封装模具时与空气环 境接触，所以膜强度被劣化。
如上所述，若利用酚醛清漆树脂来形成钝化膜，则会发生多种新的问题， 从而导致长时间可靠性降低的问题。
于是，本发明的目的在于，为了解决上述问题，提供一种虽使用以酚醛 清漆树脂为主成分的钝化膜但能够维持充分的铁电电容器特性的结构、制造 流程以及制造装置。
艮P,在本制造方法中，具有铁电电容器且具有形成在配线层的上方的钝 化膜的半导体装置采用如下结构在铁电电容器和钝化膜之间形成有1层平 坦的氢/水分阻挡膜，而且具有由酚醛清漆树脂构成的钝化膜。
图1A示出了通过该工序制造的FeRAM的结构的概略。该FeRAM具有 包括通过LOCOS (Local Oxidation of Silicon:硅的局部氧化)工序而形成的 元件分离区域、阱(在图1A中举例示出了 P-well)、源极、漏极以及栅极 等的晶体管层，晶体管层的上层的铁电电容器，铁电电容器的上层的配线层 (M1L、 M2L以及M3L)，覆盖最下层的配线层M1L的氧化铝膜(在图1A 中标注为ALO 20nm)，在配线层MIL上的层间膜SIO的上层所形成的至少 1层平坦的氧化铝膜(在图1A中标注为ALO 50nm)，在与最上层的配线层 M3L相同的层上所形成的焊盘电极(在图1A中标注为PAD)，覆盖配线层 M3L的上层的氮化膜(P-SIN)，位于最表面且覆盖氮化膜(P-SIN)的钝化膜。在此，最表面的钝化膜是以酚醛清漆树脂为主成分的树脂膜。树脂的比
率为酚醛清漆树脂占50%以上，在摄氏200度以下的固化温度下进行热处理， 优选在从摄氏170度起摄氏190度为止的范围的固化温度下进行热处理。
另外，设置有至少1层的平坦的氧化铝膜，发挥氢/水分阻挡膜的功能。 之所以形成氢/水分阻挡膜，是出于如下的理由。也就是说，在对酚醛清漆树 脂进行热处理中生成乙醇。虽然乙醇的分子结构大，但也会浸透至半导体元 件的内部。另外，乙醇分解时生成水分和氢。乙醇中的氢、水分中的氢、或 者它们分解时所生成的氢，会使构成铁电膜的PZT还原。g卩，若在铁电电容 器的周围存在具有氢基的物质且处于高温状态，则会促进PZT的还原作用。 于是，为了减弱这样的还原作用，至少需要1层平坦的氢/水分阻挡膜。另一 方面，由于酚醛清漆树脂在低温区域发生交联反应，所以若采用上述工序， 则铁电电容器不会受到热损伤。因此，若采用本工序，则能够抑制乙醇、水 分、氢等的侵入，进而能够降低对铁电电容器的热的影响。
图1B示出了 FeRAM的结构的其他例子。在图1B中，最表面的钝化膜 被氧阻挡膜覆盖。之所以采用该结构，是出于以下的目的。即，若在存在氧 的环境中进行摄氏IOO度以上的加热，则酚醛清漆树脂的树脂结合会断开。 于是，为了防止酚醛清漆树脂与氧环境接触，在形成了酚醛清漆树脂后形成 氧阻挡膜。
然而已确认如下事实即使在不存在氧的状态下，若使酚醛清漆树脂处 于摄氏300度的状态，则酚醛清漆树脂的树脂结合也会断开。在这样的情况 下，热量所导致的结合破坏可能从摄氏280度左右起发生。因此，优选地， 在使用酚醛清漆树脂来形成了钝化膜之后，将温度控制为不到摄氏280度以 上。
采用如上所述的工序，由此虽利用以酚醛清漆树脂为主成分的钝化膜， 但也能够维持充分的铁电电容器特性。
若采用本工序，则不形成超过限度的氢/水分阻挡膜也能够抑制铁电特性 被劣化。另外，由于能够通过低温热处理来形成钝化膜，所以能够防止潜在 的铁电特性的劣化，从而能够改善保存(retention)不良。进而，能够克服 因将酚醛清漆树脂用于钝化膜而新发生的上述问题，从而能够提高铁电电容 器的长时间可靠性。《第一实施方式》
图17以及图18示出了本发明第一实施方式的FeRAM的制造工序的概 要。图17是示出了到形成焊盘电极的开口为止的工序的流程图。首先，在 半导体衬底(也称之为晶片)上形成晶体管层(Sl)。
接下来，形成层间绝缘膜(S2)。然后，形成铁电电容器。铁电电容器 包括下部电极(例如Pt)、介电膜(例如PZT)、上部电极(例如Ir02)。 进而，形成覆盖铁电电容器的氢/水分阻挡膜(A1203) (S3)。
接下来，在铁电电容器的上层形成层间绝缘膜，进而形成与其上层的配 线层连接的钨的插塞层(S4)。进而形成与插塞层连接的第一配线层。例如， 用A1-Cu来填埋沟槽部，以此形成第一配线层。然后，在第一配线层的上层， 用Al203来形成用于阻挡氢或水分的侵入的阻挡膜(S5)。接下来，形成第 一配线层的上层的层间绝缘膜，并进行平坦化处理。进而，用八1203来形成 用于阻挡氢或水分的侵入的平坦的阻挡膜(S6)。然后，将从S4起S6为止 的工序重复进行与所需的配线层的层数相同的次数。然后，形成最上位的绝 缘膜以及插塞层，并形成与插塞层连接的焊盘电极(S7)。
接下来，形成用于覆盖焊盘电极的氧化膜(S8)。进而，形成氮化膜SiN (S9)。然后，利用抗蚀剂图案，在焊盘电极的上部形成开口 (S10)。进 而，对形成在焊盘电极之上的氧化膜、氮化膜进行蚀刻(S11)。由此，使 焊盘电极的上表面露出。
接下来，用酚醛清漆树脂形成钝化膜(S12)。进而，在摄氏200度以 下的温度下，例如在从摄氏170度起190度为止的温度范围下，通过加热炉 进行40分钟左右的固化(热处理)(S13)。将固化时的加热炉内的环境均 设定为氮气环境(或非活性气体环境)。
图18是示出了在形成了焊盘电极的开口后的从初步测试(PrimaryTest: 下面称之为PT测试)工序起封装后的最终动作检査工序为止的工序的流程 图。在图18中，以记号A示出的工序相当于探针测试。
在此，首先，使探针接触至焊盘电极，并作为PT1测试，检查通过焊盘 电极的输入输出动作。然后，进行第一次数据写入(S17A)。
在作为初始测试的PT1测试中，使晶片卡盘(wafer chuck)的载物台(stage)温度上升至90°C，并实施PT1测试。这是为了在比常温更苛刻的 条件下进行测试。
若极其简单地说明PT1测试，则首先施加电源电压确认电路是否正确响 应。接下来，例如在电源电压动作范围内的多个点进行动作确认等。接着实 施各种各样的测试模式，以此确认该电路的确正确动作，最后写入数据。
接着，由于FRAM是非易失性存储器，所以通过PT2测试、PT3测试来 测试能否正确读取已写入的数据、或者能否写入。
接下来，拿掉探针，将半导体衬底导入至处于充满氮气(或者氩气等非 活性气体)的环境的加热炉中，并通过加热实施老化测试(S17B)。这是因 为，在将酚醛清漆树脂膜作为钝化膜的情况下，若在空气环境中进行老化， 则最表面的酚醛清漆树脂会被劣化。在进行老化测试时，例如将摄氏200度 的状态维持4小时左右。
然后，从加热炉取出半导体衬底，执行PT2测试。gp，使探针再次接触 至焊盘电极，进行数据读取以及第二次数据写入(S17C)。
然后，拿掉探针，实施第二次老化测试(S17D)。第二次老化测试的条 件与第一次老化测试相同。然后，从加热炉取出半导体衬底，并执行PT3测
试。即，使探针再次接触至焊盘电极，进行数据读取以及第三次数据写入。 通过这样的方法，检査通过焯盘电极的铁电电容器的动作(S17E)。
接下来，切割芯片(S31)。然后，分别利用封装树脂来对通过切割而 切出的芯片进行封装(S32)。此时，在具有酚醛清漆树脂作为钝化膜的芯 片的情况下，若在空气环境中进行加热，则最表面的酚醛清漆树脂被劣化。 尤其是在封装树脂的模具温度为摄氏IOO度以上时，酚醛清漆树脂容易被劣 化。因此， 一边将氮气环境或者氩气环境注入封装模具一边形成封装树脂。
接下来，对封装树脂进行干燥处理(S33)。此时，由于酚醛清漆树脂 不与空气中的氧直接接触，所以芯片最表面的酚醛清漆树脂不被劣化。但是， 即使在酚醛清漆树脂不与氧接触的情况下，也将干燥温度设定为摄氏280度 以下。这是为了抑制高温下的酚醛清漆树脂的劣化以及铁电体的劣化。
然后，对FeRAM芯片进行最终动作检查(S34)。
第一实施例。图2A是 示出了在FeRAM器件的最下层形成晶体管的工序的图。首先，在硅等的半 导体衬底10上形成用于划分元件区域的元件分离区域12。接下来，在形成 有元件分离区域12的半导体衬底10内，通过注入杂质来形成阱13。在形成 有阱13的半导体衬底10上，隔着未图示的栅极绝缘膜形成栅电极15。进而， 在栅电极15的侧壁部分形成侧壁绝缘膜16。在形成有侧壁绝缘膜16的栅电 极15的两侧，形成有源极/漏极扩散层17。
图2B示出了层间绝缘膜的形成工序。在此，在形成有晶体管的半导体 衬底上，通过CVD(Chemical Vapor Deposition:化学气相沉积)形成有200nm 的层间绝缘膜P (等离子体)-SION (氮氧化硅)。进而，在P-SION膜上， 通过CVD形成有600nrn的P (磷)-TEOS (tetraethoxysilane:硅酸四乙酯) -NSG (nondoped silicate glass:无参入杂质硅酸盐玻璃)膜。然后，通过CMP (Chemical Mechanical Polishing:化学机械抛光)处理来将P-TEOS-NSG膜 研磨200nm左右，使其表面平坦。
图2C示出了八1203膜的形成工序。在此，在P-TEOS-NSG膜之上，例 如通过CVD形成100nm的P-TEOS-NGS膜。然后，为了对P-TEOS-NSG膜 进行脱水处理，例如在摄氏650度、N2流量为1升/分钟的条件下进行30分 钟左右脱水处理。进而，在P-TEOS-NSG膜上，例如通过PVD(Physical Vapor Deposition:物理气相沉积)形成20nrn的八1203膜(氧化铝膜，在图2C中 标注为ALO FILM)。然后，在形成了 Ah03膜后，例如利用RTA (Rapid Thermal Anneal:快速退火)装置，在摄氏650度、02流量1升/分钟的条件 下进行60秒钟左右的热处理。
图3A示出了铁电电容器的成膜工序。在此，在Al203膜上，例如通过 PVD形成155nm的Pt膜作为下部电极。
在所形成的Pt膜之上，例如通过PVD形成150 200nm的PZT (锆钛 酸铅)膜。在形成了PZT膜后，例如通过RTA (Rapid Thermal Annealing: 快速退火)进行退火处理。退火条件例如为摄氏585度、02流量0.025升/ 分钟、处理时间为90秒钟。
接下来，在PZT膜之上，例如通过PVD形成50nm的Ir02 (氧化铱) 膜作为上部电极。在形成了 IrOj莫后，例如通过RTA进行退火处理。退火条件例如为摄氏725度、02流量0.025升/分钟、处理时间为20秒钟。接下 来，在IrOj莫之上，例如通过PVD再次形成200nm的IrOj莫。
图3B示出了铁电电容器的图案形成工序。在此，为了形成上部电极的 图案l,使用光致抗蚀剂(photoresist)形成图案，并对Ir02膜进行蚀刻。
然后，为了对PZT膜进行还原退火，例如通过纵型炉进行热处理。通常 的热处理条件例如为摄氏650度、02流量20升/分钟、处理时间为60分钟。
然后，为了形成铁电电容器的图案2，形成光致抗蚀剂，并对PZT膜进 行蚀刻。
进而，为了对PZT膜进行还原退火，例如通过纵型炉进行热处理。热处 理条件例如为350°C、 02流量20升/分钟、处理时间为60分钟。
然后，为了保护PZT膜，在晶片的整个面上，例如通过PVD形成50nm
的八1203膜(未图示)。在形成了Al203膜后，例如通过纵型炉进行热处理。
热处理条件例如为摄氏550度、02流量20升/分钟、处理时间为60分钟。 图4A示出了层间绝缘膜的形成工序。在此，为了形成下部电极的图案
3，使用光致抗蚀剂形成图案，并对Pt膜进行蚀刻。
接下来，为了对PZT膜进行还原退火，例如通过纵型炉进行热处理。标
准的热处理条件例如为摄氏650度、02流量20升/分钟、处理时间为60分钟。
然后，为了保护铁电电容器，在晶片的整个面上，例如通过PVD形成 20nm的Al2O3膜(未图示)。在形成了^203膜后，例如通过纵型炉进行热 处理。热处理条件为摄氏550度、02流量20升/分钟、处理时间为60秒钟。
接下来，为了完全覆盖铁电电容器，例如通过CVD形成1500nm的 P-TEOS-NSG膜。在形成了 P-TEOS-NSG膜后，通过CMP处理对其表面进 行平坦化处理。
图4B示出了铁电电容器(图4A中的虚线圆C1部分)的方文大图。铁电 电容器具有形成在八1203膜之上的下部电极、下部电极上的铁电体(PZT)、 上部电极。进而，下部电极(图案3)、铁电体(图案2)的侧面以及上部 电极(图案l)的侧面、上表面被Al203膜覆盖。
图5 (15)示出了插塞(整体接触塞(bulk contact))的形成工序。在 此，为了对P-TEOS-NSG的表面进行氮化处理，例如通过CVD装置进行等离子体退火。热处理条件为在摄氏350度的N20等离子体环境中进行2分钟 的热处理。进而，为了形成整体接触塞，形成抗蚀剂图案，并对层间绝缘月莫 进行蚀刻。
图6A、图6B示出了与电容器接触的接触塞的形成工序。在此，为了形 成整体接触塞的阻挡金属(barrier metal)，在晶片的整个面上，例如通过 PVD形成Ti 20nm+TiN 50nm (未图示)。然后，在形成了阻挡金属后，例 如通过CVD形成500nm的W膜。进而，为了除去整体接触塞以外的W膜， 例如通过CMP处理对W膜进行研磨。接下来，为了对P-TEOS-NSG的表面 进行氮化处理，例如通过CVD装置进行等离子体退火。热处理条件例如为 在摄氏350度的N20等离子体环境中进行2分钟的热处理。进而，在 P-TEOS-NSG之上，例如通过CVD形成lOOnm的P-SION膜。
接下来，为了形成上部电极和下部电极的接触塞，在P-SION膜上形成 抗蚀剂图案(未图示)。然后，如图6B所示，将抗蚀剂图案作为掩模，通 过蚀刻形成上部电极和下部电极的接触孔。进而，为了对PZT膜进行还原退 火，例如通过纵型炉进行热处理。热处理条件例如为摄氏500度、02流量 20升/分钟、处理时间为60分钟。
图7A、图7B示出了第一配线层的形成工序。在此，为了除去P-SION 膜，例如通过蚀刻处理对P-SION膜的整个面进行回蚀(etch back)。
接下来，如图7B所示，为了形成第一配线层，例如通过PVD形成TiN 150nm+Al-Cu 550nm+Ti 5nm+TiN 150歸的层叠膜。
其中，在图7B中，省略了层叠膜的图示，将上述层叠膜图示为第一配 线层L1 (未形成图案)。
图8示出了第一配线层的Al203膜形成工序。在此，为了形成第一配线 层Ll的图案，形成抗蚀剂图案，并将抗蚀剂图案作为掩模对第一配线层进 行蚀刻。进而，在形成了第一配线层Ll的图案后，例如利用纵型炉，在摄 氏350度、N2流量20升/分钟的条件下，进行30分钟的热处理。进而，在 第一配线层和P-TEOS膜上，例如通过PVD形成20nm的"203膜。A1203 膜发挥用于阻挡氢或水分的阻挡膜的功能。
图9示出了层间绝缘膜和平坦的Al20j莫的形成工序。在此，在A1203 膜之上，例如通过CVD形成2600nm的P-TEOS-NSG膜，并为了对整体进行平坦化处理，例如通过CMP处理对P-TEOS-NSG膜进行研磨，使晶片表 面变得平坦。
进而，为了对P-TEOS-NSG的表面进行氮化处理，例如通过CVD装置 进行等离子体退火。退火条件例如为在摄氏350度的N20等离子体环境中进 行4分钟。然后，例如通过CVD再次形成100nm的P-TEOS-NSG膜。
进而，在P-TEOS-NSG膜之上，例如通过PVD形成50nm的Al20j莫。 在八1203膜之上，例如通过CVD形成100nm的P-TEOS-NSG膜。为了对 P-TEOS-NSG的表面进行氮化处理，例如通过CVD装置进行等离子体退火 处理。退火条件为在摄氏350度的N20等离子体环境中进行2分钟。
下面，同样地，经过插塞(层间的接触孔)形成工序、第二配线层形成 工序、层间膜及Al203形成工序、插塞形成工序、第三配线层形成工序，形 成第三配线层的配线图案和与该配线图案连接的焊盘电极。进而，在其上层 形成图10所示的氮化膜(P-SIN)。
更具体地说，首先，例如通过CVD，在第三配线层L3之上形成100nm 的P-TEOS-NSG膜作为钝化膜。进而，为了对P-TEOS-NSG的表面进行氮化 处理，例如通过CVD装置进行等离子体退火处理。退火条件例如为在摄氏 350度的N20等离子体环境中进行2分钟。进而，例如通过CVD，在 P-TEOS-NSG膜之上形成350nm的P (等离子体)-SIN (氮化硅)膜作为钝 化膜。
图11A以及图11B示出了酚醛清漆树脂膜的形成工序。在此，图11A 是从上方观察形成有酚醛清漆树脂膜的衬底的俯视图，图IIB是此时的剖视 图。
为了形成焊盘部，在P-SIN膜上形成抗蚀剂图案。然后，将抗蚀剂图案 作为掩模，对焊盘部进行蚀刻。在蚀刻时，对P-TEOS-NSG膜和P-SIN膜进 行蚀刻，同时对第三配线的层叠膜的上部TiN膜150nm也进行蚀刻。
在形成了焊盘部后，涂敷感光性酚醛清漆树脂作为保护膜，用于保护焊 盘部以外的部分。在形成了酚醛清漆树脂后，例如通过横型炉(相当于本发 明的加热炉)进行热处理，在摄氏180度、N2流量100升/分钟的条件下进 行40分钟的处理，使得酚醛清漆树脂固化。将该酚醛清漆树脂膜也称为覆 盖膜(缓冲材料膜或器件保护膜)。在这样的情况下，本实施方式中的酚醛酚醛清漆树脂具有在涂敷树脂后不被显 影液溶解的特性。若在涂敷了该酚醛清漆树脂后被曝光用光照射，则酚醛清 漆树脂(实际上是溶液)所含有的感光剂被分解，由于所分解的感光剂，酚 醛清漆树脂不被显影液溶解的特性会消失。因此，在涂敷了酚醛清漆树脂后 被曝光用光照射的部位，会被显影液溶解。
酚醛清漆树脂的保护膜的形成步骤如下。艮P， (1)涂敷酚醛清漆树脂、(2)预烘烤(低温固化)、(3)曝光处理、
(4)后烘烤(低温固化)、(5)显影处理、(6)脱水烘烤(低温固化)、 (7)酚醛清漆树脂的交联(正式固化)。
艮卩，在本实施方式中，隔着曝光掩模向焊盘部进行光的投影，并利用显 影液进行显影，由此形成酚醛清漆树脂的开口部。
此外，在酚醛清漆树脂由不含有感光剂的材料构成的情况下，在酚醛清 漆树脂的上层形成抗蚀剂图案，在焊盘部形成开口。然后，利用可溶解酚醛 清漆树脂的溶剂来除去未被抗蚀剂图案覆盖的开口部即可。
然后经过测试工序、封装工序，完成铁电存储器(FeRAM)芯片的制造。
如上所述，若采用本实施方式的FeRAM的制造工序，则在铁电电容器 和含有酚醛清漆树脂的钝化膜之间，形成至少1层的平坦的通过^203来阻 挡氢或氧的侵入的阻挡膜(参照图9中的ALO)。然后，在氧被抑制的氮气 环境中或者Ar等的非活性气体环境中，以比现有的聚酰亚胺的固化温度更 低的摄氏200度以下的温度进行热处理。其结果，能够在降低了对铁电体的 热影响的前提下形成覆盖膜。另外，在氮气环境中实施热处理，所以能够减 弱酚醛清漆树脂的劣化。
《第二实施方式》
图19示出了第二实施方式的FeRAM及其制造工序的概要。在上述第一 实施方式中，先在铁电电容器的上层形成了至少1层用于阻挡氢以及水分的 阻挡膜，然后在氮气环境中，以摄氏200度以下(典型的温度为180度)的 固化温度形成了酚醛清漆树脂的膜作为钝化膜(覆盖膜)。在本实施方式中，
在含有该酚醛清漆树脂的钝化膜的上层形成氧阻挡膜。本实施方式的其他工 序与第一实施方式相同。于是，省略对于到形成酚醛清漆树脂为止的工序的说明。因此，在图19中，到步骤S13为止的步骤与第一实施方式的情况(图 17)相同。另外，在图19中，省略了S1-S6的工序。
艮口，在本实施方式中，在对酚醛清漆树脂进行了热处理(S13)后，形 成氧阻挡膜(S14)。然后，形成在焊盘部的上层开口的抗蚀剂图案(S15)。 进而，通过蚀刻处理来除去焊盘电极上的氧阻挡膜，使焊盘部开口 (露出)。
第二实施例
基于图12以及图13，对本发明的FeRAM及其制造工序的实施例进行 说明。
图12示出了在形成了酚醛清漆树脂膜后的氧阻挡膜形成工序。在此， 在所固化的酚醛清漆树脂之上，例如通过PVD溅射形成ALO、 TiOx等的氧 阻挡膜。膜厚例如为从20nm起50nm左右。接下来，在氧阻挡膜之上形成 抗蚀剂图案。然后，将抗蚀剂图案作为掩模，除去形成在PAD上的ALO、 TiOx等的氧阻挡膜。进而，除去抗蚀剂。图13A以及图13B分别以俯视图 和剖视图示出了在除去了抗蚀剂后的结构。
然后，经过测试工序、封装工序，完成铁电存储器(FeRAM)芯片的制造。
如上所述，若采用本实施方式，则在使用酚醛清漆树脂形成了最表面的 钝化膜(覆盖膜)后，进而形成用于阻挡氧的阻挡膜。
《第三实施方式》
图20以及图21示出了第三实施方式的FeRAM及其制造工序的概要。 在上述第一实施方式中，使用酚醛清漆树脂形成了覆盖膜。另外，在第二实 施方式中，在使用该酚醛清漆树脂所形成的覆盖膜的上层形成了氧阻挡膜。 在本实施方式中，进而在通过焊盘电极的测试工序后，形成2层的金属膜。 本实施方式的其他工序与第一实施方式及第二实施方式相同。
艮P，在本实施方式中，对于在钝化膜上形成有到达焊盘电极的开口的 FeRAM的半导体衬底实施PT (初步测试)测试(S9)，进而，在焊盘电极 上形成包括Ti膜和Pd膜的金属膜(S20)。然后，形成用于覆盖焊盘电极 的上层的抗蚀剂图案(S21)，并对焊盘电极的上层以外的金属膜进行蚀刻(S22)。图21示出了进而形成金属凸块的工序(S23)。
通过这样的工序，即使在PT测试中探针与焊盘电极接触而使焊盘电极 受到损伤的情况下，也能够抑制氢的侵入。即，通过Ti膜，能够提高Pd膜 及金凸块与焊盘电极的紧贴性。进而，Pd膜具有贮氢效果。若焊盘电极受到 损伤，则很可能使金凸块的紧贴性劣化，但通过Ti膜和Pd膜，能够抑制氢 从这样的损伤部分侵入。
第三实施例
基于图14 16B，对本发明的FeRAM及其制造工序的第三实施例进行 说明。图14A示出了通过焊盘电极进行了PT测试后的金属膜形成工序。在 PT测试中，由于焊盘电极与探针接触，所以有时会使焊盘电极受到损伤。于 是，在本实施方式中，在测试工序后，例如通过溅射法，在包括焊盘电极的 开口部的芯片的整个面上溅射形成作为第一金属膜的Ti膜。进而，溅射形成 作为第二金属膜的Pd膜。然后形成抗蚀剂图案。如图14所示，抗蚀剂图案 只覆盖焊盘部、开口至焊盘部的酚醛清漆树脂膜、以及氧阻挡膜的开口附近。
图15A、图15B分别示出了对金属膜进行蚀刻后的俯视图以及剖视图。 即，将抗蚀剂图案作为掩模，对Ti膜和Pd膜进行蚀刻。此时，作为蚀刻阻 止膜的氧阻挡膜被蚀刻。因此，应该事先将氧阻挡膜形成得较厚。这样，即 使在蚀刻后，在酚醛清漆树脂膜上也会残留有氧阻挡膜。
图16A示出了金属凸块的形成工序。在焊盘电极上，通过电镀工艺形成 金凸块。此外，在此虽示出了金凸块，但凸块也可以是金以外的其他贵金属。
由于Pd膜具有贮氢特性，所以即使在测试工序中焊盘电极受到损伤， 也能够抑制氢从其损伤部位侵入。另外，Ti会使与金属的焊盘电极的紧贴性 提高。因此，利用Ti膜以及Pd膜来覆盖焊盘电极，由此能够通过Pd膜来 发挥氢侵入防止效果。另外，通过这样的结构来使Pd膜以及金属凸块紧贴 于焊盘电极，由此还能够抑制水分的侵入。
变形例
图16B示出了第三实施方式的变形例。如图16B所示，也可以在除了焊 盘电极的外环部之外的所有的区域形成Ti膜和Pd膜。在此，外环部是指，形成在焊盘电极上的P-TEOS-NSG膜、P-SiN膜的开口区域、且从酚醛清漆 树脂膜和氧阻挡膜的开口部起具有规定宽度的切边区域。在除了该外环部之 外的所有区域配置上述金属保护膜。
在这样的情况下，作为用于蚀刻Ti膜和Pd膜的抗蚀剂图案，只要形成 只有外环部未被覆盖的、剪切成环状部分的抗蚀剂图案即可。即，只要形成 能够保护焊盘电极部以及外环部外侧的FeRAM单元部、逻辑电路部、其他 周边电路部从而使他们不被蚀刻的抗蚀剂图案，由此对外环部的Ti膜和Pd 膜进行蚀刻即可。
通过这样的结构，Pd膜具有贮氢特性，从而抑制氢从芯片表面侵入，最 终能够抑制氢侵入至芯片内的铁电电容器。例如，即使在铁电电容器和最表 面的钝化膜之间设置了平坦的氢/水分阻挡膜，但有时在平坦的氢/水分阻挡 膜上会存在小的被剥离部位。另外，由于存在通过CMP对层间绝缘膜等进 行的平坦化工序中所留下的小的尘埃，有时氢/水分阻挡膜的紧贴性会被劣 化。
最表面的钝化膜正下方的氮化膜能够抑制水分的侵入，但对于氢的侵入 的抑制效果很弱。因此，在设置于衬底内的氢/水分阻挡膜上存在小的被剥离 部位或者发生了紧贴性劣化的情况下，氢有可能随着时间的流逝逐渐侵入至 铁电电容器内。于是，通过Ti膜和Pd膜来保护衬底的最上层，由此能够利 用Pd膜的贮氢效果来抑制氢侵入至铁电电容器内。
另外，也可以不对除了如上所述的外环部之外的衬底的大致整个面覆盖 金属膜，而是例如对限定于焊盘电极的开口部、铁电电容器正上方以及其周 边的部位覆盖金属膜。
《第四实施方式》
图22示出了本发明第四实施方式的FeRAM的制造工序。本实施方式示 出了芯片切割以及封装的工序。因此，在图22中，省略了关于第一实施方 式至第三实施方式中所说明的前工序的说明。
在该工序中，将形成在半导体衬底上的半导体装置切割成各个芯片 (S30)。
接下来，在所切割的半导体装置的芯片上形成封装树脂以进行封装处理(S31)。在将酚醛清漆树脂作为钝化膜的情况下，若在空气环境中进行老
化处理，则最表面的酚醛清漆树脂被劣化。尤其是，若封装树脂的模具温度
达到摄氏100度以上，则容易受到氧的影响。于是， 一边向封装模具注入氮 气环境或氩气环境一边形成封装树脂。
接下来，对封装树脂进行干燥处理(S32)。在这样的情况下，酚醛清 漆树脂不与空气直接接触，所以最表面的酚醛清漆树脂不被劣化。其中，在 摄氏280度以下的干燥温度下进行干燥处理。由此，能够抑制酚醛清漆树脂 因热量而劣化。
如上所说明，若采用本发明，则即使不形成超过限度的氢/水分阻挡膜， 也能够抑制铁电特性被劣化。另外，由于能够通过低温固化来形成钝化膜， 能够防止潜在的铁电特性的劣化，从而能够改善保存不良。进而，通过将酚 醛清漆树脂用于钝化膜，都能克服新发生的一些问题，从而能够提高铁电电 容器的长时间可靠性。
《其他变形例》
在上述第一实施方式至第四实施方式中，说明了PZT的铁电膜。但是， 铁电膜并不仅限定于PZT，而也可以是SBT膜。具体地说，这例如被记述为 PbZr卜xTix03膜、PbLxLaxZrLyTiy03膜、SrBi2(TaxNbLx)209膜、或者Bi4Ti2012 膜(其中，X以及Y为实数)。
权利要求
1.一种半导体存储器件，其特征在于，具有晶体管层，其形成在半导体衬底上，铁电电容器层，其形成在上述晶体管层的上方，配线层，其形成在上述铁电电容器层的上方，钝化膜；在上述铁电电容器层和上述钝化膜之间，形成有至少一层阻挡膜，该阻挡膜用于抑制水分以及氢向下层渗透，上述钝化膜含有酚醛清漆树脂。
2. 如权利要求1所述的半导体存储器件，其特征在于， 还具有焊盘电极，该焊盘电极用于将上述配线层连接至外部电路， 含有上述酚醛清漆树脂的钝化膜未形成在上述焊盘电极上的开口区域。
3. 如权利要求1或2所述的半导体存储器件，其特征在于， 还具有氧阻挡膜，该氧阻挡膜覆盖含有上述酚醛清漆树脂的钝化膜，用于抑制氧向下层渗透。
4. 如权利要求2或3所述的半导体存储器件，其特征在于，还具有覆盖上述焊盘电极的金属保护膜。
5. 如权利要求2 4中任一项所述的半导体存储器件，其特征在于， 在上述焊盘电极上还具有金属凸块。
6. 如权利要求4或5所述的半导体存储器件，其特征在于， 上述金属保护膜形成在铁电电容器部、逻辑电路部以及周边电路部的各区域中的至少一个区域的上方。
7. 如权利要求4 6中任一项所述的半导体存储器件，其特征在于， 上述金属保护膜配置在上述焊盘电极上所形成的除了切边区域以外的所有区域，所述切边区域是指，从上述钝化膜的开口部起以规定宽度对上述 开口部进行了切边的区域。
8. 如权利要求4 7中任一项所述的半导体存储器件，其特征在于， 上述金属保护膜是由两种以上的膜构成的层叠金属膜。
9. 如权利要求4 8中任一项所述的半导体存储器件，其特征在于， 上述层叠金属膜中的一种膜为钯膜。
10. 如权利要求1 9中任一项所述的半导体存储器件，其特征在于，上述阻挡膜是含有A1203、 AlxOy、 Ti02、 TiOx、 ZrOx、 MgOx以及MgTiOx 中的任意一种以上物质的膜，其中，x为正整数。
11. 如权利要求1 10中任一项所述的半导体存储器件，其特征在于， 上述阻挡膜是在铁电电容器和酚醛清漆树脂之间的区域以20nm以上的膜厚所形成的平坦的膜。
12. 如权利要求1 11中任一项所述的半导体存储器件，其特征在于， 上述氧阻挡膜是含有SION、 SIN、 A1203、 AlxOy、 Ti02、 TiOx、 ZrOx、MgOx、 MgTiOx中的任意一种以上物质的膜，其中，x以及y为正整数。
13. 如权利要求1 12中任一项所述的半导体存储器件，其特征在于， 上述氧阻挡膜至少具有20nm以上的膜厚。
14. 如权利要求1 13中任一项所述的半导体存储器件，其特征在于， 上述酚醛清漆树脂是在非活性气体环境或者氮气环境中以从摄氏170度到190度为止的范围内的固化温度进行40分钟的热处理而形成的。
15. —种半导体存储器件的制造方法，其特征在于，包括 在半导体衬底上形成晶体管层的工序， 在上述晶体管层的上方形成铁电电容器层的工序， 在上述铁电电容器层的上方形成配线层的工序， 在配线层的上方成含有酚醛清漆树脂的钝化膜的工序； 该半导体存储器件的制造方法还具有形成阻挡膜的工序，在该形成阻挡膜的工序中，在上述铁电电容器层和含有上述酚醛清漆树脂的钝化膜之间， 形成至少一层阻挡膜，该阻挡膜用于抑制水分以及氢向下层渗透。
16. 如权利要求15所述的半导体存储器件的制造方法，其特征在于， 在上述形成含有酚醛清漆树脂的钝化膜的工序包括热处理工序，在该热处理工序中，在非活性气体环境中以从摄氏170度到190度为止的范围内的 固化温度进行40分钟的热处理。
17. 如权利要求15或16所述的半导体存储器件的制造方法，其特征在于，上述非活性气体为氮气或氩气。
18. —种半导体存储器件的制造方法，该半导体存储器件含有酚醛清漆 树脂，其特征在于，包括将加热炉设定为氮气环境或者非活性气体环境的工序，向含有酚醛清漆树脂的半导体存储器件写入数据的工序，利用上述加热炉加热半导体存储器件的工序，在进行了上述加热后，从上述半导体存储器件中读取数据的工序。
19. 一种封装树脂形成方法，其特征在于，包括 将密闭空间设定为氮气环境或者非活性气体环境的工序， 上述密闭空间，向封装模具插入具有钝化膜的半导体存储器件的工序，其中，该钝化膜含有酚醛清漆树脂，向上述封装模具供给封装材料的工序。
20. 如权利要求19所述的封装树脂形成方法，其特征在于， 还包括以摄氏280度以下的温度使上述封装材料干燥的工序。
全文摘要
本发明提供半导体存储器件及其制造方法、封装树脂形成方法。本发明的铁电电容器具有晶体管层，其形成在半导体衬底上；铁电电容器层，其形成在晶体管层的上方；配线层，其形成在铁电电容器层的上方；以及钝化膜。该铁电电容器的特征在于，在铁电电容器层和钝化膜之间，形成有至少一层阻挡膜，该阻挡膜用于抑制水分以及氢向下层渗透，钝化膜含有酚醛清漆树脂。
文档编号H01L21/8246GK101617399SQ20078005175
公开日2009年12月30日 申请日期2007年2月27日 优先权日2007年2月27日
发明者永井孝一 申请人:富士通微电子株式会社