专利名称：横向扩散mos晶体管的版图设计的方法
技术领域：
本发明涉及一种横向扩散晶体管的版图设计的方法。
背景技术：
半导体器件的版图设计为芯片制备之前必须的一个工序，用于将多个相同的晶体管的各个部分按照所设计的电路合理的分布在硅衬底上。在版图设计中，芯片器件面积的最小化为设计人员的终极目标。横向扩散MOS晶体管(LDMOS)为MOS晶体管中的一种，图1是在N型外延层(NEPI)上形成N型的横向扩散MOS晶体管的截面图，该器件的沟道区和源区在低压P阱区(LVPW)内，漏区(Drain)是高压N阱(HVNW)。场氧化层(Field)的之间为有源区(Active)，分为N型区(N+)和P型区(P+)，其中在低压P阱中的是N+区为源区(Source)，在低压P阱中的P+区以及在高压N阱中的N+区，都是阱电位的引出区(Pickup)。多晶硅(Poly)栅极位于低压P阱和高压N阱的交界处，一部分在低压P阱上，一部分在场氧化层上。器件的下部是N型埋层(NBL)，用于减小衬底电阻。上述U)MOS结构的版图(layout)结构如图2和图3所示，该结构可以按照截面方向的重复排列形成阵列，即现在通用的叉指(finger)结构阵列。 L匿0S晶体管中由于其多晶硅较宽，同时有场氧化层，难以实现网格状结构的阵列。现有工艺在实现LDMOS阵列时均使用叉指结构。用该结构的设计的晶体管阵列电流方向是固定的，一般只有沿截面方向的电流，不能实现阵列面积的最优化。由于常规LDMOS的漏端面积大，结深同时包含漂移区，所以漏端电阻大，难以通过工艺手段改善其阻值。同时叉指结构的LDMOS晶体管排列无法实现均匀布线，
发明内容
本发明要解决的技术问题是提供一种横向扩散MOS晶体管的版图设计方法，其能
将LDMOS晶体管设计为网络状的排列，提高单位面积内L匿OS晶体管的密度。 为解决上述技术问题，本发明的横向扩散MOS晶体管的版图设计方法，其特征在
于将作为横向扩散MOS晶体管的源区和漏区的阱分别设计为正方形，每个作为源区的阱
四周都有作为漏区的阱围绕，同时每个作为漏区的阱四周都有作为源区的阱围绕，后在所
述作为漏区的阱的正方形中定义一边长较小的正方形区域为漏区的有源区；在所述作为源
区的阱上和所述漏区的有源区上定义薄氧化层区，剩余作为漏区的阱的环状部分为场氧化
区；多晶硅位于源区正方形和漏区正方形相接处，并覆盖整个沟道区和部分场氧化区；在
整个区域的硅衬底下增加埋层离子；最后在薄氧化层区设计源区和漏区的引出区及接触孔。 本发明的LDMOS晶体管的版图设计方法，由于采用了正方形布局的网格结构的，所以可以均匀布线。同时在Drain端加入埋层，减小其寄生电阻，优化阵列。利用网格状版图设计方法，使U)MOS阵列的面积较叉指状结构縮小20%，增加了电流的均匀性，使芯片的性能和面积更有竞争力。
下面结合附图与具体实施方式
对本发明作进一步详细的说明 图1为L匿0S晶体管的截面结构示意图； 图2为现有的L匿0S晶体管的版图； 图3为在图2所示版图上增加多晶硅位置的版图； 图4为采用本发明的版图设计方法的正方形阵列单元示意图； 图5为拼接多个如图4所示的正方形阵列单元和的结构示意图； 图6为本发明的版图设计中薄氧化层和场氧化层的位置示意图； 图7为本发明的版图设计中多晶硅的位置示意图； 图8为本发明的版图设计中的埋层示意图。
具体实施例方式
本发明的横向扩散MOS晶体管的版图设计方法中，主要有如下几个区域的设计
1、阱的设计方法为通常L匿0S晶体管采用低压或高压的阱作为源区和漏区，以提高击穿电压。在本发明的设计方法中，阱的设计采用网格状布局，确保每个源区周围都有漏区围绕，每个漏区周围也有源围绕，图3为采用本发明的方法中源区和漏区的单个单元的设计方法，由两个LDM0S晶体管拼接而成，高压N阱区为漏区，P阱区为源区，源区和漏区为相邻的正方形，形成3X3的正方形阵列单元(见图4)。通过将多个正方形阵列单元采用嵌套方式拼接排列，如将多个所述正方形阵列单元通过所述正方形阵列单元四角中的任一个作为源区的阱的正方形与另一个正方形阵列单元中的一角作为源区的阱的正方形重叠进行拼接，而后将两个经拼接后的图形排列形成如图5所示的排列结构，确保每个源区周围都有漏区围绕，每个漏区周围也有源围绕，同时达到高密度排列的效果。上述正方形阵列单元也可采用其他的排列方式形成高密度排列的效果。 2、有源区的设计方法L匿0S通常使用场氧化区形成漂移区，降低压降，所以薄氧化层在设计成网格状的同时，还要留出生长场氧化层的区域，在作为漏区的阱的正方形中定义一边长小于正方形阵列单元中单个正方形的正方形区域为漏区的有源区，在作为源区的阱上和漏区的有源区上定义为薄氧化层区，剩余的漏区有源区小正方形区域外的高压N阱中的环状部分为场氧化区(见图6)，其中生长薄氧化层的区域即为器件的有源区。
3、多晶硅的设计方法多晶硅也设计成网格状，覆盖在正方形的高压N阱区和正方形的P阱区的交接处，同时覆盖部分场氧化层和沟道区域，其中有多晶硅覆盖的源区的薄氧化层区域就是沟道区域(见图7)。 4、在整个区域内添加埋层，以减小漏端电阻(见图8)。 5、最后在薄氧化层区域上定义N+区和P+区，本发明的版图设计结构没有图中1所示的位于低压P阱的场氧化区，故在低压P阱上设计N+区和P+区时，将有源区的大部分区域设计为N+区，作为器件的源极，剩余的设计为P+区，作为体区，分别引出体区、源区的电位，而在高压N阱的有源区上定义N+区，作为漏极，引出漏区的电位。
本发明的L匿OS晶体管的版图设计方法所设计出的L匿OS晶体管的排列，具有如下特点
a.每个漏区都有源区围绕，同时每个源区都有漏区围绕； b.源区和沟道区全部覆盖有有源区，漏区的有源区为与源区和沟道区有源区通过场氧化区进行隔离； c.多晶硅设计为网格状，覆盖全部沟道以及部分场氧化区。多晶硅覆盖着的场氧化区域为横向扩散晶体管的漂移区。
权利要求
一种横向扩散MOS晶体管的版图设计方法，其特征在于将作为横向扩散MOS晶体管的源区和漏区的阱分别设计为正方形，每个作为源区的阱四周都有作为漏区的阱围绕，同时每个作为漏区的阱四周都有作为源区的阱围绕；后在所述作为漏区的阱的正方形中定义一边长较小的正方形区域为漏区的有源区，在所述作为源区的阱上和所述漏区定义薄氧化层区作为有源区，剩余作为漏区的阱的环状部分为场氧化区；多晶硅位于源区正方形和漏区正方形相接处，并覆盖整个沟道区和部分场氧化区；在整个区域的硅外延层下增加埋层离子注入区；最后在薄氧化层区设计电位引出区和接触孔。
2. 按照权利要求1所述的版图设计方法，其特征在于先定义出一 3X3的正方形阵列单元，所述正方形阵列中作为横向扩散MOS晶体管的源区和漏区的阱的正方形交替排列；将多个所述正方形阵列单元通过所述正方形阵列单元四角中的任一个作为源区的阱的正方形与另一个正方形阵列单元中的一角作为源区的阱的正方形重叠进行拼接，形成多个横向扩散M0S晶体管的网络状排列。
3. 按照权利要求2所述的版图设计方法，其特征在于在所述3X3的正方形阵列单元中，所述作为源区的阱的正方形设计为放置于所述3X3的正方形阵列单元的单个正方形中，但其边长小于所述3X3的正方形阵列单元中单个正方形的正方形，该单个正方形中的其余部分设计为所述作为漏区的阱的注入区域。
全文摘要
本发明公开了一种横向扩散MOS晶体管的版图设计方法，其采用网格状的版图设计，将作为横向扩散MOS晶体管的源区和漏区的阱分别设计为正方形，每个作为源区的阱四周都有作为漏区的阱围绕，同时每个作为漏区的阱四周都有作为源区的阱围绕；后在作为漏区的阱的正方形中定义一边长较小的正方形区域为漏区的有源区，在作为源区的阱上和所述漏区定义薄氧化层区作为有源区，剩余作为漏区的阱的环状部分为场氧化区；多晶硅位于源区正方形和漏区正方形相接处，并覆盖整个沟道区和部分场氧化区；在整个区域的硅外延层下增加埋层离子注入区。本发明的版图设计方法可实现阵列面积的最优化。
文档编号H01L27/118GK101752417SQ20081004407
公开日2010年6月23日 申请日期2008年12月9日 优先权日2008年12月9日
发明者朱丽霞, 过乾 申请人:上海华虹Nec电子有限公司