专利名称：蚀刻掩膜形成方法、控制程序以及程序存储介质的制作方法
技术领域：
本发明涉及一种用于在半导体晶圆等基板上形成进行等离 子蚀刻等的蚀刻处理时使用的蚀刻掩膜的蚀刻掩膜形成方法、 控制程序以及程序存储介质。
背景技术：
自以往起，在半导体装置等制造工序中，在半导体晶圆等 的基板上实施等离子蚀刻等蚀刻处理而进行微细电路图案等的 形成。在这样的蚀刻处理工序中，通过使用了光致抗蚀剂的光 刻工序来进行蚀刻掩膜的形成。
在这样的光刻工序中，为了适应所形成的图案的微细化， 开发了各种的技术。作为其中一种技术，有所谓双图案形成法。 在该双图案形成法中，通过进行第l掩膜图案形成步骤和在该
第l掩膜图案形成步骤之后实施的第2掩膜图案形成步骤的2个 阶段的图案形成，可形成比经过l次图案形成而形成蚀刻掩膜 时更微细间隔的蚀刻掩膜(例如参照专利文献1)。
另外，关于在光致抗蚀剂的曝光上所使用的中间掩膜 (reticule), 还知有应用OPC(Optical Proximity Correction, 光学接近修正)进行图案的微细化的技术。在应用该OPC技术的 中间掩膜上，对于纯粹直线状的掩膜图案，形成比较简单的图 案，但例如在形成如图4的(a)所示的L字型的掩膜图案(光致抗 蚀剂图案)l等非直线状的掩膜图案时，用于曝光时的中间掩膜 形成为如图4的(b)所示的图案2那样复杂形状的图案。 专利文献L 日本特开2007 — 027742号公才艮 如上所述，在以往技术中，存在当形成L字型的掩膜图案
等非直线状的微细掩膜图案时，中间掩膜形成为较复杂的图案
的课题。
另外，采用双图案形成技术，要想利用经第l掩膜图案形
成步骤形成的直线状的图案和经第2掩膜图案形成步骤形成的 直线状的图案来形成这样的L字型的掩膜图案等时，假设当这2 个直线状的图案之间空开间隔等时，则2个直线状的图案处于 分离的状态；当使用这样的掩膜图案形成门极等时，则成为处 于切断了电连接的状态下的门极。
因此，需要使2个直线状图案的端部凸出的方式叠合起来 使得2个图案不分离。但是，若该凸出量过大，则可能与邻接 的图案发生电短路。因此，考虑通过蚀刻去除凸出的部分的方 法，存在对叠合部分的控制(压合(Stitching)控制)比较繁锁的 课题。
发明内容
本发明是鉴于所述以往的问题而开发出来的，因此，可提 供不使用复杂图案的中间掩膜也能够容易高精度地形成非直线 状微细图案的蚀刻掩膜的蚀刻掩膜形成方法、控制程序以及程 序存储介质。
技术方案1的蚀刻掩膜形成方法是形成用于将基板上的被 蚀刻层蚀刻为规定图案的蚀刻掩膜的方法，其特征在于，在该 方法中具有第l掩膜图案形成步骤、和在上述第l掩膜图案形成 步骤之后实施的第2掩膜图案形成步骤，经过上述第l掩膜图案 形成步骤形成的第1图案和经过上述第2掩膜图案形成步骤形 成的第2图案至少具有1个叠合部，上述第l掩膜图案形成步骤 具有第1图案修整(trimming)步骤和第1掩膜蚀刻步骤，上述第 2掩膜图案形成步骤具有第2图案修整步骤和第2掩膜蚀刻步
骤；通过上述第2图案修整步骤进行修正而使凸出部分的凸出
量减少，由此来形成至少l个上述叠合部。
技术方案2的蚀刻掩膜形成方法是如技术方案1所述的蚀
刻掩膜形成方法，其特征在于，上述基板具有形成于上述被蚀
刻层上的第2掩膜层和形成于上述第2掩膜层上的第l掩膜层， 在上述第l掩膜图案形成步骤中，在上述第l掩膜层上形成上述 第l图案；在上述第2掩膜图案形成步骤中，在上述第2掩膜层 上形成上述第2图案。
技术方案3的蚀刻掩膜形成方法是技术方案1或2所述的蚀 刻掩膜形成方法，其特征在于，上述第l图案与上述第2图案在 上述叠合部中不处于同一条直线上。
技术方案4的蚀刻掩膜形成方法是技术方案1 ~ 3中任一项 所述的蚀刻掩膜形成方法，其特征在于，上述第2图案修整步 骤同时进行使上述第2图案的长度为规定长度的修整。
技术方案5的控制程序是在计算机上运行、对形成用于将 基板上的被蚀刻层蚀刻为规定图案的蚀刻掩膜的装置进行控制 的控制程序，其特征在于，当运行该控制程序时，控制形成上 述蚀刻掩膜的装置，使得该装置实施技术方案l ~ 4中任一项所 述的蚀刻掩膜形成方法。
技术方案6的程序存储介质是存储有在计算机上运行的、 用于对形成蚀刻掩膜的装置进行控制的控制程序的程序存储介 质，该蚀刻掩膜用于将基板上的被蚀刻层蚀刻为规定图案，其 特征在于，当运行上述控制程序时，控制形成上述蚀刻掩膜的 装置，使得该装置实施技术方案l ~ 4中任一项所述的蚀刻掩膜 形成方法。
根据本发明，可提供一种不使用复杂图案的中间掩膜就能 够高精度且容易地形成非直线状的微细图案的蚀刻掩膜的蚀刻
掩膜形成方法、控制程序以及程序存储介质。
图l是示意性表示本发明的一实施方式的概略结构的图。
图2是用于说明本发明的 一 实施方式的工序的图。 图3是示意性表示本发明的一实施方式中采用的装置的概 略结构的图。
图4是用于说明现有技术的图。
具体实施例方式
以下，参照附图对本发明的一实施方式进行说明。
图l是放大且示意性地表示本发明的实施方式的半导体晶 圓W的一部分。在该实施方式中，如图中的点线所示，使用具 有直线状的曝光图案10的中间掩膜、和具有直线状的曝光图案 15的中间掩膜的这2个中间掩膜进行曝光，使得该2个中间掩膜 的直线端部相叠合，在半导体晶圆W上形成大致L字型的蚀刻 掩膜。这样，通过使用具有直线状曝光图案的2个中间掩膜而 不是具有角部的非直线状的曝光图案，可使OPC模型简单化， 如图4所示，不需要使用复杂图案的中间掩膜。
图2的(a) ~ (i)示意性地表示本实施方式中的蚀刻掩膜的形 成工序。同图所示，在本实施方式中，首先，使用第l中间掩 膜，对形成于半导体晶圆W上的光致抗蚀剂ll进行曝光，而复 制直线状的曝光图案IO(图2的(a))。
接着，进行光致抗蚀剂ll的显影处理，保留与曝光图案相 对应的形状的光致抗蚀剂11,在其它部分形成为使形成于半导 体晶圓W表面的Si02层12露出的状态(图2的(b))。
其次，进行第l图案修整步骤，使光致抗蚀剂ll的图案收
缩(shrink)为规定的粗细、长度(图2的(c))。
然后，将经过修整收缩的光致抗蚀剂11的图案作为掩膜来 进行第l掩膜蚀刻步骤，对作为第l掩膜层的Si02层12进行蚀 刻，使Si02层12保留收缩后的光致抗蚀剂ll的图案的形状，通 过灰化处理(ashing)来去除光致抗蚀剂11(图2的(d))。在该状态 下，除Si02层12以外的部分形成下层的S"N4层(第2掩膜层)13 露出的状态。
以上的工序是第l掩膜图案形成步骤，在半导体晶圆W上， 形成有由作为第l掩膜层的Si02层12构成的直线状的第1图案。 接着，继续进行如下所示的第2掩膜图案形成步骤。
在第2掩膜图案形成步骤中，在半导体晶圆W上再次涂布光 致抗蚀剂14,使用第2中间掩膜，对光致抗蚀剂14进行曝光， 复制直线状的曝光图案15(图2的(e))。另外，图2的(e)表示将光 致抗蚀剂]4显影后的状态。在该工序中，为使曝光图案15的端 部与由Si()2层12构成的直线状的第1图案的端部可靠地叠合一 起，而将其对位成其一部分凸出的状态，并复制曝光图案15。
接着，在保留经过如上述显影处理后的曝光图案那样的形 状的光致抗蚀剂14的状态下，测定光致抗蚀剂14的端部从由经 过第l掩膜图案形成步骤形成的Si02层12构成的直线状的第1 图案中凸出的凸出量(图2的(f)中所示的长度L)(图2的(f))。
接着，进行第2图案修整步骤，将光致抗蚀剂14的图案修 整为规定的粗细、长度(图2的(g))。此时，以使上述凸出量(图2 的(f)中所示的长度L)在规定量以下的方式对收缩量进行控制。
接着，将经过收缩的光致抗蚀剂14的图案作为掩膜来进行 第2掩膜蚀刻步骤(图2的(h)),对作为第2掩膜层的S"N4层13进 行蚀刻，使S"N4层13保留经过收缩的光致抗蚀剂14的图案的 形状而形成使下层的多晶硅层16露出的状态，通过灰化处理来 去除光致抗蚀剂14 (图2的(i))。
经过以上的工序，可形成呈大致L字型的蚀刻掩膜，其后，
使用该大致L字型的蚀刻掩膜进行多晶硅层16的蚀刻，使多晶 硅层16形成为大致L字型。
另外，在上述实施方式中，已对形成大致L字型的蚀刻掩 膜的情况进行说明，但如果是例如呈大致〕字型的蚀刻掩膜、 或其它具有以非直角的角度而曲折的部分的蚀刻掩膜等非直线 状的蚀刻掩膜，也同样可适用于其它形状的情况。
图3是示意性地表示用于实施上述蚀刻掩膜形成方法的装 置的结构一例的俯视图。在该装置的内部设置搬运半导体晶圆 W的纟般运^/L构，该I般运^/L构具有形成为长方形状的纟般运部31。 在一侧(图中的下侧)沿着该搬运部31的长边方向设置有载置 收纳有半导体晶圆W的盒或环形件(hoop)的多个载置部32、33、 和用于测定形成于半导体晶圆W上的图案的所期望部位尺寸 (CD)的测定装置38。另外，在另一侧(图中的上侧)，沿着搬运 部31的长边方向设置有用于对半导体晶圆W实施蚀刻处理的 多个等离子蚀刻处理部35、 36、 37。
另外，在搬运部31的一端部，设置有用于对半导体晶圆W 进行对位的对位装置34。并且，利用搬运部31的搬运机构将半 导体晶圆W从载置于载置部32、 33的盒或环形件中取出，将所 取出的半导体晶圆W暂时搬运到对位装置34中，在此进行对位 后，被送往各等离子蚀刻处理部35、 36、 37以及测定装置38， 进行蚀刻处理以及对图案的所期望部位的尺寸(CD)进行测定， 将完成处理的半导体晶圆W收纳入载置于载置部32、 33上的盒 或环形件内。
上述装置的各构成部是受过程控制装置50的控制而构成 的。用户界面51与过程控制装置50相连接,，用户界面51由用于
进行命令的输入操作等的键盘、对装置的运行状况进行可视化 显示的显示器等构成。
另外，存储部52与过程控制装置50相连接，该存储部52 储存有在该装置中运行的用于通过过程控制装置5 0的控制来 实现各种处理的控制程序、和用于根据处理条件使装置的各构 成部执行处理的控制程序、即制程程序(recipe)。制程程序可以 存储在硬盘、半导体存储装置等的程序存储介质中，也可以以 存储于CDROM、 DVD等可移动的程序存储介质中的状态而安 装在存储部52的规定位置。进而，也可经由例如专用线路将制 程程序从其它装置适当传送过来。
然后，根据需要，由来自用户界面51的指示等将任意的制 程程序从存储部52中调出而使过程控制装置504丸行，从而在过 程控制装置5 ()的控制下在该装置中进行所期望的处理。
使用上述构成的装置，可进行上述凸出量(图2所示长度L) 的测定以及Si02层12的蚀刻处理、Si3N4层16的蚀刻处理，形 成蚀刻掩膜。
权利要求
1. 一种蚀刻掩膜形成方法，其形成用于将基板上的被蚀刻层蚀刻为规定图案的蚀刻掩膜，其特征在于，在该蚀刻掩膜形成方法中包括第1掩膜图案形成步骤、和在上述第1掩膜图案形成步骤之后实施的第2掩膜图案形成步骤，经过上述第1掩膜图案形成步骤形成的第1图案和经过上述第2掩膜图案形成步骤形成的第2图案至少具有1个叠合部，上述第1掩膜图案形成步骤具有第1图案修整步骤和第1掩膜蚀刻步骤，上述第2掩膜图案形成步骤具有第2图案修整步骤和第2掩膜蚀刻步骤；通过上述第2图案修整步骤以使凸出部分的凸出量减少的方式进行修正来形成至少1个上述叠合部。
2. 根据权利要求l所述的蚀刻掩膜形成方法，其特征在于， 上述基板具有形成于上述被蚀刻层上的第2掩膜层和形成于上述第2掩膜层上的第l掩膜层，在上述第].掩膜图案形成步骤中，在上述第l掩膜层上形成 上述第l图案，在上述第2掩膜图案形成步骤中，在上述第2掩膜层上形成 上述第2图案。
3. 根据权利要求1或2所述的蚀刻掩膜形成方法，其特征 在于，上述第1图案与上述第2图案在上述叠合部中不处于同一 条直线上。
4. 根据权利要求l ~ 3当中任一项所迷的蚀刻掩膜形成方法，其特征在于，上述第2图案修整步骤同时进行使上述第2图案的长度为 规定长度的修整。
5. —种控制程序，其是在计算机上运行而对形成蚀刻掩 膜的装置进行控制的控制程序，该蚀刻掩膜用于将基板上的被 蚀刻层蚀刻为规定图案，其特征在于，当运行该控制程序时， 控制形成上述蚀刻掩膜的装置，以便实施技术方案l ~ 4中任一 项所述的蚀刻掩膜形成方法。
6. —种程序存储介质，其是存储有在计算机上运行的、用于对形成蚀刻掩膜的装置进行控制的控制程序的程序存储介 质，该蚀刻掩膜用于将基板上的被蚀刻层蚀刻为规定图案，其 特征在于，当运行上述控制程序时，控制形成上述蚀刻掩膜的装置，以便实施技术方案l ~ 4中任一项所述的蚀刻掩膜形成方法。
全文摘要
本发明提供不使用复杂图案的中间掩膜也能够高精度且容易地形成非直线状的微细图案的蚀刻掩膜的蚀刻掩膜形成方法、控制程序以及程序存储介质。使用第1中间掩膜，将直线状的曝光图案(10)复制、显影于光致抗蚀剂(11)上、并进行修整，其后以其作为掩膜来蚀刻SiO<sub>2</sub>层(12)。接着，使用第2中间掩膜，将直线状的曝光图案(15)复制、显影于光致抗蚀剂(14)上，其后对光致抗蚀剂(14)端部从SiO<sub>2</sub>层(12)凸出的凸出量L进行测定。接着，将光致抗蚀剂(14)的图案修整为规定的粗细、长度，并且使凸出量L为规定量以下，以其作为掩膜对Si<sub>3</sub>N<sub>4</sub>层(13)进行蚀刻，从而形成大致L字型的蚀刻掩膜。
文档编号H01L21/3065GK101393389SQ200810161240
公开日2009年3月25日 申请日期2008年9月18日 优先权日2007年9月21日
发明者八田浩一, 西村荣一 申请人:东京毅力科创株式会社