制造半导体器件的方法

专利名称：制造半导体器件的方法
技术领域：
本发明涉及制造半导体器件的方法，更具体地说，本发明涉及 制造包括半导体芯片的半导体器件的方法，其中该半导体器件包括.-电极焊盘、设置在电极焊盘上的内部连接端子以及与内部连接端子电 连接的配线图案。
背景技术：
常规的半导体器件包括称为芯片级封装的半导体器件(例如， 见图l)，其中芯片级封装包括这样一种半导体器件，该半导体器件 包括电极焊盘、设置在电极焊盘上的内部连接端子以及与内部连接 端子电连接的配线图案，并且在平面上观看，该半导体器件的尺寸与 半导体芯片的尺寸几乎相等。
图1是示出常规的半导体器件的剖视图。
参考图l，常规的半导体器件IOO具有半导体芯片101、内部
连接端子102、树脂层103、配线图案104、阻焊层106和外部连接 端子107。
半导体芯片101具有:类似薄板状的半导体基板110、半导体集 成电路1U、多个电极焊盘112以及保护膜113。半导体集成电路111 设置在半导体基板110的表面侧。半导体集成电路111由扩散层、绝 缘层和配线图案(未示出)组成。电极焊盘112设置在半导体集成电 路111上。电极焊盘112与设置在半导体集成电路111上的配线图案 电连接。保护膜113设置在半导体集成电路111上。保护膜113用于 保护半导体集成电路111。
内部连接端子102设置在电极焊盘112上。内部连接端子102 的上端从树脂层103露出。内部连接端子102的上端与配线图案104 连接。树脂层103用于覆盖半导体芯片101的布置有内部连接端子
102的一侧。
配线图案104设置在树脂层103上。配线图案104与内部连接 端子102连接。配线图案104通过内部连接端子102与电极焊盘112 电连接。配线图案104具有带外部连接端子107的焊盘104A。阻焊 层106设置在树脂层103上以覆盖配线图案104的除焊盘104A以外
的部分。
图2至图IO是示出制造常规的半导体器件的工序的视图。在图 2至图10中，与图1所示常规的半导体器件100的元件相同的元件 具有相同的附图标记。
首先，在图2所示步骤中，在未形成薄板状的半导体基板110 的表面恻形成半导体芯片101，该半导体芯片具有半导体集成电路 111、电极焊盘112和保护膜113。接下来，在图3所示步骤中，在 电极焊盘112上形成内部连接端子102。在该阶段，内部连接端子102 的高度是不同的。
随后，在图4所示步骤中，把平板115压在内部连接端子102 上，使得内部连接端子102的高度彼此相同。因此，使内部连接端子 102的上表面102A成为几乎平的表面。然后，在图5所示步骤中， 形成树脂层103，以覆盖半导体芯片101的形成有内部连接端子102 的一侧并且覆盖内部连接端子102。
接下来，在图6所示步骤中，抛光树脂层103，直到内部连接端 子102的上表面102A从树脂层103露出为止。此时，以这种方式进 行抛光，即使树脂层103的上表面103A与内部连接端子102的上 表面102A几乎等高。因此，图6所示结构的上表面(更具体地说， 是树脂层103的上表面103A和内部连接端子102的上表面102A) 是平的。
然后，在图7所示步骤中，在图6所示结构的平的上表面上形 成配线图案104。更具体地说，把金属箔(未示出)粘贴在图6所示 结构的上表面上，然后施加抗蚀层(未示出)以覆盖金属箔，随后使 抗蚀层曝光和显影，从而在金属箔的与形成配线图案104的区域相对 应的部分上形成抗蚀膜(未示出)。此后，通过使用抗蚀膜作为掩模
对金属箔进行蚀刻，从而形成配线图案104 (减成法)。然后，去除
抗蚀膜。通过借助具有红外线或X射线发射功能的曝光装置(未示
出)探测形成在半导体集成电路111上的定位记号(未示出)的位置， 来确定抗蚀层的曝光区域。
随后，在图8所示步骤中，在树脂层103上形成阻焊层106，该 阻焊层覆盖配线图案104的除焊盘104A以外的部分。
接下来，在图9所示步骤中，从半导体基板110的背面对半导 体基板110进行抛光，以便使半导体基板110变薄。然后，在图10 所示步骤中，在焊盘104A上形成外部连接端子107。因此，制成了 半导体器件100 (例如，见日本专利No. 3614828)。
然而，在制造常规的半导体器件100的方法中，必须提供以下 步骤，即使内部连接端子102的高度彼此相同的步骤，以及抛光树 脂层103以使内部连接端子102的上表面102A从树脂层103露出的 步骤。因此，存在半导体器件100的制造成本随着步骤数的增加而增 加的问题。
此外，由于使用具有红外线或X射线发射功能的曝光装置形成 抗蚀膜以便形成配线图案104，而这种曝光装置很昂贵。因此，存在 半导体器件100的制造成本增加的问题。
此外，在使用具有红外线或X射线发射功能的曝光装置的情况 下，探测定位记号的精确度不够。因此，存在配线图案104相对于内 部连接端子102的位置精度降低的问题。

发明内容
因此，考虑到上述问题，本发明的目标是提供一种制造半导体 器件的方法，这种方法可以降低半导体器件的制造成本，并且可以提 高配线图案相对于内部连接端子的位置精度。
根据本发明的第一方面，提供一种制造半导体器件的方法，所 述半导体器件包括多个半导体芯片，其包括电极焊盘；半导体基板，
其具有多个半导体芯片形成区域，所述半导体芯片在所述半导体芯片 形成区域中形成；内部连接端子，其设置在所述电极焊盘上；以及配
线图案，其与内部连接端子电连接， 所述方法包括以下步骤
在所述半导体芯片的电极焊盘上形成内部连接端子； 制备具有金属层的支撑板，其中作为配线图案基材的金属层设 置在支撑板上；
在所述具有金属层的支撑板的与所述半导体芯片相对的部分中 形成穿透部分；
在所述金属层的与所述内部连接端子相对的部分中形成导电端
子；
把所述半导体芯片与所述具有金属层的支撑板布置成彼此相 对，使得所述内部连接端子与所述导电端子彼此相对，然后按压所述 具有金属层的支撑板，使所述内部连接端子与所述金属层压力结合；
在压力结合步骤之后，用树脂密封位于所述半导体芯片与所述 具有金属层的支撑板之间的部分以及所述穿透部分；
在密封步骤之后，去除所述支撑板，并且在所述树脂的与支撑 板的穿透部分相对的部分中形成突出部分；
使用所述突出部分作为定位记号，形成覆盖金属层的与形成配 线图案的区域相对应的部分的抗蚀膜；以及
使用所述抗蚀膜作为掩模来对金属层进行蚀刻，从而形成配线 图案。
根据本发明的第二方面，提供了根据第一方面所述的制造半导
体器件的方法，其中，
在所述形成穿透部分的步骤中形成至少两个穿透部分。 根据本发明的第三方面，提供了根据第一或第二方面所述的制
造半导体器件的方法，其中，
在所述形成穿透部分的步骤中，在所述具有金属层的支撑板的 与除了形成配线图案的区域以外的区域相对应的部分中形成所述穿 透部分。
根据本发明的第四方面，提供了根据第一至第三方面中任一方 面所述的制造半导体器件的方法，其中，
在所述压力结合步骤中，使用形成在所述具有金属层的支撑板 上的所述穿透部分作为定位记号，把所述半导体芯片与所述具有金属 层的支撑板布置成彼此相对。
根据本发明的第五方面，提供了根据第一至第四方面中任一方 面所述的制造半导体器件的方法，其中，
在所述密封步骤中，通过传递模制法形成所述树脂。
根据本发明，在半导体芯片的电极焊盘上形成内部连接端子； 在具有金属层的支撑板上形成穿透部分，其中作为配线图案基材的金 属层设置在支撑板上；之后，在金属层的与内部连接端子相对的部分 中形成导电端子；随后，把半导体芯片与具有金属层的支撑板布置成
彼此相对，使得内部连接端子与导电端子彼此相对，并且按压具有金
属层的支撑板，以使内部连接端子与金属层压力结合；然后，使用树 脂密封半导体芯片与具有金属层的支撑板之间的部分以及穿透部分。 因此，不需要提供使内部连接端子的高度彼此相同的步骤和使内部连 接端子的与配线图案连接的部分从树脂露出的树脂抛光步骤。因而可 以减少步骤数量。因此，可以降低半导体器件的制造成本。
此外，在密封步骤之后，去除支撑板，并且在树脂的与支撑板 的穿透部分相对的部分中形成突出部分；然后，使用突出部分作为定 位记号，形成覆盖金属层的与形成配线图案的区域相对应的部分的抗 蚀膜；之后，使用抗蚀膜作为掩模对金属层进行蚀刻，从而形成配线 图案。因此，可以提高相对于内部连接端子形成配线图案的位置精度。
此外，当形成抗蚀膜时，可以使用便宜的具有CCD照相机的曝 光设备来探测作为定位记号的突出部分的位置。因此，可以降低半导 体器件的制造成本。
根据本发明的第六方面，提供了一种制造半导体器件的方法，
所述半导体器件包括多个半导体芯片，其包括电极焊盘；半导体基 板，其具有多个半导体芯片形成区域，所述半导体芯片在所述半导体
芯片形成区域中形成；内部连接端子，其设置在电极焊盘上；以及配 线图案，其与内部连接端子电连接， 所述方法包括以下步骤
在所述半导体芯片的电极焊盘上形成内部连接端子； 制备具有金属层的支撑板，其中金属层设置在支撑板上； 在所述具有金属层的支撑板的与所述半导体芯片相对的部分中 形成穿透部分；
在所述金属层的与所述内部连接端子相对的部分中形成导电端
子；
把所述半导体芯片与所述具有金属层的支撑板布置成彼此相 对，使得所述内部连接端子与所述导电端子彼此相对，然后按压所述 具有金属层的支撑板，使所述内部连接端子与所述金属层压力结合；
在压力结合步骤之后，用树脂密封位于所述半导体芯片与所述 具有金属层的支撑板之间的部分以及所述穿透部分；
在密封步骤之后，去除所述支撑板，并且在所述树脂的与支撑 板的穿透部分相对的部分中形成突出部分；
使用所述突出部分作为定位记号，在所述金属层上形成具有开 口部分的抗蚀膜，所述开口部分位于抗蚀膜的与形成配线图案的区域 相对应的部分中；
通过使用所述金属层作为馈电层的电解电镀法在所述金属层的 从所述开口部分露出的部分上形成电镀膜；
在形成电镀膜的步骤之后去除所述抗蚀膜；以及
去除所述金属层的未形成电镀膜的部分，以便形成由金属层和 电镀膜组成的配线图案。
根据本发明的第七方面，提供了根据第六方面所述的制造半导 体器件的方法，其中，
在所述形成穿透部分的步骤中形成至少两个穿透部分。
根据本发明的第八方面，提供了根据第六或第七方面所述的制 造半导体器件的方法，其中，
在所述形成穿透部分的步骤中，在具有金属层的支撑板的与除 了形成配线图案的区域以外的区域相对应的部分中形成所述穿透部 分。
根据本发明第九方面，提供了根据第六至第八方面中任一方面
所述的制造半导体器件的方法，其中，
在所述压力结合步骤中，使用形成在所述具有金属层的支撑板 上的所述穿透部分作为定位记号，把所述半导体芯片与所述具有金属 层的支撑板布置成彼此相对。
根据本发明第十方面，提供了根据第六至第九方面中任一方面 所述的制造半导体器件的方法，其中，
在所述密封步骤中，通过传递模制法形成所述树脂。
根据本发明，在半导体芯片的电极焊盘上形成内部连接端子；
在具有金属层的支撑板上形成穿透部分，其中作为配线图案基材的金
属层设置在支撑板上；之后，在金属层的与内部连接端子相对的部分
中形成导电端子；随后，把半导体芯片与具有金属层的支撑板布置成
彼此相对，使得内部连接端子与导电端子彼此相对，并且按压具有金
属层的支撑板，使内部连接端子与导电端子压力结合；然后，使用树
脂密封半导体芯片与具有金属层的支撑板之间的部分以及穿透部分。
因此，不需要提供使内部连接端子的高度彼此相同的步骤和使内部连 接端子的与配线图案连接的部分从树脂露出的树脂抛光步骤。因而可
以减少步骤数量。因此，可以降低半导体器件的制造成本。
此外，在密封步骤之后，去除支撑板，并且在树脂的与支撑板 的穿透部分相对的部分中形成突出部分；然后，使用突出部分作为定 位记号，在金属层上形成具有开口部分的抗蚀膜，其中开口部分位于 抗蚀膜的与形成配线图案的区域相对应的部分；随后，通过使用金属 层作为馈电层的电解电镀法在金属层的从所述开口部分露出的部分 上形成电镀膜；然后，去除抗蚀膜，并且去除金属层的未形成电镀膜 的部分，以便形成由金属层和电镀膜组成的配线图案。因此，可以提 高相对于内部连接端子形成配线图案的位置精度。
此外，当形成抗蚀膜时，可以使用便宜的具有CCD照相机的曝
光设备来探测作为定位记号的突出部分的位置。因此，可以降低半导 体器件的制造成本。
根据本发明，能够降低半导体器件的制造成本，并且能够提高 相对于内部连接端子形成配线图案的位置精度。


图1是示出常规的半导体器件的剖视图。
图2是示出制造常规的半导体器件的步骤的视图(第一步)。 图3是示出制造常规的半导体器件的步骤的视图(第二步)。 图4是示出制造常规的半导体器件的步骤的视图(第三步)。 图5是示出制造常规的半导体器件的步骤的视图(第四步)。 图6是示出制造常规的半导体器件的步骤的视图(第五步)。 图7是示出制造常规的半导体器件的步骤的视图(第六步)。 图8是示出制造常规的半导体器件的步骤的视图(第七步)。 图9是示出制造常规的半导体器件的步骤的视图(第八步)。 图IO是示出制造常规的半导体器件的步骤的视图(第九步)。 图11是示出根据本发明第一实施例的半导体器件的剖视图。 图12是用于说明设置在图11所示半导体器件中的树脂部件的 平面图。
图13是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第一步)。
图14是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第二步)。
图15是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第三步)。
图16是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第四步)。
图17是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第五步)。
图18是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第六步)。
图19是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第七步)。
图20是示出制造根据本发明第一实施例的半导体器件的步骤的
视图(第八步)。
图21是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第九步)。
图22是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第十步)。
图23是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第十一步)。
图24是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第十二步)。
图25是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第十三步)。
图26是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第十四步)。
图27是示出制造根据本发明第一实施例的半导体器件的步骤的 视图(第十五步)。
图28是用于说明在具有金属层的支撑板上形成的穿透部分的平 面图。
图29是示出根据本发明第二实施例的半导体器件的剖视图。
图30是示出制造根据本发明第二实施例的半导体器件的步骤的 视图(第一步)。
图31是示出制造根据本发明第二实施例的半导体器件的步骤的 视图(第二步)。
图32是示出制造根据本发明第二实施例的半导体器件的步骤的 视图(第三步)。
图33是示出制造根据本发明第二实施例的半导体器件的步骤的 视图(第四步)。
图34是示出制造根据本发明第二实施例的半导体器件的步骤的 视图(第五步)。
图35是示出制造根据本发明第二实施例的半导体器件的步骤的 视图(第六步)。
图36是示出制造根据本发明第二实施例的半导体器件的步骤的 视图(第七步)。
图37是示出制造根据本发明第二实施例的半导体器件的步骤的
视图(第八步)。
具体实施例方式
接下来，将参考附图描述根据本发明的实施例。 (第一实施例)
图11是示出根据本发明第一实施例的半导体器件的剖视图。
参考图11，根据第一实施例的半导体器件IO包括半导体芯片
11、内部连接端子12、树脂部件13、配线图案14、导电端子i6、阻 焊层17和外部连接端子18。
半导体芯片11包括半导体基板21、半导体集成电路22、电 极焊盘23和保护膜24。半导体基板21用于形成半导体集成电路22 并且制得很薄。例如，可以使用硅制的基板作为半导体基板21。半 导体基板21的厚度可以设置为例如100pm至300|im。
半导体集成电路22设置在半导体基板21的表面21A侧。半导 体集成电路22由形成在半导体基板21上的扩散层(未示出)、层叠 在半导体基板21上的绝缘层(未示出)和设置在层叠的绝缘层上并 与扩散层(未示出)电连接的配线图案(未示出)组成。
多个电极焊盘23设置在半导体集成电路22上。电极焊盘23与 设置在半导体集成电路22上的配线图案(未示出)电连接。例如， 可以使用铝或铝合金(例如，铝硅铜合金)作为电极焊盘23的材料。
保护膜24设置在半导体集成电路22上。保护膜24用于保护半 导体集成电路22。例如，可以使用SiN膜或PSG膜作为保护膜24。
内部连接端子12设置在电极焊盘23上。内部连接端子12用于 使半导体集成电路22与配线图案14电连接。内部连接端子12上端 的上表面12A几乎是平的。内部连接端子12上端的上表面12A与配 线图案14的下表面接触。因此，电极焊盘23与配线图案14电连接。 此外，内部连接端子12上端的上表面12A与树脂部件主体13-1 (树
脂部件13的元件之一)的上表面13-lA几乎等高，该树脂部件主体 将在下文描述。内部连接端子12的高度I^可以设置为例如30nm至
例如，可以使用由金凸点、镀金膜、通过非电解电镀法形成的 镍膜和覆盖镍膜的金膜组成的金属膜作为内部连接端子12。在使用 金凸点作为内部连接端子12的情况下，可以通过例如结合法或电镀 法形成内部连接端子12。
图12是用于说明设置在图11所示半导体器件中的树脂部件的 平面图。在图12中，与图11所示半导体器件10的元件相同的元件 具有相同的附图标记。
参考图11和图12，树脂部件13具有树脂部件主体13-1和突出 部分13-2。树脂部件主体13-1用于覆盖内部连接端子12的侧表面、 电极焊盘23的未设置内部连接端子12的部分的上表面和保护膜24 的上表面。在平面上看，树脂部件主体13-1呈正方形。树脂部件主 体13-1的上表面13-1A几乎是平的。树脂部件主体13-1的上表面 13-lA与内部连接端子12上端的上表面12A几乎等高。配线图案14 形成在树脂部件主体13-1的上表面13-lA上。树脂部件主体13-1的 布置在阻焊层17与保护膜24之间的部分的厚度M！可以设置为例如 30拜至50,。
突出部分13-2呈圆柱形并且设置在树脂部件主体13-1的上表面 13-lA上。突出部分13-2逐个地布置在树脂部件主体13-1的四角部 分附近。突出部分13-2是在使抗蚀膜曝光以使配线图案14图案化的 处理中用作定位记号的部件，其中配线图案14将在下文描述。突出 部分13-2的直径R,可以设置为例如lOOpnu此外，突出部分13-2 的高度H2可以设置为例如5(Him。例如，可以使用底部填充树脂或模 制树脂(例如，环氧树脂)作为具有这种结构的树脂部件13。
突出部分13-2设置在树脂部件主体13-1的形成有配线图案14 的上表面13-1A上，因此，当进行使抗蚀膜曝光以便使作为配线图 案14基材的金属层(形成在树脂部件主体13-1的上表面13-lA上的 金属层)图案化的处理时，可以使用突出部分13-2作为定位记号。
因此，与常规技术相比，可以更显著地提高抗蚀膜形成位置的精度。 因此，可以提高相对于内部连接端子12形成配线图案14的位置精度。
配线图案14设置在树脂部件主体13-1的上表面13-1A上，并 且与内部连接端子12上端的上表面12A接触。配线图案14通过内 部连接端子12与半导体集成电路22电连接。配线图案14具有焊盘 部分27。在焊盘部分27上面设置外部连接端子18，并且焊盘部分 27布置在远离内部连接端子12的位置。例如，可以使用铜膜作为配 线图案14。在使用铜膜作为配线图案14的情况下，配线图案14的 厚度可以设置为例如12pm。
导电端子16设置在配线图案14的与内部连接端子12相对的部 分的下表面上。导电端子16布置成覆盖内部连接端子12上端的侧表 面。导电端子16用于将内部连接端子12固定在配线图案14上。例 如，可以使用导电膏(更具体为例如银膏或铜膏)或凸点(更具体为 例如金凸点或铜凸点)作为导电端子16。
阻焊层17设置在树脂部件13上，以覆盖配线图案14的除焊盘 部分27以外的部分和突出部分13-2。阻焊层17具有露出焊盘部分 27的开口部分29。
外部连接端子18设置在焊盘部分27上。外部连接端子18与设 置在例如母板等安装板(未示出)上的外部连接焊盘(未示出)连接。 例如，可以使用焊料凸点作为外部连接端子18。
根据本实施例的半导体器件，突出部分13-2设置在树脂部件主 体13-1的形成有配线图案14的上表面上。因此，当进行使抗蚀膜曝 光以便使作为配线图案14基材的金属层(形成在树脂部件主体13-1 的上表面13-1A上的金属层)图案化的处理时，可以使用突出部分 13-2作为定位记号。因此，与常规技术相比，可以更显著地提高抗 蚀膜形成位置的精度。因此，可以提高相对于内部连接端子12形成 配线图案14的位置精度。
此外，当形成用于使作为配线图案14基材的金属层(形成在树 脂部件主体13-1的上表面13-1A上的金属层)图案化的抗蚀膜(未 示出)时，可以使用便宜的具有CCD照相机(未示出)的曝光设备
(未示出)来探测作为定位记号的突出部分13-2。因此，可以降低 半导体器件10的制造成本。
在本实施例中，虽然以在从平面上看呈正方形的树脂部件主体
13-1的角落部分设置四个突出部分13-2的情况作为示例进行了描 述，但是可以在树脂部件主体13-1的与除形成有配线图案14的配线 图案形成区域以外的区域对应的部分设置这四个突出部分13-2。在 这种情况下，可以产生与根据本实施例的半导体器件IO相同的优点。 此外，在本实施例中，虽然以设置四个突出部分13-2的情况作 为示例进行了描述，但设置至少两个突出部分13-2就足够了。在这 种情况下，同样可以产生与根据本实施例的半导体器件IO相同的优 占。
"、、。
图13至图27是示出制造根据本发明第一实施例的半导体器件 的步骤的视图。图28是用于说明在具有金属层的支撑物上形成的穿 透部分的平面图。在图13至图28中，与根据第一实施例的半导体器 件10的元件相同的元件具有相同的附图标记。此外，在图18至图 27中，B表示形成半导体器件IO的区域(以下将称为"半导体器件 形成区域B" ) ， C表示当把半导体器件10分成单个块时切割半导 体基板35的位置(以下将称为"切割位置C")。
参考图13至图28，将对制造根据第一实施例的半导体器件的方 法进行描述。首先，在图13所示步骤中，在具有多个半导体芯片形 成区域的半导体基板35上形成具有半导体集成电路22、电极焊盘23 和保护膜24的多个半导体芯片11，然后在电极焊盘23上形成内部 连接端子12 (内部连接端子形成步骤)。在下文将要描述的图27所 示步骤中将半导体基板35切割并分成单个块，从而用作参考图11 所述的半导体基板21。例如，可以使用硅晶片作为半导体基板35。 半导体基板35的厚度可以设置为例如500pm至700)Lim。可以使用铝 或铝合金(例如，铝硅铜合金)作为电极焊盘23的材料。例如，可 以使用SiN膜或PSG膜作为保护膜24。
例如，可以使用由金凸点、镀金膜、通过非电解电镀法形成的 镍膜和覆盖镍膜的金膜组成的金属膜作为内部连接端子12。在使用
金凸点作为内部连接端子12的情况下，可以通过例如结合法或电镀
法形成内部连接端子12。在该阶段，内部连接端子12的高度是不同 的。此外，在该阶段，内部连接端子12上端的上表面不是平的。
随后，在图14所示步骤中，制备具有金属层的支撑板37，其中 作为配线图案14基材的金属层39粘贴在支撑板38的表面38A上(制 备具有金属层的支撑板的步骤)。金属层39粘贴在支撑板38上，处 于可以从支撑板38上剥落的状态。只要支撑板38是能够支撑金属层 39的板状部件并且容易被分开就足够了。更具体地说，例如，可以 使用金属板(例如，铜板)、金属箔(例如，铜箔)以及树脂板作为 支撑板38。在使用铜箔作为支撑板38的情况下，支撑板38的厚度 可以设置为例如35pm。例如，可以使用铜层作为金属层39。在使用 铜层作为金属层39的情况下，金属层39的厚度可以设置为例如 12jxm。
接下来，在图15所示步骤中，在具有金属层的支撑板37的与 图13所示半导体芯片11相对的部分中形成穿透部分41 (穿透部分 形成步骤)。例如，如图28所示，穿透部分41形成在具有金属层的 每一个支撑板37的、与从平面上看呈正方形的半导体芯片il的外部 位置A中的四角部分相对的部分中。例如，可以通过诸如挖刻处理、 钻孔或冲压等方法形成穿透部分41。此外，可以使用圆柱形、正柱 形或切口 (沟槽)等形状作为穿透部分41的形状(在图15中，以举 例方式示出呈圆柱形的穿透部分41)。在穿透部分41呈圆柱形的情 况下，穿透部分41的直径R2可以设置为例如100pm。
然后，在图16所示步骤中，在金属层39的与在图13所示结构 中设置的内部连接端子12相对的部分上形成导电端子16 (导电端子 形成步骤)。例如，可以使用导电膏(更具体为例如银导电膏或铜导 电膏)或者凸点(更具体为例如金凸点或铜凸点)作为导电端子16。
之后，在图17所示步骤中，使用形成在具有金属层的支撑板37 上的穿透部分41作为定位记号，把形成在半导体基板35上的半导体 芯片11与具有金属层的支撑板37布置成彼此相对，使得在图13所 示结构中设置的内部连接端子12与在如图16所示结构中设置的导电
端子16相对。
随后，在图18所示步骤中，在加热内部连接端子12和导电端
子16的状态下(例如，在使用金凸点作为导电端子16的情况下，加 热温度为180°)，按压具有金属层的支撑板37，使得内部连接端子 12的上端与金属层39接触，从而使内部连接端子12与金属层39压 力结合(图17和图18所示步骤表示压力结合步骤)。此时，内部连 接端子12的上端与金属层39彼此接触，从而可以将内部连接端子 12的高度设置为彼此相同，并且内部连接端子12的上端表面12A几 乎变平。在压力结合步骤之后获得的内部连接端子12的高度Hi可以 设置为例如30pm至50pm。此外，保护膜24与金属层39之间的间 隙可以设置为例如30pm至50pm。
因此，当把形成在半导体基板35上的半导体芯片11与具有金 属层的支撑板37布置成彼此相对时，使用形成在具有金属层的支撑 板37上的穿透部分41作为定位记号，可以使导电端子16与内部连 接端子12高精确度地对准。因此，可以增强内部连接端子12与金属 层39(配线图案14)在设置有导电端子16的部分处的电连接可靠性。
此外，在加热内部连接端子12和导电端子16的状态下，按压 具有金属层的支撑板37，以使内部连接端子12与金属层39压力结 合，这可以同时执行使内部连接端子12的高度彼此相同的步骤和使 内部连接端子12与配线图案14连接的步骤，而这些步骤在常规技术 中是分开完成的。因此，可以降低半导体器件10的制造成本。
随后，在图19所示步骤中，用树脂对形成在半导体基板35上 的半导体芯片11与具有金属层的支撑板37之间的部分以及穿透部分 41进行密封(密封步骤)。树脂46为上文所述的图ll所示树脂部 件13的基材。例如，可以使用底部填充树脂或模制树脂(例如，环 氧树脂)作为树脂46。
在使用模制树脂作为树脂46的情况下，可以通过传递模制法形 成树脂46。如图19所示，在这种情况下，将图18所示结构容纳在 下金属模具43与上金属模具44之间，然后把树脂46压入下金属模 具43与上金属模具44之间的部分。因此，用树脂46对半导体芯片11与具有金属层的支撑板37之间的部分以及穿透部分41进行密封。
此外，在使用传递模制法形成树脂46的情况下，优选的是在上 金属模具44与支撑板38之间形成间隙，使得上金属模具44与支撑 物38彼此不接触。因此，在上金属模具44与支撑物38之间形成间 隙，使得具有金属层的支撑板37不会受到上金属模具44按压。因此， 可以防止作为配线图案14基材的金属层14弯曲。在这种情况下，树 脂46形成为覆盖支撑板38的上表面。在图19所示步骤中，以通过 传递模制法形成作为树脂部件13基材的树脂46的情况为例进行了描 述。
随后，在图20所示步骤中，从形成有树脂46的图18所示结构 上去除如图19所示的下金属模具43和上金属模具44。
随后，在图21所示步骤中，从在图20所示结构中设置的金属 层39上剥落支撑板38，并且形成在支撑板38上的树脂46与支撑板 38—起被去除，从而形成突出部分13-2 (突出部分形成步骤)。因 此，形成了包括树脂部件主体13-1和突出部分13-2的树脂部件13。
树脂部件主体13-1的厚度Mi (树脂部件主体13-1的布置在保 护膜24与金属层39之间的部分的厚度)可以设置为例如30pm到 50pm。突出部分13-2逐个地形成在树脂部件主体13-1的四角部分附 近。在突出部分13-2呈圆柱形状的情况下，突出部分13-2的直径 R!可以设置为例如100)im。突出部分13-2的高度112可以设置为例如 50pm。此外，突出部分13-2的从金属层39上表面39A的突出量E 可以设置为例如38pm。
随后，在图22所示步骤中，使用突出部分13-2作为定位记号， 以便形成抗蚀膜48，该抗蚀膜覆盖金属层39的与形成配线图案14 的区域相对应的部分(抗蚀膜形成步骤)。抗蚀膜48用作蚀刻金属 层39的掩模。更具体地说，在抗蚀膜48为正抗蚀膜的情况下，将抗 蚀剂施加到金属层39上，然后使用便宜的具有CCD照相机(未示出) 的曝光设备(未示出)探测作为定位记号的突出部分B-2的位置， 并把光照射在该抗蚀剂的与形成配线图案14的区域相对应的部分上 以进行曝光处理，此后再对曝光后获得的抗蚀剂进行显影处理，从而
形成了抗蚀膜48。
因此，当对抗蚀膜48进行曝光处理以便使作为配线图案14基 材的金属层39图案化时，通过使用突出部分13-2作为定位记号，可 以比常规技术更显著地提高形成抗蚀膜48的位置精度。因此，可以 提高相对于内部连接端子12形成配线图案14的位置精度。
此外，当形成用作掩模的抗蚀膜(未示出)以便使作为配线图 案14基材的金属层39图案化时，可以使用便宜的具有CCD照相机 (未示出)的曝光设备(未示出)来探测作为定位记号的突出部分 13-2的位置。因此，可以降低半导体器件10的制造成本。
接下来，在图23所示步骤中，通过使用抗蚀膜48作为掩模对 图22所示金属层39进行蚀刻(更具体为例如各向异性蚀刻)，以便 形成与内部连接端子12连接的配线图案14 (配线图案形成步骤)。 在图21至图23中，以通过减成法形成配线图案14的情况为例进行 了描述。
配线图案14具有焊盘部分27，在该焊盘部分中设置有外部连接 端子18。配线图案14的厚度与金属层39的厚度几乎相等。配线图 案14的厚度可以设置为例如12Mm。随后，在图24所示步骤中，去 除图23所示抗蚀膜48。
接下来，在图25所示步骤中，通过已知技术在树脂部件主体13-1 的上表面13-lA上形成阻焊层17，该阻焊层覆盖配线图案14的除焊 盘部分27以外的部分和突出部分13-2，然后在焊盘部分27上形成 外部连接端子18。阻焊层17具有使焊盘部分27露出的开口部分29。 例如，可以使用焊料凸点作为外部连接端子18。
随后，在图26所示步骤中，从图25所示半导体基板35的背面 35B侧减小半导体基板35的厚度。更具体地说，从半导体基板35的 背面35B侧对半导体基板35进行抛光或研磨，从而将半导体基板35 变成薄板。因此，在半导体基板35的半导体器件形成区域B中形成 与半导体器件IO对应的结构。为了减小半导体基板35的厚度，可以 使用例如背面研磨机。在减小厚度之后获得的半导体基板35的厚度 可以设置为例如100pm至300nm。
接下来，在图27所示步骤中，对与图26所示结构的切割位置C
相对应的部分进行切割。因此，该结构被分成单个块，从而制成了半
导体器件10。
根据制造本实施例的半导体器件的方法，在加热内部连接端子
12和导电端子16的状态下，按压具有金属层的支撑板37以使内部 连接端子12与金属层39压力结合，这可以同时执行使内部连接端子 12的高度彼此相同的步骤和使内部连接端子12与配线图案14连接 的步骤，而这些步骤在常规技术中是分开完成的。因此，可以降低半 导体器件IO的制造成本。
此外，当对用作掩模的抗蚀膜48进行曝光处理以便使作为配线 图案14基材的金属层39图案化时，使用突出部分13-2作为定位记 号，这可以比常规技术更显著地提高形成抗蚀膜48的位置精度。因 此，可以提高相对于内部连接端子12形成配线图案14的位置精度。
此外，当形成用作掩模的抗蚀膜48以便使作为配线图案14基 材的金属层39图案化时，可以使用便宜的具有CCD照相机(未示出) 的曝光设备(未示出)来探测作为定位记号的突出部分13-2的位置。 因此，可以降低半导体器件10的制造成本。
(第二实施例)
图29是示出根据本发明第二实施例的半导体器件的剖视图。在 图29中，与根据第一实施例的半导体器件10的元件相同的元件具有 相同的附图标记。
参考图29，除了设置配线图案51来代替布置在根据第一实施例 的半导体器件IO中的配线图案14(通过使用减成法形成的配线图案) 以外，根据第二实施例的半导体器件50具有与半导体器件10的结构 相同的结构。
配线图案51具有金属层54与电镀膜55层叠在一起的结构。配 线图案51具有上面设置有外部连接端子18的焊盘部分52。金属层 54设置在内部连接端子12上端的上表面12A和树脂部件主体13-1 的上表面13-1A上。金属层54的下表面设置成与内部连接端子12
上端的上表面12A接触。金属层54的下表面设置有用于连接内部连 接端子12与金属层54的导电端子16。金属层54是用于形成电镀膜 55的馈电层。例如，可以使用铜层作为金属层54。在使用铜层作为 金属层54的情况下，金属层54的厚度可以设置为例如2nm至3pm。
电镀膜55层叠在金属层54上。例如，可以使用镀铜膜作为电 镀膜55。在使用镀铜膜作为电镀膜55的情况下，电镀膜55的厚度 可以设置为例如10pm。可以通过例如电解法形成电镀膜55。可以通 过例如半加成法形成具有该结构的配线图案51。
根据第二实施例的具有这种结构的半导体器件50可以产生与根 据第一实施例的半导体器件IO相同的优点。
图30至图37是示出制造根据本发明第二实施例的半导体器件 的步骤的视图。在图30至图37中，与根据第二实施例的半导体器件 50的元件相同的元件具有相同的附图标记。
参考图30至图37，将对制造根据第二实施例的半导体器件50 的方法进行描述。首先，进行与在第一实施例中描述的并且在图B 中示出的步骤相同的步骤，以在具有多个半导体芯片形成区域的半导 体基板35上形成具有半导体集成电路22、电极焊盘23和保护膜24 的多个半导体芯片U，然后在电极焊盘23上形成内部连接端子12
(内部连接端子形成步骤)。
随后，在图30所示步骤中，制备具有金属层的支撑板57，其中 用作形成电镀膜55 (见图29)的馈电层的金属层54粘贴在支撑板 38的表面38A上(制备具有金属层的支撑板的步骤)。金属层54 粘贴在支撑板38上，处于可以从支撑板38上剥落的状态。支撑板 38能够支撑金属层54就足够了。更具体地说，例如，可以使用金属 板(例如，铜板)、金属箔(例如，铜箔)以及树脂板作为支撑板 38。在使用铜箔作为支撑板38的情况下，支撑板38的厚度可以设置 为例如35nm。例如，可以使用铜层作为金属层54。在使用铜层作为 金属层54的情况下，金属层54的厚度可以设置为例如2pm至3pm。
接下来，在图31所示步骤中，在具有金属层的支撑板57的与 半导体芯片11相对的部分中形成穿透部分4K穿透部分形成步骤)，
在第一实施例中描述的图13中示出了该半导体芯片U。例如，穿透
部分41逐个地形成在具有金属层的支撑板37的、与在从平面上看呈 正方形的半导体芯片11的外部位置A中的四角部分相对的部分中。 例如，可以通过诸如挖刻处理、钻孔或冲压等方法形成穿透部分41。 此外，可以使用圆柱形、方柱形或切口 (沟槽)作为穿透部分41的 形状。在穿透部分41呈圆柱形的情况下，穿透部分41的直径R2可 以设置为例如100pm。
然后，在图32所示步骤中，在金属层54的与内部连接端子12 相对的部分中形成导电端子16 (导电端子形成步骤)，在第一实施 例中描述的图13中示出了内部连接端子12。例如，可以使用导电膏 (更具体为例如银导电膏或铜导电膏)或者凸点(更具体为例如金凸 点或铜凸点)作为导电端子16。
之后，在图33所示步骤中，进行与在第一实施例中描述的图17 至图21中示出的步骤(包括压力结合步骤、密封步骤和突出部分 形成步骤)相同的处理，以便形成图33所示的结构。在压力结合步 骤之后获得的内部连接端子12的高度Hi可以设置为例如30pm至 5(^m。此外，保护膜24与金属层39之间的间隙可以设置为例如3(Hmi 至50pm。树脂部件主体13-1的厚度Mi可以设置为例如30pm至 50^n。突出部分13-2逐个地布置在树脂部件主体13-1的四角部分附 近。在突出部分13-2呈圆柱形的情况下，突出部分13-2的直径R！ 可以设置为例如100^n。突出部分13-2的高度H2可以设置为例如 50nm。此外，突出部分13-2从金属层39的上表面39A突出的突出 量E可以设置为例如48pm。
随后，在图34所示步骤中，使用突出部分13-2作为定位记号， 以便在树脂部件13和金属层54上形成具有开口部分61A的抗蚀膜 61，其中开口部分位于与形成配线图案51的区域(更具体地说，形 成作为配线图案51元件之一的电镀膜55的区域)相对应的部分(抗 蚀膜形成步骤)。更具体地说，在抗蚀膜61为正抗蚀膜的情况下， 通过以下方式形成具有开口部分61A的抗蚀膜61:将抗蚀剂施加到 金属层54上，然后使用便宜的具有CCD照相机(未示出)的曝光设备(未示出)探测作为定位记号的突出部分13-2的位置，并把光照
射在该抗蚀剂的与形成配线图案51的区域相对应的部分上以进行曝
光处理，此后再对曝光后获得的抗蚀剂进行显影处理，从而形成了抗
蚀膜61。抗蚀膜61是用于仅在金属层54的与形成配线图案51的区 域相对应的部分上形成电镀膜55的掩模。
因此，当对抗蚀膜61进行曝光处理以便使作为配线图案51基 材的金属层54图案化时，通过使用突出部分13-2作为定位记号，可 以提高形成抗蚀膜61的开口部分61A的位置精度，其中开口部分形 成在抗蚀膜的与形成配线图案51的区域(更具体地说，形成作为配 线图案51元件之一的电镀膜55的区域)相对应的部分。因此，可以 提高相对于内部连接端子12形成配线图案51的位置精度。
此外，当形成用作掩模的抗蚀膜61以便使作为配线图案5i基 材的金属层54图案化时，可以使用便宜的具有CCD照相机(未示出) 的曝光设备(未示出)来探测作为定位记号的突出部分13-2的位置。 因此，可以降低半导体器件50的制造成本。
随后，在图35所示步骤中，通过使用金属层54作为馈电层的 电解电镀法，在金属层54的从幵口部分61A露出的部分上形成电镀 膜55 (电镀膜形成步骤)。例如可以使用镀铜膜作为电镀膜55。在 使用镀铜膜作为电镀膜55的情况下，电镀膜55的厚度可以设置为例 如10,。
接下来，在图36所示步骤中，去除图35所示的抗蚀膜61 (抗 蚀膜去除步骤)。随后，在图37所示步骤中，去除金属层54的未形 成电镀膜55的部分，形成了由金属层54和电镀膜55组成的配线图 案51 (配线图案形成步骤)。
之后，进行与在第一实施例中描述的图25至图27中示出的步 骤相同的处理，以便形成半导体器件50。
根据制造本实施例半导体器件的方法，使用突出部分13-2作为 定位记号来对抗蚀膜61进行曝光处理，以便使作为配线图案51基材 的金属层54图案化。因此，可以提高形成抗蚀膜61的开口部分61A 的位置精度，其中开口部分形成在抗蚀膜的与形成配线图案51的区
域(更具体地说，形成作为配线图案51元件之一的电镀膜55的区域) 相对应的部分。因此，可以提高相对于内部连接端子12形成配线图案51的位置精度。
此外，当形成用作掩模的抗蚀膜61以便使作为配线图案51基 材的金属层54图案化时，可以使用便宜的具有CCD照相机(未示出) 的曝光设备(未示出)来探测作为定位记号的突出部分13-2的位置。 因此，可以降低半导体器件50的制造成本。
虽然已经详细地描述了根据本发明的优选实施例，但是本发明 不限于这些具体实施例，而是可以在不脱离如权利要求书所述的本发 明范围的情况下进行各种变化和修改。
本发明可以应用于制造包括半导体芯片的半导体器件的方法， 其中该半导体器件包括电极焊盘、设置在电极焊盘上的内部连接端 子以及与内部连接端子电连接的配线图案。
权利要求
1. 一种制造半导体器件的方法，所述半导体器件包括多个半导体芯片，其包括电极焊盘；半导体基板，其具有多个半导体芯片形成区域，所述半导体芯片在所述半导体芯片形成区域中形成；内部连接端子，其设置在所述电极焊盘上；以及配线图案，其与所述内部连接端子电连接，所述方法包括以下步骤在所述半导体芯片的电极焊盘上形成所述内部连接端子；制备具有金属层的支撑板，其中作为配线图案基材的金属层设置在支撑板上；在所述具有金属层的支撑板的与所述半导体芯片相对的部分中形成穿透部分；在所述金属层的与所述内部连接端子相对的部分上形成导电端子；把所述半导体芯片与所述具有金属层的支撑板布置成彼此相对，使得所述内部连接端子与所述导电端子彼此相对，然后按压所述具有金属层的支撑板，使所述内部连接端子与所述金属层压力结合；在压力结合步骤之后，用树脂密封位于所述半导体芯片与所述具有金属层的支撑板之间的部分以及所述穿透部分；在密封步骤之后，去除所述支撑板，并且在所述树脂的与所述支撑板的穿透部分相对的部分上形成突出部分；使用所述突出部分作为定位记号，形成覆盖所述金属层的与形成配线图案的区域相对应的部分的抗蚀膜；以及使用所述抗蚀膜作为掩模对所述金属层进行蚀刻，从而形成配线图案。
2. 根据权利要求1所述的制造半导体器件的方法，其中，在所述形成穿透部分的步骤中形成至少两个穿透部分。
3. 根据权利要求1所述的制造半导体器件的方法，其中，在所述形成穿透部分的步骤中，在所述具有金属层的支 撑板的与除了形成配线图案的区域以外的区域相对应的部分中形成 所述穿透部分。
4. 根据权利要求1所述的制造半导体器件的方法，其中，在所述压力结合步骤中，使用形成在所述具有金属层的 支撑板上的所述穿透部分作为定位记号，把所述半导体芯片与所述具 有金属层的支撑板布置成彼此相对。
5. 根据权利要求1所述的制造半导体器件的方法，其中，在所述密封步骤中，通过传递模制法形成所述树脂。
6. —种制造半导体器件的方法，所述半导体器件包括多个半导体芯片，其包括电极焊盘；半导体基板，其具有多个半导体芯片形成区域，所述半导体芯片在所述半导体芯片形成区域中形成；内部连 接端子，其设置在所述电极焊盘上；以及配线图案，其与所述内部连 接端子电连接，所述方法包括以下步骤在所述半导体芯片的电极焊盘上形成所述内部连接端子； 制备具有金属层的支撑板，其中金属层设置在支撑板上； 在所述具有金属层的支撑板的与所述半导体芯片相对的部分中形成穿透部分；在所述金属层的与所述内部连接端子相对的部分上形成导电端子；把所述半导体芯片与所述具有金属层的支撑板布置成彼此相对，使得所述内部连接端子与所述导电端子彼此相对，然后按压所述 具有金属层的支撑板，使所述内部连接端子与所述金属层压力结合； 在压力结合步骤之后，用树脂密封位于所述半导体芯片与所述 具有金属层的支撑板之间的部分以及所述穿透部分； 在密封步骤之后，去除所述支撑板，并且在所述树脂的与所述 支撑板的穿透部分相对的部分上形成突出部分；使用所述突出部分作为定位记号在所述金属层上形成具有开口 部分的抗蚀膜，所述开口部分位于所述抗蚀膜的与形成配线图案的区 域相对应的部分中；通过使用所述金属层作为馈电层的电解电镀法，在所述金属层 的从开口部分露出的部分上形成电镀膜；在形成电镀膜的步骤之后去除所述抗蚀膜；以及去除所述金属层的上面没有形成电镀膜的部分，以便形成由金 属层和电镀膜组成的配线图案。
7. 根据权利要求6所述的制造半导体器件的方法，其中，在所述形成穿透部分的步骤中形成至少两个穿透部分。
8. 根据权利要求6所述的制造半导体器件的方法，其中，在所述形成穿透部分的步骤中，在所述具有金属层的支 撑板的与除了形成配线图案的区域以外的区域相对应的部分中形成 所述穿透部分。
9. 根据权利要求6所述的制造半导体器件的方法，其中，在所述压力结合步骤中，使用形成在所述具有金属层的 支撑板中的所述穿透部分作为定位记号，把所述半导体芯片与所述具 有金属层的支撑板布置成彼此相对。
10. 根据权利要求6所述的制造半导体器件的方法， 其中，在所述密封步骤中，通过传递模制法形成所述树脂。
全文摘要
本发明公开一种制造半导体器件的方法，在该方法中，在形成于半导体基板(35)上的多个半导体芯片(11)的电极焊盘(23)上形成内部连接端子(12)；形成具有树脂部件主体(13-1)和突出部分(13-2)的树脂部件(13)，该树脂部件覆盖上面形成有内部连接端子(12)的半导体芯片(11)；在树脂部件主体(13-1)上形成金属层(39)，并且使用突出部分(13-2)作为定位记号，以形成覆盖金属层(39)的与形成配线图案(14)的区域相对应的部分的抗蚀膜(48)，然后使用抗蚀膜(48)作为掩模对金属层(39)进行蚀刻，从而形成了与内部连接端子(12)电连接的配线图案(14)。
文档编号H01L21/60GK101393877SQ20081016120
公开日2009年3月25日 申请日期2008年9月18日 优先权日2007年9月18日
发明者町田洋弘 申请人:新光电气工业株式会社