专利名称：相变存储器存储单元底电极结构的改进及制作实施方法
技术领域：
本发明涉及相变存储器存储单元的底电极结构的改进及制作实施方法， 通过器件底电极结构的改进，可以有效地减小相变材料的编程区域，提高器 件的加热效率，降低器件操作电流，从而降低器件功耗。本发明属于微纳电 子技术领域。
背景技术：
相变存储技术是基于Ovshinsky在20世纪60年代末(Phys. Rev. Lett., 21， 1450 1453, 1968)和70年代初(Appl. Phys. Lett, 18, 254 257， 1971)提出的相
变薄膜可以应用于相变存储介质的构想建立起来的，是一种成本低、速度快、 存储密度高、制造工艺简单和性能稳定的电存储器件，并且它的制备与现有 的标准CMOS工艺相兼容，因此受到全世界的广泛关注。
相变存储器(简称PCRAM)的基本原理是利用电脉冲信号作用于器件 单元电极上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非 晶态高电阻值与多晶态低电阻值，实现"0"和"1"状态的存储，从而完成 信息的写入、擦除和读出操作。相变存储器由于具有高速读取、高循环次数、 非易失性、器件尺寸小、功耗低、抗强震动和抗辐射等优点，被国际半导体 工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品， 尤其在国防和航天航空领域有重大的应用前景。
在对相变存储器存储单元实施电操作过程中， 一般认为在SET (设定) 过程中(对应于结晶化)，施加一个低而宽的电脉冲对相变材料进行加热，当 材料的温度高于结晶温度而又低于熔化温度时，相变材料就会结晶，从而形 成具有较低电阻值的多晶态；而在RESET (重新设定)过程中(对应于非晶 化)，则需要施加一个高而窄的电脉冲进行加热，使材料的温度高于相变材料 的熔化温度以打断多晶材料中原有的化学键，随后经过一个骤冷的淬火过程(降温速度达到1011 K/S)使材料中的原子来不及重新成键排列，形成了短 程有序长程无序的非晶态，而这种非晶态相对于多晶态具有很高的电阻率， 电阻值很高。相变存储器就是利用能够可逆转变的非晶态和多晶态的高、低
电阻值的差异来实现数据"0"和"1"的存储。在读取(READ)过程中， 电脉冲很弱，时间很短，不足以引起相变材料中的发生任何相变，故不会破 坏其中存储的信息。
目前世界上从事相变存储器研发工作的机构大多数是半导体行业的大公 司(Ovonyx， Intel, Samsung, IBM和AMD等)，他们关注的焦点都集中在 如何尽快实现相变存储器的商业化上。其中，降低器件的功耗是亟待解决的 问题，因为相变存储器存储单元的相变过程最终要靠MOSFET (互补型金属 氧化物场效应晶体管)的驱动来实现，为了实现与高密度存储芯片中的低功 耗MOS管相匹配，就必须减小操作电流，降低器件的功耗。本发明就是针 对减小底电极与相变材料的接触面积而提出的一种相变区域小的低功耗相变 存储器件。根据文献报道，在相变存储器件中，85%的热量被耗散掉，只有 约15%的热量被用于相变，这是目前相变存储器向低功耗、高速度方向发展 的制约因素。在热学平衡的前提条件下，根据电场、热场分布设计和优化器 件结构，进一步提高热量用于相变的效率，降低器件功耗，这正是本发明的 出发点。
发明内容
本发明的目的在于提供一种相变存储器存储单元底电极结构的改进，以
提高相变存储器的性能，其技术特征如下
首先，采用标准CMOS工艺制备绝缘介质中的钨底电极，采用化学腐蚀方
法湿法刻蚀钨电极周围的绝缘介质层，使钨电极暴露。其次，采用湿法刻蚀 方法腐蚀出探针式钨电极以及电极尖端，横向的腐蚀速率要大于纵向的腐蚀 速率。再次，在暴露出的钨电极周围沉积与所述的绝缘介质相同组成的材料 的薄膜，采用上述腐蚀绝缘介质的方法，有效地控制纵向腐蚀速率使电极针 尖暴露。最后，得到如图l所示的器件存储单元的剖视图。
具体地说，实施所述的探针式电极的特征在于
4(1) 在Si02衬底上，在标准CMOS工艺条件下制备出直径为100nm，高度 为700nm的圆柱形钨底电极4阵列， 一个单元的底电极4与另一个 单元的底电极4之间为绝缘介质5;
(2) 采用湿法腐蚀绝缘介质层5使钨电极4暴露；
(3) 采用电化学方法腐蚀钨电极4，使其形貌为探针状，得到探针式电 极6和等腰三角形针尖7;
(4) 在露出的探针式电极6的周围沉积绝缘介质5;
(5) 控制湿法腐蚀速率，使探针式电极针尖7暴露； 所述的相变存储单元的顶电极1、底电极4和顶电极过渡层材料2分别
为A1、 W和TiN，通过纳米加工工艺实现一致性较高的高密度存储阵列； 所述的探针式电极结构6中针尖7的直径和深入相变材料3的深度主要
取决于湿法腐蚀的速率，以及腐蚀液的选择；
所述的相变材料3可以是(Ge， Sb， Te)、 (Si， Sb，Te)、 (Si， Sb)等高
性能相变材料。
本发明所述的相变存储器存储单元的底电极结构的改进，其特征在于底 电极的上端呈探针式电极结构6，探针式电极的针尖7深入相变材料层3的内 部；
所述的探针式电极结构6的探针的针尖7呈等腰三角形； 所述的探针式结构7中深入相变材料层的深度等于等腰三角形探针的高 度h。
如图2所示，在探针式电极针尖的放大结构中，等腰三角形状针尖的高 度h和底边半宽度a这两个参数可调，a的取值范围10-20nm， h的取值范围 5-20nm。为降低RESET过程中的编程电流，需要优化出具有最小编程电流的 电极针尖几何参数。探针式电极在底电极上面伸出的长度L的取值大于30nm, 有利于减小相变区域体积。图3所示为结构改进后的存储单元的编程电流与 电极针尖底边半宽度a的关系曲线，图4所示为器件的编程电流和电极针尖 高度h的关系曲线。根据图3和图4的两条曲线，选择在相变材料层中相变 区域最小、RESET电流较小的电极针尖几何参数。这样优化后的呈等腰三角 形探针电极的针尖几何参数为a选取为10nm， h选取为10nm。在器件工作过程中，本发明提出的相变存储器存储单元PBE结构与传统
的电极直接接触相变材料层的NBC结构(电极直径同4的)对比具有如下技术
效果
(1) 可以有效地减小相变材料的被编程区域，并且使得相变材料的
最高温度区域更加贴近底电极(图5)，比电极不深入相变材料的 结构而言，相变材料的最高温度点下移大约20nm;
(2) 较小的相变区域使得器件开关速率得到提高。进一步RESET过 程中的操作电流由0.85mA降低至0.45mA (图6)，从而降低器 件存储单元的功耗。新结构PBE加热电极(底电极)加热相变 材料的效率由传统的NBC结构的10 20%提高到44. 1 %(图7)， 同时从底电极4W散失的热量由原先的35. 6%降低到19%，有效的 抑制了热量向底电极的运输；
(3) 通过分析载流子的扩散运动，底电极深入相变材料内部(近似 认为深入的电极为球对称结构)，载流子的径向运动引起载流子 的疏散，造成浓度梯度，从而增强了载流子的扩散效率，加快 了器件的工作速度；
(4) 在器件内部电场强度分布看来(图8)，图8(b)中电场主要集中 在器件几何轴线，电极尖端处的电场线有利于SET过程(结晶 过程)的快速实现；
(5) 根据图9所示，图9(b)中尖端的存在使得电流密度集中于器件 结构的几何轴线附近，有效地将电流集中在垂直方向，提高电 流的利用率。
随着CMOS工艺技术按比例縮小的发展趋势，底电极的直径也会随之减 小，对于制备更小的探针式电极更加有利。器件结构的几何尺寸也需要整体 的按比例縮小。
综上所述，本发明涉及到相变存储器存储单元底电极结构的改进。所提 供的器件结构是在相变材料从多晶态到非晶态(RESET过程)的快速相变存 储原理基础上，通过电学和热学的分析，优化器件的几何结构的同时提出的。 另外，新的器件结构兼顾了与标准CMOS工艺技术相兼容，满足了低电压、
6低功耗、高开关速率等特性。与传统的底电极与相变材料直接接触的结构相 比，新器件结构的特点在于探针式电极深入相变材料内部，从而使相变区
域明显下移接近底电极；探针式电极有效地抑制了 RESET过程中热量向底
电极的输运，从而提高了底电极的加热效率。采用新结构可减小相变材料的
被编程区域，减小RESET操作电流，降低编程功耗，提高了器件的可靠性 和存储寿命，具有很大的应用价值。
图1具有探针式底电极的相变存储器存储单元的剖面图； 图2放大后的探针式电极针尖的剖视图3存储单元的编程电流与电极针尖底边半宽度a的关系曲线； 图4存储单元的编程电流与电极针尖高度h的关系曲线； 图5在RESET过程中,存储单元的温度分布图(a)NBC结构，(b) PBE 结构；
图6 RESET过程中，两种存储单元的电阻与电流的关系曲线
(a) NBC结构，(b) PBE结构; 图7器件内各部分热量分配图(a)NBC结构，(b)PBE结构； 图8器件存储单元内部电场强度分布图(a) NBC结构，(b) PBE结构； 图9器件存储单元内部电流密度分布图(a) NBC结构，(b) PBE结构。
具体实施例方式
参照附图1所示，在相变存储器存储单元中，顶电极材料为Al，膜厚为 300nm,直径为600醒，顶电极的过渡层材料2为TiN，膜厚为20nm，直径为 600nm，相变材料层3为Ge2Sb2Te5 (GST)，膜厚为300nm，直径为150nm，底电极 4，长700nm，直径100nm，探针式电极6以及电极尖端7长45nm，直径为20nm, 等腰三角型的底边长为20nm，高度为10nm，并且底电极、探针式电极结构6 以及针尖7均为同一电极材料W。在W电极周围的绝缘介质材料5为Si02。 根据图3和图4中两条曲线可以选取编程电流最小的等腰三角形几何参数， 其中，探针式电极的等腰三角形尖端7的底边宽度为20nm，针尖深入相变材 料3的深度为10nm。所述的经改进的相变存储器存储单元的具体制备工艺如下 相变存储单元包括连接底电极的驱动晶体管和存储单元两部分，在衬底
(包括MOSFET源漏区，栅电极，通孔，或者PN二极管，双极晶体管等)制 备底电极通孔，其尺寸根据工艺条件调整。接着往通孔内沉积底电极材料4， 如W、 TiN或硅化物等导电介质，形成金属栓塞。
参考附图l所示的器件存储单元剖视图，在原有的底电极金属栓塞上套刻 出小孔，沉积底电极材料4，通过化学机械抛光(CMP)工艺，得到直径为 20nm的探针式电极6。采用湿法刻蚀工艺腐蚀绝缘介质5使底电极6暴露出来。 采用湿法腐蚀形成等腰三角形电极尖端7。
采用溅射工艺在暴露出的尖端电极上沉积相变薄膜材料3，顶电极过渡层 2和顶电极1，从而完成器件存储单元的制备。
新器件是这样工作的在底电极4上施加电流或电压脉冲激励，在温度升 至相变材料3的熔点温度以上时，在电极尖端7会有熔融态的相变材料包裹该 尖端，相变材料区域内的电流密度分布如图9所示，尖端处的电流密度最大， 同样在SET过程中，有利于相变材料结晶的快速发生。
在RESET过程中，存储单元的编程电流由O. 85mA降低至0. 45mA，器件存储 单元内部电场强度的分布如图8所示，尖端处电场强度最大，有利于相变在此 处最先发生，提高器件的开关速度。参照图7所示，可以看到新结构中用于相 变的热量提高至44. 1%。
8
权利要求
1、一种相变存储器存储单元的底电极结构的改进，所述的相变存储器存储单元包括顶电极(1)、顶电极的过渡层(2)，以及与顶电极的过渡层(2)和底电极(4)接触的相变材料层，其特征在于底电极的上端呈探针式电极结构，探针式电极的针尖(7)深入相变材料层的内部。
2、 按权利要求1所述的相变存储器存储单元的底电极结构的改进，其特 征在于探针式电极的针尖呈等腰三角形。
3、 按权利要求2所述的相变存储器存储单元的底电极结构的改进，其特 征在于呈等腰三角形的电极针尖的高度h为5 20nm，底边半宽度a为 10 20謹。
4、 按权利要求2或3所述的相变存储器存储单元的底电极结构的改进， 其特征在于等腰三角形电极针尖的高度h为10nm，底边半宽度为10nm。
5、 按权利要求1所述的相变存储器存储单元的底电极结构的改进，其特 征在于探针式电极在底电极上面伸出的长度L取值大于30nm。
6、 制作实施如权利要求1所述的相变存储器存储单元的底电极结构的改 进的方法，其特征在于具体歩骤是(a) 在Si02衬底上，在标准CMOS工艺条件下制备出圆柱形钨底电极 (4)阵列， 一个单元的底电极(4)与另一个单元的底电极(4)之间为绝缘介质(5);(b) 采用湿法腐蚀绝缘介质层(5)使钨底电极(4)暴露；(c) 采用电化学方法腐蚀钨电极(4)，使其形貌为探针状，得到探针式 电极(6)和等腰三角形针尖(7);(d) 在露出的探针式电极(6)的周围沉积绝缘介质(5);(e) 控制湿法腐蚀速率，使探针式电极针尖(7)暴露。
7、 按权利要求6所述的相变存储器存储单元的底电极结构的改进的制作 实施方法，其特征在于所述的圆柱形钨底电极的直径为100nm，高度为 700nm。
全文摘要
本发明涉及一种相变存储器存储单元底电极结构的改进以及制作实施方法，所述的相变存储器存储单元包括顶电极1、顶电极的过渡层2，以及与顶电极的过渡层2和底电极6接触的相变材料层，其特征在于底电极上端呈探针式电极结构，探针式电极的针尖7深入相变材料层的内部。探针式电极的针尖呈等腰三角形。其制作实施方法为采用标准CMOS工艺制备绝缘介质中的钨底电极，然后采用湿法腐蚀绝缘介质层使钨底电极暴露，再用电化学腐蚀钨底电极使其形貌为探针状，得到探针式电极和等腰三角形针尖，使W电极的热量损失降低至19％。
文档编号H01L45/00GK101640251SQ200810200709
公开日2010年2月3日 申请日期2008年9月27日 优先权日2008年9月27日
发明者云 凌, 燕 刘, 宋志棠, 封松林, 龚岳峰 申请人:中国科学院上海微系统与信息技术研究所