专利名称：半导体器件的栅极掺杂方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种半导体器件的栅极掺杂方法。
背景技术：
随着电子设备的广泛应用，半导体的制造工艺得到了飞速的发展，半导体器件的 特征尺寸也越来越小，半导体器件中的栅极特性也变得越来越重要。为了减小半导体器件 中的栅极电阻，高浓度掺杂工艺被使用在源漏极的掺杂及栅极的预掺杂过程中。然而，随着 半导体器件的栅极高度减小，在栅极的预掺杂过程中采用的高浓度掺杂工艺，会使预掺杂 杂质穿透半导体器件衬底，严重影响最终得到半导体器件性能。图Ia If所示为现有技术半导体器件掺杂过程的剖面结构图。现有技术半导体 器件的掺杂过程包括以下步骤步骤一，对半导体器件衬底101中的阱进行离子注入，制造倒掺杂阱100，如图Ia 所示。在本步骤中，倒掺杂阱用于制造场效应管(MOSFET)的扩散区。步骤二，参见图lb，在衬底101上形成栅氧化层102和多晶硅层103，以离子注入 10的方法对多晶硅层103进行预掺杂注入；在本步骤中，对于N型的M0SFET，预掺杂杂质为磷；对于P型的M0SFET，预掺杂杂 质为硼或氟化硼。步骤三，参见图lc，对多晶硅层103和栅氧化层102利用光刻、蚀刻工艺形成栅极 203，进行再次氧化后，以离子注入20的方法进行轻掺杂。步骤四，参见图ld，由于多晶硅层103在掺杂的过程中受到注入离子的撞击，导致 硅结构的晶格发生损伤，为恢复损伤，离子注入20后进行快速热退火处理，并利用沉积、蚀 刻工艺形成侧壁层204。步骤五，参见图le，以离子注入30的方法对栅极203和栅极203两侧的衬底101 进行掺杂，形成漏极301和源极302。步骤六，参见图lf，采用自对准硅化物(SAB)的方法沉积镍，形成镍化硅层401，然 后进行快速退火处理后，采用化学方法刻蚀掉未反应的镍。在步骤二中，为了防止预掺杂杂质穿透多晶硅层103，采用离子注入的方法进行预 掺杂时，采用低能量或/和低浓度的预掺杂杂质。但是，这样进行掺杂后，栅极中的预掺杂 杂质会减少且增大栅氧化层102的电学厚度，最终得到的半导体器件工作性能不能满足要 求，如阈值电压增大、栅极电阻增大及栅极的耗尽效应(poly depletion)受到影响等。
发明内容
有鉴于此，本发明提供一种半导体器件的栅极掺杂方法，该方法解决的问题为在 保证半导体器件性能能满足要求的情况下，在预掺杂过程中防止预掺杂杂质穿透多晶硅 层；且降低栅极电阻、减少栅氧化层的电学厚度、及改善栅极的耗尽效应。
为达到上述目的，本发明实施例的技术方案具体是这样实现的一种半导体器件的栅极掺杂方法，该方法应用于栅极的预掺杂过程，该方法包 括将碳和用于形成非晶态层的无机物离子注入到半导体器件衬底上形成的氧化层 和多晶硅层后，将预掺杂杂质离子注入到半导体器件衬底上形成的氧化层和多晶硅层；光刻半导体器件衬底上形成的氧化层和多晶硅层形成栅极，再次氧化后，进行轻 掺杂；进行快速退后，刻蚀氧化层和多晶硅层，形成栅极。所述将碳和用于形成非晶态层的无机物离子注入到半导体器件衬底上形成的氧 化层和多晶硅层为先将碳离子注入到半导体器件衬底上形成的氧化层和多晶硅层；然后将用于形成 非晶态层的无机物离子注入到半导体器件衬底上形成的氧化层和多晶硅层；或者将碳和用于形成非晶态层的无机物同时离子注入到半导体器件衬底上形成 的氧化层和多晶硅层。对于N型的场效应管M0SFET，预掺杂杂质为磷；对于P型的M0SFET，预掺杂杂质为 硼或氟化硼。所述用于形成非晶态层的无机物为锗、硅或砷。对于N型M0SFET，所述预掺杂杂质磷的剂量为2. 0E15 5. 0E15原子/平方厘米， 能量为4 8千电子伏特；所述锗注入的能量为15 50千电子伏特，剂量为1. 0E14 5. 0E15原子/平方 厘米；所述碳注入的能量为6 12千电子伏特，剂量为1. 0E14 1. 0E15原子/平方厘米；所述栅极厚度为0. 93微米 0. 1微米。对于P型MOSFET，所述预掺杂杂质硼的剂量为2. 0E15 3. 0E15原子/平方厘米， 能量为1 3千电子伏特；所述锗注入的能量为15 50千电子伏特，剂量为1. 0E14 5. 0E15原子/平方 厘米；所述碳注入的能量为6 12千电子伏特，剂量为1. 0E14 1. 0E15原子/平方厘米；所述栅极厚度为0. 93微米 0. 1微米。由上述技术方案可见，本发明在进行预掺杂过程中，采用了碳和锗一起和预掺杂 杂质进行离子注入，预掺杂杂质的浓度和离子注入能量不降低。由于例子注入的碳可以填 补多晶硅层103的硅结构中的晶格空隙，从而使在离子注入过程中，预掺杂杂质的瞬间增 强扩散(TED)被抑制，使预掺杂杂质均勻的在多晶硅层103的硅结构中进行注入；由于锗可 以在多晶硅层103中形成非晶态层，防止了预掺杂杂质从多晶硅层103穿通到半导体器件 衬底101上。因此，本发明提供的方法在保证半导体器件性能能满足要求的情况下，在预掺 杂过程中防止预掺杂杂质穿透多晶硅层。由于在本发明进行预掺杂时，其预掺杂杂质的能 量和剂量都没有减小且可以提高，所以使栅极中的预掺杂杂质不会减少，从而降低栅极电 阻、减少栅氧化层的电学厚度、及改善栅极的耗尽效应，提高了最终形成的半导体器件工作 特性。
图Ia If为现有技术半导体器件掺杂过程的剖面结构图；图2a 2g所示的本发明半导体器件掺杂过程的剖面结构图；图3为本发明提供的半导体器件掺杂的方法流程图；图4为本发明提供的进行栅极掺杂方法和现有技术采用的栅极掺杂方法的数据 比较示意图。
具体实施例方式为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对 本发明作进一步详细说明。现有技术在对栅极进行预掺杂过程中，解决预掺杂杂质由多晶硅层103穿透进入 半导体器件衬底101的方法是降低离子注入的能量或/和减少预掺杂杂质的浓度。但是， 这是以降低最终形成半导体器件性能为代价的，比如，由于预掺杂杂质在多晶硅层103，也 就是在栅极中的浓度减少，会使得阈值电压变高或栅极的电阻变大，栅极的耗尽效应变差， 减少栅氧化层102的电学厚度，严重影响最终得到的半导体器件的开关性能。因此，本发明 提供了一种方法，该方法在不降低预掺杂杂质在多晶硅层103浓度的情况下，解决预掺杂 杂质会由多晶硅层103穿透进入半导体器件衬底101的问题。本发明采用的方法为采用了碳和锗一起和预掺杂杂质进行离子注入，预掺杂杂 质的浓度和/或离子注入能量不降低，或者提高预掺杂杂质的浓度和/或离子注入能量。这 样，就使预掺杂杂质的能量和剂量没有减小且能够提高，使栅极中的预掺杂杂质不会减少， 从而降低栅极电阻、减少栅氧化层102的电学厚度、及改善栅极的耗尽效应，提高了最终形 成的半导体器件工作特性。预掺杂杂质由多晶硅层103穿透进入半导体衬底101的原因主要是一方面，由 于多晶硅层103的硅结构中的晶格之间存在缝隙，所以在预掺杂杂质进行离子注入的过程 中，尤其是预掺杂杂质的浓度和/或离子注入能量比较大时，就会在多晶硅层103中出现 TED，通过缝隙穿透到半导体器件衬底101中；另一方面，由于多晶硅层103的硅结构中的晶 格之间存在缝隙，上下层的缝隙也可能会形成沟道到半导体器件衬底101，在进行离子注入 过程中，预掺杂杂质穿透缝隙形成的沟道就渗透到半导体器件衬底101中了。因此，本发明 在对栅极进行预掺杂过程中，一方面先采用离子的方式注入碳，使其填补多晶硅层103的 硅结构中的品格之间的缝隙，预掺杂杂质在多晶硅层103中的TED被抑制，使预掺杂杂质均 勻的在多晶硅层103的硅结构中进行离子注入；另一方面，采用离子注入的方式注入锗，在 多晶硅层103中形成非晶态层，阻挡多晶硅层103的硅结构缝隙所形成的沟道，预掺杂杂质 在多晶硅层103不会通过沟道从多晶硅层103穿透到半导体器件衬底101上。结合图2a 2g所示的本发明半导体器件掺杂过程的剖面结构图，说明本发明提 供的半导体器件的栅极掺杂的方法。图3为本发明提供的半导体器件掺杂的方法流程图，其具体步骤为步骤301，对半导体器件衬底101上的阱中进行离子注入，制造倒掺杂阱100，如图 2a所示。在本步骤中，倒掺杂阱是用于制造MOSFET的扩散区。
步骤302、参见图2b，在半导体器件衬底101形成栅氧化层102和多晶硅层103，以 离子注入10’的方法对多晶硅层103进行预掺杂，注入碳和锗；在该步骤中，一般为先注入碳，然后再注入锗，也可以同时注入。步骤303，参见图2c，以离子注入11’的方法对多晶硅层103进行预掺杂。在本步骤中，对于N型的M0SFET，预掺杂杂质为磷；对于P型的M0SFET，预掺杂杂 质为硼或氟化硼。在本步骤中，对于P型的M0SFET，使用硼时由于在多晶硅层103上扩散速度快，所 以较容易穿透到半导体器件衬底101上，所以现有技术一般使用氟化硼来进行离子注入。但是在进行了碳和锗的预掺杂后，由于碳和氟化硼中的氟在多晶硅层103能够反 应，所以会使得在多晶硅层103中的碳浓度降低，所以，在本发明中，预掺杂杂质为硼时效 果更好。步骤304，参见图2d，对多晶硅层103和栅氧化层102利用光刻、蚀刻工艺形成栅 极203，再次氧化后，以离子注入12’的方法进行轻掺杂。在本步骤中，由于在预掺杂多晶硅层103时会对多晶硅层103的硅结构的晶格发 生损伤，所以为了修复损伤，再进行一次轻掺杂过程。步骤305，参见图2e，由于多晶硅层103在掺杂的过程中受到注入离子的撞击，导 致硅结构的晶格发生损伤，为恢复损伤，离子注入12’后进行快速热退火处理，并利用沉积、 蚀刻工艺形成侧壁层204。步骤306，参见图2f，以离子注入13’的方法对栅极203和栅极203两侧的衬底 101进行掺杂，形成漏极301和源极302。步骤307，参见图2g，采用SAB的方法沉积镍，形成镍化硅层401，然后进行快速退 火处理后，采用化学方法刻蚀掉未反应的镍。在本发明中，基于在多晶硅层103生成非晶态层的原理，还可以将锗替换为可以 在多晶硅层103生成非晶态层的无机物，如硅或砷等。在本发明中，可以将锗、硅或砷统一 称为形成非晶态层的无机物，其就是用于在多晶硅层103的硅结构中形成非晶态层。举一个例子说明一下，对于制造特征尺寸为65微米的半导体器件，栅极的厚度为 0. 93微米 0. 1微米时，依据图3所述的方法，在步骤303时，对于N型M0SFET，其需要的 预掺杂杂质磷的剂量为2. 0E15 5. 0E15原子/平方厘米，能量为4 8千电子，对于P型 M0SFET，其需要的预掺杂杂质硼的剂量为2. 0E15 3. 0E15原子/平方厘米，能量为1 3 千电子伏特。在步骤302中，所述锗注入的能量为15 50千电子伏特，剂量为1. 0E14 5. 0E15原子/平方厘米；所述碳注入的能量为6 12千电子伏特，剂量为1. OE 14 1.0E15原子/平方厘米。图4为本发明提供的进行栅极掺杂方法和现有技术采用的栅极掺杂方法的数据 比较示意图，其中，横坐标为在制成的NMOS半导体器件上的栅极所施加的电压Vg，单位为 伏特，纵坐标为在为栅极施加电压后，得到的电容值Cgg，单位为e-15法/平方微米。用实 线标注的为采用本发明提供的方法得到的栅极电容性能，用虚线标注的为采用现有技术提 供的方法得到的栅极性能。可以看出，在半导体器件强反型后，比如升高到1伏 2伏时， 采用本发明提供的方法得到的栅极的电容值保持平稳，基本消除了多晶硅耗尽效应，栅氧 化层电学厚度降低，明显改善了采用了采用现有技术方法得到的栅极特性(电容值下降，耗尽效应明显)。说明本发明提供的方法制造的栅极在性能上优于现有技术制造的栅极。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所 应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的 精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之 内。
权利要求
一种半导体器件的栅极掺杂方法，该方法应用于栅极的预掺杂过程，其特征在于，该方法包括将碳和用于形成非晶态层的无机物离子注入到半导体器件衬底上形成的氧化层和多晶硅层后，将预掺杂杂质离子注入到半导体器件衬底上形成的氧化层和多晶硅层；光刻半导体器件衬底上形成的氧化层和多晶硅层形成栅极，再次氧化后，进行轻掺杂；进行快速退后，刻蚀氧化层和多晶硅层，形成栅极。
2.如权利要求1所述的方法，其特征在于，所述将碳和用于形成非晶态层的无机物离 子注入到半导体器件衬底上形成的氧化层和多晶硅层为先将碳离子注入到半导体器件衬底上形成的氧化层和多晶硅层；然后将用于形成非晶 态层的无机物离子注入到半导体器件衬底上形成的氧化层和多晶硅层；或者将碳和用于形成非晶态层的无机物同时离子注入到半导体器件衬底上形成的氧 化层和多晶硅层。
3.如权利要求1或2所述的方法，其特征在于，对于N型的场效应管M0SFET，预掺杂杂 质为磷；对于P型的M0SFET，预掺杂杂质为硼或氟化硼。
4.如权利要求1或2所述的方法，其特征在于，所述用于形成非晶态层的无机物为锗、 硅或石申。
5.如权利要求4所述的方法，其特征在于，对于N型M0SFET，所述预掺杂杂质磷的剂量 为2. 0E15 5. 0E15原子/平方厘米，能量为4 8千电子伏特；所述锗注入的能量为15 50千电子伏特，剂量为1. 0E14 5. 0E15原子/平方厘米； 所述碳注入的能量为6 12千电子伏特，剂量为1. 0E14 1. 0E15原子/平方厘米； 所述栅极厚度为0. 93微米 0. 1微米。
6.如权利要求2所述的方法，其特征在于，对于P型M0SFET，所述预掺杂杂质硼的剂量 为2. 0E15 3. 0E15原子/平方厘米，能量为1 3千电子伏特；所述锗注入的能量为15 50千电子伏特，剂量为1. 0E14 5. 0E15原子/平方厘米； 所述碳注入的能量为6 12千电子伏特，剂量为1. 0E14 1. 0E15原子/平方厘米； 所述栅极厚度为0. 93微米 0. 1微米。
全文摘要
本发明公开了一种半导体器件的栅极掺杂方法，该方法应用于栅极的预掺杂过程，该方法包括将碳和用于形成非晶态层的无机物离子注入到半导体器件衬底上形成的氧化层和多晶硅层后，将预掺杂杂质离子注入到半导体器件衬底上形成的氧化层和多晶硅层；光刻半导体器件衬底上形成的氧化层和多晶硅层形成栅极，再次氧化后，进行轻掺杂；进行快速退后，刻蚀氧化层和多晶硅层，形成栅极。本发明提供的方法，在保证半导体器件性能能满足要求的情况下，在预掺杂过程中防止预掺杂杂质穿透多晶硅层；且降低栅极电阻、减少栅氧化层的电学厚度、及改善栅极的耗尽效应。
文档编号H01L21/28GK101894749SQ20091008412
公开日2010年11月24日 申请日期2009年5月20日 优先权日2009年5月20日
发明者赵猛 申请人:中芯国际集成电路制造(北京)有限公司