专利名称：半导体器件制造方法
技术领域：
本发明涉及半导体制造领域，尤其涉及采用了应变记忆技术的半导体器件的制 造方法。
背景技术：
在半导体器件、尤其MOS器件中，提高场效应晶体管的开关频率的一种主要 方法是提高驱动电流，而提高驱动电流的主要途径是提高载流子迁移率。现有一种提高 场效应晶体管载流子迁移率的技术是应变记忆技术(Stress Memorization Technique,简称 SMT)，通过在场效应晶体管的沟道区域形成稳定应力，提高沟道中的载流子迁移率。通 常拉伸应力可以使得沟道区域中的分子排列更加疏松，从而提高电子的迁移率，适用于 NMOS晶体管；而压缩应力使得沟道区域内的分子排布更加紧密，有助于提高空穴的迁 移率，适用于PMOS晶体管。所述应变记忆技术具体包括采用S/D退火工艺，使得应力层(Activation Capping Layer,简称ACL)底部的多晶硅栅极再结晶，使得应力层所诱发的应力记忆于MOS器件 中，致使MOS器件的电性能改善6 % 10 %。而针对PMOS晶体管以及NMOS晶体管 对不同应力的要求，还可以在MOS器件上进行选择性的局部应变，达到提高MOS器件 的电性能的目的。见Chien-Hao Chen 等人发表的论文 “ Stress Memorization Technique (SMT) by Selectively Strained-Nitride Capping for Sub-65nm High-performance Strained-Si Device Application” (出 自 2004 年"Symposium on VLSI Technology Digest of Technical Papers")，介绍了一种典型的应变记忆作用的半导体器件的制造工艺，剖面示意图如图 1至图6所示。如图1所示，首先提供半导体基底10，在半导体基底10上形成NMOS晶体管 Ml以及PMOS晶体管M2，且NMOS晶体管Ml与PMOS晶体管M2之间通过浅沟槽11
相隔离。如图2所示，在所述NMOS晶体管Ml以及PMOS晶体管M2的表面形成阻挡 层101，所述阻挡层101的材质可以为SiO2,可以通过化学气相沉积工艺或者高温热氧化 沉积工艺形成。如图3所示，在所述阻挡层101的表面形成应力层102，所述应力层102的材质 可以为SiO2,可以通过热驱动化学气相沉积工艺(Thermally-Driven CVD，TDCVD)或者 等离子增强化学气相沉积工艺(Plasma Enhance CVD，PECVD)形成。通过改变所述化
学气相沉积的参数，可以调节所述应力层102对底部晶体管所诱发的应力类型以及应力 大小。假设，所述应力层102提供拉伸应力，从而对NMOS晶体管Ml产生有益效果。如图4所示，使用掩膜进行刻蚀，选择性地去除所述PMOS晶体管M2表面的应 力层102，而保留位于NMOS晶体管Ml表面的部分应力层102;然后对晶体管的栅极以 及源/漏区域进行热退火。
如图5所示，去除应力层102，对NMOS晶体管Ml以及PMOS晶体管M2进行
后端硅化工艺，形成金属硅化物层103，用于后续工艺形成接触孔并引出互连线，降低接 触电阻。如图6所示，在NMOS晶体管Ml以及PMOS晶体管M2的表面形成刻蚀阻挡 层104。所述刻蚀阻挡层104的材质也可以为SiN，可以通过热驱动化学气相沉积或者等 离子增强化学气相沉积形成。如图7所示，在所述刻蚀阻挡层104的表面形成金属前介质层104。后续工艺 中，在金属前介质层105中形成接触孔106，引出半导体器件的有源区互连线。现有技术中存在如下问题由于所述阻挡层101中分子排列相对比较疏松，因 此在进行热退火过程中，所述阻挡层101中的氢离子会促使有源区中的掺杂离子(例如 PMOS晶体管中的硼离子)向外扩散。这样，不仅使得所述阻挡层101因包含有掺杂离 子而降低自身的绝缘能力，还使得所述阻挡层101中离子的掺杂浓度降低，影响MOS晶 体管的性能。因此迫切需要改进现有的半导体器件制造方法，解决上述问题。
发明内容
本发明解决的问题是提供一种半导体器件制造方法，能够减少或防止有源区中 的掺杂离子向外扩散，以确保半导体器件的电性能。为解决上述问题，本发明提供了一种半导体器件制造方法，包括提供半导体 基底，在所述半导体基底上形成场效应晶体管；在所述场效应晶体管的表面形成阻挡 层；利用紫外线，照射所述阻挡层；在所述阻挡层的表面形成应力层；对所述场效应 晶体管的有源区进行热退火；去除所述应力层；在所述场效应晶体管表面形成刻蚀阻挡 层；在所述刻蚀阻挡层的表面形成金属前介质层，在所述金属前介质层以及所述刻蚀阻 挡层中制作接触孔，引出有源区互连线。可选地，所述阻挡层包含氧化物材料，通过化学气相沉积工艺或者高温热氧化 沉积工艺形成。可选地，所述氧化物材料为SiO2。可选地，所述阻挡层的厚度范围为50A~200 A。可选地，所述利用紫外线照射所述阻挡层的工艺参数为采用波长范围为 320nm 400nm的紫外线，照射温度为350°C 480°C，照射时间为2min 7min。可选地，所述应力层包含氮化物材料，通过热驱动化学气相沉积工艺或者等离 子增强气相沉积工艺形成。可选地，所述氮化物材料为SiN。可选地，在对所述场效应晶体管的有源区进行热退火前还包括根据应力类型选 择性地去除场效应晶体管表面的应力层的步骤。可选地，在所述形成刻蚀阻挡层前还包括进行后端硅化工艺以在所述场效应晶 体管的有源区表面形成金属硅化物层的步骤。与现有技术相比，本发明通过使用紫外线照射所述阻挡层来增强其致密性，从 而能够减少或防止有源区中的掺杂离子向外扩散，确保所述阻挡层能够具有较佳的绝缘 性能。
图1至图7是现有的应变记忆作用的半导体器件制造工艺示意图；图8是本发明所述半导体器件制造方法流程图；图9至图19是本发明所述应变记忆作用的半导体器件制造工艺一个具体实施例 示意图。
具体实施例方式从背景技术可知，本发明的发明人发现在半导体器件制造工艺中，晶体管表面 形成的包含有氧化物材料的阻挡层，在进行热退火过程中，容易使得有源区中的掺杂离 子向外扩散至阻挡层中并进而降低所述阻挡层的绝缘性能，影响半导体器件的电性能。本发明的发明人创造性地发现，通过对包含有氧化物材料的介质层进行紫外线 照射后其分子排列会更致密，提高了其密度。因此在半导体器件制造过程中，设想到可以对半导体器件的阻挡层进行紫外线 照射，使得所述阻挡层的组织结构更致密，进而能够减少或防止有源区中的掺杂离子向 外扩散，确保所述阻挡层能够具有较佳的绝缘性能，使其符合预期。下面结合附图对本发明的内容进行详细说明。基于上述考虑，在具体实施方式
的以下内容中，提供一种半导体器件制造方 法，如图8所示，包括步骤S101，提供半导体基底，在半导体基底上形成场效应晶体管；S102，在所述场效应晶体管的表面形成阻挡层；S103，利用紫外线，照射所述阻挡层；S104，在所述阻挡层的表面形成应力层；S105，根据应力类型选择性地去除场效应晶体管表面的应力层；S106,对所述场效应晶体管的有源区进行热退火；S107,去除剩余的应力层；S108,进行后端硅化工艺以在所述场效应晶体管的有源区表面形成金属硅化物 层；S109,在所述场效应晶体管表面形成刻蚀阻挡层；S110，在所述刻蚀阻挡层的表面形成金属前介质层，在所述金属前介质层以及 所述刻蚀阻挡层中制作接触孔，引出有源区互连线。下面结合附图对上述步骤进行详细说明。图9至图19为本发明所述半导体器件 制造方法一个具体实施例的工艺示意图。首先执行步骤S101，提供半导体基底20，在半导体基底上形成场效应晶体管， 形成如图9所示的结构。所述场效应晶体管包括NMOS晶体管Ml和PMOS晶体管M2， 所述NMOS晶体管Ml与PMOS晶体管M2之间通过浅沟槽21相隔离，其中所述NMOS 晶体管Ml的栅极和PMOS晶体管M2的栅极之间的间距不小于1000 A。对于NMOS晶体 管，在其源/漏区中掺入的离子可以为磷离子或砷离子。当注入离子是砷离子时，离子 注入能量为2KeV至5KeV，离子注入剂量为5X IO1Vcm2至2X 1015/cm2 ；当注入离子是
5磷离子时，离子注入能量为IKeV至3KeV，离子注入剂量为5X IO1Vcm2至2X 1015/cm2。 而对于PMOS晶体管，在其源/漏区中掺入的离子可以为二氟化硼离子、硼离子或铟离 子。当注入离子是硼离子时，离子注入能量为0.5KeV至2KeV，离子注入剂量为5X IO14/ cm2至2X1015/cm2;当注入离子是二氟化硼离子时，离子注入能量为IKeV至4KeV，离 子注入剂量为5X IO1Vcm2至2X 1015/cm2。具体形成工艺与现有技术相同，可以采用常规的CMOS工艺制作图9所示的器 件结构。本实施例中，仅以形成一个NMOS晶体管Ml以及一个PMOS晶体管M2为 例，并非对本发明所述制造方法中的半导体器件结构做出限定，本领域技术人员应当可 以将本发明所述制造方法推及并应用至其他结构的半导体器件制造工艺中，特此说明。接着执行步骤S102，在所述NMOS晶体管Ml以及PMOS晶体管M2的表面形 成阻挡层201，形成如图10所示的结构。所述阻挡层201的材质可以为SiO2,并可以通 过化学气相沉积工艺或者高温热氧化法工艺形成。在本实施例中，所述阻挡层201采用化学气相沉积工艺形成，材质为SiO2,厚度 不大于200 A,优选范围为50 A-200 A。接着执行步骤S103，利用紫外线，照射所述阻挡层201，如图11所示。具体 来讲，在本实施例中，采用波长范围为紫外波段(IOOnm 400nm)的光束照射阻挡层 201，优选的，采用波长范围为320nm 400nm的长波紫外线，照射时温度升至350°C 480照射时间为2min 7min。通过所述紫外线对所述阻挡层201进行照射，可以使 得所述阻挡层201的分子排列更加致密，从而能够减少或防止所述阻挡层201覆盖下的有 源区(包括栅极和源/漏区)中的掺杂离子(例如NMOS晶体管中的磷离子或砷离子， PMOS晶体管中的硼离子或铟离子)向外扩散，避免所述有源区中掺杂离子的浓度发生下 降，并确保了所述阻挡层能够具有较佳的绝缘性能。值得注意的是，在实际应用中，为保护NMOS晶体管Ml以及PMOS晶体管 M2,尤其保护其中的栅极不受紫外线照射损伤，所述紫外线照射的温度及时间可以根据 所述阻挡层201的构成及其厚度等因素而适时调整。接着执行步骤S104，在所述阻挡层201的表面形成应力层202，形成如图12所 示的结构。所述应力层202可以通过热驱动化学气相沉积工艺或者等离子增强化学气相 沉积工艺形成。通过改变所述化学气相沉积的参数，可以调节应力层202对底部晶体管 所诱发的应力类型以及应力大小。本实施例中，所述应力层202的材质为SiN，采用等离子增强化学气相沉积工艺 形成，厚度不小于400 A，优选范围为400 Λ 1000 Α，所述应力层202所诱发的应力类型 为拉伸应力，因此能够提高NMOS晶体管Ml中沟道区的载流子迁移率。接着执行步骤S105，根据应力类型选择性地去除场效应晶体管表面的应力层， 形成如图13所示的结构。如上所述，在本实施例中，由于应力层202诱发应力类型为拉 伸应力，仅对NMOS晶体管Ml起到提高载流子迁移率的有益作用，因此所述选择性刻 蚀具体为去除PMOS晶体管Μ2表面的应力层202，而保留位于NMOS晶体管Ml表 面的部分应力层202 ；所述退火的参数为温度升至950°C 1100°C、退火时间1.5s 2.5s。接着执行步骤S106，对所述场效应晶体管的有源区进行热退火。具体来讲，在本实施例中，对NMOS晶体管Ml以及PMOS晶体管M2的有源区，即栅极以及源/漏 区进行热退火。所述热退火将使得应力层202所诱发的应力被记忆至相应的场效应晶体 管中，以提高沟道区的载流子迁移率。接着执行步骤S107，去除剩余的应力层202，形成如图14所示的结构。在本实 施例中，如图13，所述应力层202仅剩NMOS晶体管Ml表面的部分，材质为SiN，而 在NMOS晶体管Ml和PMOS晶体管M2的表面还存在有阻挡层201，且所述阻挡层201 的材质为SiO2,因此可以采用热磷酸进行选择性湿法刻蚀，去除所述应力层202，而利用 所述阻挡层201保护其下的场效应晶体管不被腐蚀。接着执行步骤S108，去除阻挡层201，并进行后端硅化工艺，在NMOS晶体管 Ml以及PMOS晶体管M2的有源区，如栅极以及源/漏区的表面形成金属硅化物层203， 形成如图15所示的结构。所述金属硅化物层203的材质可以是硅化钨WSix,可以采用 等离子掺杂形成。值得注意的是，在其他实施例中，所述阻挡层201也可以保留部分，起到将各 有源区表面隔离绝缘的作用。接着执行步骤S109，在已进行后端硅化工艺的NMOS晶体管以及PMOS晶体管 的表面形成刻蚀阻挡层204，形成如图16所示的结构。在本实施例中，所述刻蚀阻挡层 204也起到诱发应力的作用，且应力类型与应力层202相同，可以通过热驱动化学气相沉 积工艺或者等离子增强气相沉积工艺形成，并通过调节沉积的工艺参数调整刻蚀阻挡层 204的诱发应力类型以及应力大小。本实施例中，所述刻蚀阻挡层204的材质为SiN，通过等离子增强化学气相沉积 形成，厚度不小于300 A,优选范围为300人 800 A,使得NMOS晶体管Ml与PMOS晶 体管M2的栅极之间保留150 A 300 A的间距，诱发应力类型为拉伸应力。执行步骤S110，在所述刻蚀阻挡层204的表面形成金属前介质层205，形成如图 17所示的结构。本实施例中，所述金属前介质层205的材质可以是SiO2,可以通过热驱动化 学气相沉积工艺或者等离子增强气相沉积工艺形成，由于NMOS晶体管Ml与PMOS 晶体管M2的栅极之间已保留足够间距，因此进一步降低了在NMOS晶体管Ml与 PMOS晶体管M2的栅极之间形成空隙的可能性，所述金属前介质层205的厚度范围为 2000 A 3 000 A。接着继续执行步骤S110，刻蚀所述金属前介质层205直至露出刻蚀阻挡层204， 形成接触孔206，所述接触孔206对准各有源区表面的金属硅化物层203，形成如图18所 示的结构。进一步地，刻蚀接触孔206底部的刻蚀阻挡层204直至露出金属硅化物层203， 然后向接触孔206中填充互连金属，形成互连线。，形成如图19所示的结构。在本实施例中，所述刻蚀阻挡层204为SiN，而所述金属前介质层205为SiO2, 故采用热磷酸刻蚀接触孔206底部的刻蚀阻挡层204，所述互连线材质可以是Cu或者 Al，可以用化学气相沉积或者电镀形成。在上述实施例中，仅以在应变记忆作用的半导体器件表面形成拉伸应力，提高 NMOS晶体管Ml中载流子迁移率为例进行说明的，但并不以此为限，在其他实施例中，
7如果需要形成压缩应力以提高PMOS晶体管M2中载流子迁移率，其工艺制程仅需要改变 应力层202以及刻蚀阻挡层204的应力类型即可，具体的制造流程类似，本发明领域技术 人员应当容易推得，此处不再赘述。进一步地，将上述不同应力类型的工艺制程相结合，对半导体器件上不同类型 的场效应晶体管进行局部的应变记忆制程，然后再进行后端硅化工艺，制作互连线，便 可以提升半导体器件的整体电性能。本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领 域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发 明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种半导体器件制造方法，其特征在于，包括提供半导体基底，在所述半导体基底上形成场效应晶体管；在所述场效应晶体管的表面形成阻挡层；利用紫外线，照射所述阻挡层；在所述阻挡层的表面形成应力层；对所述场效应晶体管的有源区进行热退火；去除所述应力层；在所述场效应晶体管表面形成刻蚀阻挡层；在所述刻蚀阻挡层的表面形成金属前介质层，在所述金属前介质层以及所述刻蚀阻 挡层中制作接触孔，引出有源区互连线。
2.如权利要求1所述的半导体器件制造方法，其特征在于，所述阻挡层包含氧化物材 料，通过化学气相沉积工艺或者高温热氧化沉积工艺形成。
3.如权利要求2所述的半导体器件制造方法，其特征在于，所述氧化物材料为Si02。
4.如权利要求1或2所述的半导体器件制造方法，其特征在于，所述阻挡层的厚度范 围为50人~200 A。
5.如权利要求1所述的半导体器件制造方法，其特征在于，所述利用紫外线照射所述 阻挡层的工艺参数为采用波长范围为320nm 400nm的紫外线，照射温度为350°C 480 "C，照射时间为2min 7min。
6.如权利要求1所述的半导体器件制造方法，其特征在于，所述应力层包含氮化物材 料，通过热驱动化学气相沉积工艺或者等离子增强气相沉积工艺形成。
7.如权利要求6所述的半导体器件制造方法，其特征在于，所述氮化物材料为SiN。
8.如权利要求1所述的半导体器件制造方法，其特征在于，在对所述场效应晶体管的 有源区进行热退火前还包括根据应力类型选择性地去除场效应晶体管表面的应力层的步 骤。
9.如权利要求1所述的半导体器件制造方法，其特征在于，在所述形成刻蚀阻挡层 前还包括进行后端硅化工艺以在所述场效应晶体管的有源区表面形成金属硅化物层的步骤。
全文摘要
一种半导体器件制造方法，包括提供半导体基底，在所述半导体基底上形成场效应晶体管；在所述场效应晶体管的表面形成阻挡层；利用紫外线，照射所述阻挡层；在所述阻挡层的表面形成应力层；对所述场效应晶体管的有源区进行热退火；去除所述应力层；在所述场效应晶体管表面形成刻蚀阻挡层；在所述刻蚀阻挡层的表面形成金属前介质层，在所述金属前介质层以及所述刻蚀阻挡层中制作接触孔，引出有源区互连线。本发明使用紫外线照射所述阻挡层，使得所述阻挡层的组织结构致密性，能够减少或防止有源区中的掺杂离子向外扩散，确保所述阻挡层能够具有较佳的绝缘性能。
文档编号H01L21/8238GK102024760SQ200910195978
公开日2011年4月20日 申请日期2009年9月18日 优先权日2009年9月18日
发明者周鸣, 王祯贞 申请人:中芯国际集成电路制造(上海)有限公司