专利名称：形成接触孔的方法
技术领域：
本发明涉及半导体器件的制造领域，尤其涉及形成接触孔的方法。
背景技术：
随着超大规模集成电路ULSI (Ultra Large Scale Integration)的飞速发展，集 成电路制造工艺变得越来越复杂和精细。为了提高集成度，降低制造成本，元件的关键尺寸 不断变小，芯片单位面积内的元件数量不断增加，平面布线已难以满足元件高密度分布的 要求，只能采用多层布线技术，利用芯片的垂直空间，进一步提高器件的集成密度。在各层 布线之间需要在接触孔中沉积金属材料进行电连接。随着元件的关键尺寸变小，接触孔的关键尺寸也变的越来越小，同时，接触孔的深 度却变的越来越大(接触孔的深宽比增加)，为了形成更高深宽比的接触孔，需要增加介质 层的厚度，并且需要增加刻蚀介质层的时间，因此，在刻蚀介质层形成接触孔的工艺中，单 单使用光刻胶层作为刻蚀中的硬掩膜是不行的，因为较深的接触孔需要更厚的光刻胶层， 但是，厚的光刻胶层使光刻胶设备难以定义较小的关键尺寸，为了解决这个问题，在刻蚀介 质层形成接触孔的工艺中，通常在介质层上形成硬掩膜层，以保证接触孔的关键尺寸并且 在刻蚀介质层形成接触孔的工艺中保护介质层。现有制作接触孔的工艺参考图1至图5。如图1所示，在包含驱动电路等结构的半 导体衬底101上形成布线层102，其中布线层102的材料可以为铝或铝铜合金或多晶硅；在 布线层102上形成绝缘介质层103，用于膜层间的隔离；在绝缘介质层103表面形成硬掩膜 层104，以减小随后形成的光刻胶层的厚度并在随后的刻蚀工艺中作为刻蚀停止层并保护 绝缘介质层，所述的硬掩膜层104的材料例如为不定型多晶硅(amorphous poly silicon)； 在硬掩膜层104上旋涂光刻胶层106。如图2所示，将光掩模版10上的接触孔图案12通过光刻技术转移至光刻胶层106 上，形成接触孔开口图形105。如图3所示，以光刻胶层106为掩膜，用各项异性刻蚀工艺(anisotropic etching)沿接触孔开口图形105刻蚀硬掩膜层104，形成接触孔开口。如图4所示，用灰化法去除光刻胶层106。如图5所示，以所述硬掩膜层为掩膜，沿接触孔开口刻蚀绝缘介质层103至露 出布线层102，形成接触孔107，所述的各项异性刻蚀工艺例如为等离子体刻蚀(plasma etching)。如上所述的接触孔的制作工艺，在采用等离子体刻蚀的过程中，晶圆一直暴露在 包含有高密度反应离子(reactive ions)和高能轰击离子(bombardment ions)的等离子 环境中，长时间的刻蚀会导致轰击离子在晶圆表面分布不均勻，某些部位的接触孔顶部被 过度刻蚀，使接触孔顶部的开口宽度增加，最终导致接触孔内沉积金属材料形成互连结构 之后，由于相邻的互连结构之间的介质层厚度变小，导致相邻的互连结构之间发生击穿或 者短路的现象。
参考附图6所示，为接触孔阵列的俯视图，图中的接触孔的深度大于3um，刻蚀绝 缘介质层形成接触孔的刻蚀时间大于500秒，从图中可以看出，相邻的两个接触孔之间的 间距Dl小于另外两个相邻的接触孔之间的间距D2，对于间距为Dl的两个相邻的接触孔，比 较容易发生击穿或者漏电现象。
发明内容
本发明解决的问题是提供一种形成接触孔的方法，以避免在刻蚀绝缘介质层形成 接触孔的过程中，接触孔之间发生刻蚀不均勻的现象。为解决上述问题，本发明提供一种形成接触孔的方法，包括在半导体衬底上依次 形成绝缘介质层、硬掩膜层和光刻胶层；在光刻胶层上形成接触孔开口图形；以光刻胶层 为掩膜，沿接触孔开口图形刻蚀硬掩膜层，形成接触孔开口 ；去除所述光刻胶层；以硬掩膜 层为掩膜，沿接触孔开口采用等离子体刻蚀工艺刻蚀绝缘介质层至一定深度，所述深度为 形成目标接触孔深度的三分之一至四分之三；判断硬掩膜层表面积累的带电离子类型，在 反应腔中通入与所述带电离子类型相反的等离子体，至中和所述带电离子；以硬掩膜层为 掩膜，继续刻蚀绝缘介质层至露出半导体衬底，形成目标接触孔。与现有技术相比，上述方案具有以下优点本发明通过硬掩膜层表面积累的带电离子类型，在反应腔中通入与所述带电离子 类型相反的等离子体，至中和所述带电离子，从而避免在随后的工艺中硬掩模层表面的带 电粒子改变等离子体刻蚀工艺中等离子体的运动方向，使硬掩模层表面任意位置的刻蚀速 率相同，从而形成开口宽度均勻的接触孔，使相邻的接触孔之间的间距相同。
图1至图5是现有工艺形成接触孔的结构示意图；图6是现有工艺形成的接触孔阵列的俯视图；图7是本发明形成接触孔的第一具体实施方式
流程图；图8至图12是本发明具体实施方式
形成接触孔的结构示意图；图13是本发明形成的接触孔阵列的俯视图。
具体实施例方式在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以 很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况 下做类似推广，因此本发明不受下面公开的具体实施例的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应 限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。根据现有技术的描述，对于高深宽比的接触孔，由于接触孔深度大，刻蚀形成接触 孔所需的时间较长，因此导致不同的接触孔顶部的刻蚀程度不同，某些接触孔顶部由于过 度刻蚀导致接触孔开口宽度过大，相邻的接触孔之间介质层的厚度减小，导致相邻接触孔 之间发生短路或者击穿。
本申请的发明人研究表明，在刻蚀绝缘介质层形成接触孔的过程中，由于包含硬 掩膜层和绝缘介质层的结构长期暴露在等离子体环境中，因此，硬掩膜层表面会不规则的 聚集一定量的正电荷或者负电荷，正电荷或者负电荷在硬掩膜层表面聚集之后，在继续刻 蚀绝缘介质层形成接触孔的工艺中，聚集的正电荷或者负电荷会改变等离子体刻蚀工艺中 刻蚀离子的运动方向，从而引起对应位置的刻蚀离子浓度发生变化，从而导致对应位置的 刻蚀速率和刻蚀程度发生变化，从而使刻蚀完成之后不同位置接触孔的顶部宽度不均勻。下面结合附图对本发明的具体实施方式
做详细的说明。图7是本发明形成接触孔的具体实施方式
流程图。如图7所示，执行步骤S101，在 半导体衬底上依次形成绝缘介质层、硬掩膜层和光刻胶层；执行步骤S102，在光刻胶层上 形成接触孔开口图形；执行步骤S103，以光刻胶层为掩膜，沿接触孔开口图形刻蚀硬掩膜 层，形成接触孔开口 ；执行步骤S104，去除所述光刻胶层；执行步骤S105，以硬掩膜层为掩 膜，沿接触孔开口采用等离子体刻蚀工艺刻蚀绝缘介质层至一定深度，所述深度为形成目 标接触孔深度的三分之一至四分之三；执行步骤S106，判断硬掩膜层表面积累的带电离子 类型，在反应腔中通入与所述带电离子类型相反的等离子体，至中和所述带电离子；执行步 骤S107，以硬掩膜层为掩膜，继续刻蚀绝缘介质层至露出半导体衬底，形成目标接触孔。图8至图10是本发明形成接触孔的具体实施例示意图。参考图8所示，提供半导体衬底，所述的半导体衬底包括形成有驱动电路等结构 的基板201以及位于基板201上的布线层202，其中布线层202的材料可以为铝或铝铜合金 或多晶硅，如果布线层202的材料为铝、铜或铝铜合金等号，则形成方法为溅镀法或电镀法 等；如果布线层202的材料为多晶硅，则形成方法为化学气相沉积法或等离子体增强化学 气相沉积法等。继续参考图8所示，用化学气相沉积法或物理气相沉积法在布线层202上形成绝 缘介质层203，用于膜层间的绝缘隔离，所述绝缘介质层203的材料可以是氧化硅或正硅酸 乙酯等；之后，用化学气相沉积法或物理气相沉积法在绝缘介质层203表面形成硬掩膜层 204，用以在后续刻蚀过程保护绝缘介质层203以及在后续刻蚀绝缘介质层203形成接触孔 工艺中作为刻蚀掩膜，所述硬掩膜层204的材料可以是氮化硅、氮氧化硅或不定型多晶硅 等，优选的为不定型多晶硅；随后，在硬掩膜层204上旋涂光刻胶层206。可选的，在硬掩膜层204和光刻胶层206之间还可以形成抗反射层，用以在后续曝 光工艺中保护下面的膜层免受光的影响。本实施例中，绝缘介质层203的厚度为2微米 3微米，所述硬掩膜层204的厚度 为2000埃 4000埃。如图9所示，在光刻胶层206上形成光刻胶开口，之后，以所述光刻胶层206为掩 膜，沿光刻胶开口刻蚀硬掩膜层204，形成接触孔开口 205，刻蚀所述硬掩膜层204的工艺例 如为干法刻蚀工艺。如图10所示，用灰化法去除光刻胶层206 ；以硬掩膜层204为掩膜，沿接触孔开口 205采用等离子体刻蚀工艺刻蚀绝缘介质层203至一定深度，形成接触孔209，所述接触孔 209的深度为形成目标接触孔深度的三分之一至四分之三，优选的，所述接触孔209的深度 为形成目标接触孔深度的二分之一。在所述的刻蚀绝缘介质层203形成接触孔209的工艺中，刻蚀气体中的部分带有正电荷或者负电荷的粒子会聚集在硬掩膜层204的表面，从而在硬掩膜层204的表面不规 则的分布带有正电荷或者负电荷的粒子。根据采用的刻蚀剂中刻蚀气体种类的不同，硬掩膜层表面积累的带电离子种类不 同，也就是说，硬掩膜层表面可以积聚正电荷或者负电荷，因此，需要执行判断硬掩膜层表 面积累的带电离子类型的工艺步骤，检测或者判断出硬掩膜层表面积累的带电离子类型， 就可以通入相反的离子以中和硬掩膜层表面积聚的正电荷或者负电荷。在本发明的一个具体实施例中，所述的等离子体刻蚀工艺中，主要的刻蚀气体为 CxFy，其中，(1 <X<6，5<Y<9)。以采用C5F8和Ar作为主要刻蚀气体为例，其中，C5F8 的流量为15 25cm7min (sccm) ,Ar的流量为600 900sccm，刻蚀时间为200秒至550秒， 优选的时间例如为250秒，300秒等，刻蚀过程中反应腔压力为15 40mT，顶部射频功率为 1800 2500W，底部射频功率为1500 2200W。刻蚀形成的一定深度的接触孔的深度例如 为1. 5微米，2. 0微米等。进一步，所述的刻蚀其它中还可以包含氧气，氧气的流量为35 50sccmo采用包含C5F8和Ar的刻蚀气体，执行所述的刻蚀工艺，进行一定时间之后，硬掩膜 层表面聚集一定量的电子，如附图10中所示。所述聚集的电子会改变等离子体刻蚀工艺中 带有正电荷的刻蚀离子的运动方向，从而引起对应位置的刻蚀离子浓度发生变化，从而导 致对应位置的刻蚀速率增加，对应位置形成的接触孔顶部的宽度增加，相邻的接触孔之间 绝缘介质层的厚度变小。如图11所示，在反应腔中通入与所述带电离子类型相反的等离子体207，至中和 所述带电离子；以硬掩膜层表面聚集一定量的电子为例，采用带有正电荷的等离子体冲入反应 腔中，以中和所述电子，产生所述带有正电荷的等离子体的气体例如氩等离子体，优选的， 可在所述的氩等离子体中添加一定量的氮等离子体，以增加带正电荷的等离子体的产生 效率。冲入所述的带有正电荷的等离子体的工艺例如为氩气的流量为800 1200cm3/ min (sccm)，氮气的流量为10 30sCCm，刻蚀时间为5 20秒，刻蚀过程中反应腔压力为 50 150mT，顶部射频功率为1500 2500W，底部射频功率为0 200W。优选的，氩气的流量为1000cm7min (sccm)，氮气的流量为20sccm，刻蚀时间为5 秒，刻蚀过程中反应腔压力为IOOmT,顶部射频功率为2000W，底部射频功率为100W。在所述 的工艺中，底部射频功率非常低，这是为了避免过多不期望的粒子轰击，从而避免对硬掩模 层造成物理损伤。通过所述的工艺，中和掉硬掩模层表面的带电粒子，从而避免在随后的工艺中硬 掩模层表面的带电粒子改变等离子体刻蚀工艺中等离子体的运动方向，使硬掩模层表面任 意位置的刻蚀速率相同，从而形成开口宽度均勻的接触孔，使相邻的接触孔之间的间距相 同。如图12所示，以硬掩膜层204为掩膜，继续刻蚀绝缘介质层203至露出半导体衬 底，形成目标接触孔。形成的所述目标接触孔的深宽比大于20。在本发明的一个具体实施例中，所述的刻蚀绝缘介质层至露出半导体衬底，形成 目标接触孔的工艺为等离子体刻蚀工艺，主要的刻蚀气体为CxFy，其中，(1 < X < 6，5 < Y < 9)。以采用C5F8和Ar作为主要刻蚀气体为例，其中，C5F8的流量为15 25cm7min (sccm)，Ar的流量为600 900sCCm，刻蚀时间为250秒，刻蚀形成的目标接触孔的深度为3微米，刻 蚀过程中反应腔压力为15 40mT，顶部射频功率为1800 2500W，底部射频功率为1500 2200W。所述工艺可以形成开口宽度均勻的接触孔，从而使相邻接触孔之间的绝缘介质层 的宽度相同。如图13所示，为采用本实施例所述的接触孔制作方法形成的接触孔阵列的俯视 图，图中的接触孔的深度大于3um，刻蚀绝缘介质层形成接触孔的刻蚀时间大于500秒，从 图中可以看出，相邻的两个接触孔之间的间距相同。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技 术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保 护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种形成接触孔的方法，其特征在于，包括在半导体衬底上依次形成绝缘介质层、硬掩膜层和光刻胶层；在光刻胶层上形成接触孔开口图形；以光刻胶层为掩膜，沿接触孔开口图形刻蚀硬掩膜层，形成接触孔开口 ；去除所述光刻胶层；以硬掩膜层为掩膜，沿接触孔开口采用等离子体刻蚀工艺刻蚀绝缘介质层至一定深 度，所述深度为形成目标接触孔深度的三分之一至四分之三；判断硬掩膜层表面积累的带电离子类型，在反应腔中通入与所述带电离子类型相反的 等离子体，至中和所述带电离子；以硬掩膜层为掩膜，继续刻蚀绝缘介质层至露出半导体衬底，形成目标接触孔。
2.根据权利要求1所述形成接触孔的方法，其特征在于，刻蚀绝缘介质层的等离子体 刻蚀工艺的刻蚀气体包括C5F8和Ar。
3.根据权利要求2所述形成接触孔的方法，其特征在于，C5F8的流量为15 25sCCm， Ar的流量为600 900sccm，刻蚀时间为200秒至550秒。
4.根据权利要求1所述形成接触孔的方法，其特征在于，形成的所述目标接触孔的深 宽比范围为15 1至30 1。
5.根据权利要求1所述形成接触孔的方法，其特征在于，中和硬掩膜层表面积累的带 电离子的工艺为通入含有氩和氮的等离子体。
6.根据权利要求5所述形成接触孔的方法，其特征在于，氩气的流量为15 2^ccm， 氮气的流量为600 900sccm，刻蚀时间为5 20秒。
7.根据权利要求6所述形成接触孔的方法，其特征在于，刻蚀过程中反应腔压力为 50 150mT，顶部射频功率为200 500W，底部射频功率为0 50W。
8.根据权利要求1所述形成接触孔的方法，其特征在于，所述硬掩膜层的材料为氮化 硅、氮氧化硅或不定型多晶硅。
全文摘要
一种形成接触孔的方法，包括在半导体衬底上依次形成绝缘介质层、硬掩膜层和光刻胶层；在光刻胶层上形成接触孔开口图形；以光刻胶层为掩膜，沿接触孔开口图形刻蚀硬掩膜层，形成接触孔开口；去除所述光刻胶层；以硬掩膜层为掩膜，沿接触孔开口采用等离子体刻蚀工艺刻蚀绝缘介质层至一定深度，所述深度为形成目标接触孔深度的三分之一至四分之三；判断硬掩膜层表面积累的带电离子类型，在反应腔中通入与所述带电离子类型相反的等离子体，至中和所述带电离子；以硬掩膜层为掩膜，继续刻蚀绝缘介质层至露出半导体衬底，形成目标接触孔。所述方法可形成开口宽度均匀的接触孔。
文档编号H01L21/768GK102054745SQ20091019806
公开日2011年5月11日 申请日期2009年10月30日 优先权日2009年10月30日
发明者罗飞, 邹立 申请人:中芯国际集成电路制造(上海)有限公司