专利名称：具有双超浅隔离结构的多点式硅晶体管的制作方法
技术领域：
本发明涉及一种晶体管，特别涉及一种具有双超浅隔离结构的多点式硅晶体管。
背景技术：
—般金属氧化物半导体(M0S)器件由于低耗电以及高积集度的特性，使其已经被 广泛地应用于集成电路(IC)的设计以及制作上，然而MOS器件与双极型晶体管(BJT)器件 相比较，其在耐压、操作速度、电流驱动力方面均比BJT器件逊色。故而在一些讲求高速度、 高耐压、大电流驱动以及模拟电路的IC应用场合，仍大都配合采用BJT器件，例如功率晶体 管IC，电力电子开关IC器件等。 图1与图2分别为现有技术的多点式NPN型BJT器件的结构剖视图与结构俯视图， 所述多点式BJT器件是制作在硅基板10上，其周围形成有一 P型阱区12、一第一、第二浅 沟槽(STI)结构14U6。所述多点式BJT器件主要包含第一、第二晶体管单元18、20，第一 晶体管单元18包含一作为集电极的第一 N型掺杂区181、一作为基极连接导线的第一 P型 掺杂区182与一作为基极的第一 P型轻掺杂区183，所述第一 P型轻掺杂区183位于第一 N 型掺杂区181与第一P型掺杂区182之间，另在第一P型轻掺杂区183的表面设有一重掺 杂的第一多晶硅层184，以作为发射极。同样地，第二晶体管单元20包含一第二N型掺杂区 201、一第二 P型掺杂区202与一第二 P型轻掺杂区203，所述第二 P型轻掺杂区203位于第 二 N型掺杂区201与第二 P型掺杂区202之间，另在第二 P型轻掺杂区203的表面则设有一 重掺杂的第二多晶硅层204。以第一晶体管单元18为例，因为载流子的流动方式会影响整 个器件的电性能，所以在前述这种现有晶体管单元结构中，当载流子从第一 P型掺杂区182 运动至基极中时，由于第一 P型掺杂区182与第一 P型轻掺杂区183的邻接面过大，导致基 极电阻过大，进而使整个器件的电流驱动能力无法进一步提升。另外对第一N型掺杂区181 与第一P型轻掺杂区183的界面而言，由于此处的电流较大，所以此处的击穿电压较低，易 产生雪崩效应。 因此，针对上述困扰，本发明提出一种具有双超浅隔离结构的多点式硅晶体管，以 有效克服现有技术所产生的问题。
发明内容
本发明的主要目的，在于提供一种具有双超浅隔离结构的多点式硅晶体管，其由
至少二晶体管所组成，且在每一晶体管单元的基极两侧分别增设一超浅沟槽结构，如此不
但可使基极与集电极之间的击穿电压提高，又能使与基极连接的基极连接导线的内阻变
小，以提高整个器件的电流驱动力，同时减少功率消耗，进而增加器件的使用寿命。 为达上述目的，本发明提供一种具有双超浅隔离结构的多点式硅晶体管，其包含
一硅基板，其周围形成有一第一型阱区、一第一、第二隔离结构，至少二晶体管单元水平设
于硅层中，且每一晶体管单元彼此邻接，同时相邻晶体管单元互相对称设置，每一晶体管单
元包含有一作为集电极的第二型掺杂区、一第一型掺杂区、一第一、第二超浅沟槽结构与一作为基极的第一型轻掺杂区，其中第一、第二型掺杂区彼此邻接，第一、第二超浅沟槽结构 分别与第二、第一型掺杂区邻接，且第一型轻掺杂区位于第一、第二超浅沟槽结构之间，并 与第一、第二型掺杂区邻接，另在此硅基板表面还设有一第二型射极结构，此结构位于第一 型轻掺杂区上面。 为进一步说明对本发明的结构特征及所达成的功效，谨佐以较佳实施例图及配合 的详细说明，说明如后。
图1为现有技术的多点式硅晶体管结构剖视图。
图2为现有技术的多点式硅晶体管结构俯视图。
图3为本发明的第一实施例的结构剖视图。
图4为本发明的第一实施例的结构俯视图。
图5A至图5E为本发明制作第一实施例的各步骤结构剖视图。
图6为本发明的第二实施例的结构剖视图。
图7为本发明的第二实施例的结构俯视图。
图8为本发明的第三实施例的结构剖视图。
图9为本发明的第三实施例的结构俯视图。
图10为本发明的第四实施例的结构剖视图。
图11为本发明的第四实施例的结构俯视图。
主要器件符号说明10硅基板12P型阱区14第一浅沟槽结构16第二浅沟槽结构18第一晶体管单元181第一N型掺杂区182第一 P型掺杂区183第一 P型轻掺杂区184第一多晶硅层20第二晶体管单元201第二N型掺杂区202第二 P型掺杂区203第二 P型轻掺杂区204第二多晶硅层22硅基板24P型阱区26第一浅沟槽结构28第二浅沟槽结构30第一晶体管单元301第一N型掺杂区302第一 P型掺杂区303第一 P型轻掺杂区304第一超浅沟槽结构305第二超浅沟槽结构306第一N型射极结构307第一轻掺杂深阱区308第一重掺杂浅阱区309第二重掺杂浅阱区32第二晶体管单元321第二N型掺杂区322第二 P型掺杂区323第二 P型轻掺杂区324第三超浅沟槽结构
325第四超浅沟槽结构 327第二轻掺杂深阱区 329第四重掺杂浅阱区 34第三晶体管单元
326第二N型射极结构 328第三重掺杂浅阱区
341第三N型掺杂区
342第三P型掺杂区 343第三P型轻掺杂区 344第五超浅沟槽结构 345第六超浅沟槽结构 346第三N型射极结构 347第三轻掺杂深阱区 348第五重掺杂浅阱区 349第六重掺杂浅阱区
具体实施例方式
本发明的多点式硅晶体管主要包含至少二水平设于硅层中的晶体管单元，且每一 晶体管单元彼此邻接，相邻晶体管单元互相对称设置。以下先以二晶体管单元为例，介绍本 发明的实施态样。 由于多点式硅晶体管可分为NPN晶体管或PNP晶体管，但不管是哪种晶体管，其构 造均相同，仅材质有N型或P型二种差异，以下先介绍NPN晶体管，以其作为本发明的第一 实施例，具体请参阅图3及图4。 本发明的多点式硅晶体管包含一硅基板22，其周围形成有一方形的P型阱区24与 一方形的第一、第二浅沟槽(STI)结构26、28，第一、第二浅沟槽结构26、28分别位于P型阱 区24的内围与外围。 第一晶体管单元30包含了一作为集电极的第一 N型掺杂区301、一作为基极连接 导线的第一 P型掺杂区302、一作为基极且掺杂浓度较第一 P型掺杂区302低的第一 P型轻 掺杂区303、一第一、第二超浅沟槽结构304、305，两者均位于硅基板22中，除此之外，第一 P型轻掺杂区303介于第一、第二超浅沟槽结构304、305之间，第一P型轻掺杂区303与第
一 N型掺杂区301、第一 P型掺杂区302、第一、第二超浅沟槽结构304、305邻接，第一 N型、 P型掺杂区301 、302分别与第一、第二超浅沟槽结构304、305邻接，第一 N型掺杂区301邻 接于第一 P型掺杂区302的侧壁与底部。 另外在硅基板24表面还设有一第一 N型射极结构306，其为重掺杂多晶硅射极结 构，且其位于第一P型轻掺杂区303上面，并覆盖部分的第一、第二超浅沟槽结构304、305。
第二晶体管单元32包含了一作为集电极的第二 N型掺杂区321、一作为基极连接 导线的第二 P型掺杂区322、一作为基极且掺杂浓度较第二 P型掺杂区322低的第二 P型 轻掺杂区323、一第三、第四超浅沟槽结构324、325，其均位于硅基板22中，除此之外，第二 P型轻掺杂区323介于第三、第四超浅沟槽结构324、325之间，第二 P型轻掺杂区323与第
二 N型掺杂区321、第二 P型掺杂区322、第三、第四超浅沟槽结构324、325邻接，第二 N型、 P型掺杂区321、322分别与第三、第四超浅沟槽结构324、325邻接，第二 P型掺杂区322的 侧壁与底部与第二 N型掺杂区321邻接。另外，第二 P型掺杂区322与第一 P型掺杂区302 邻接，且第二 P型掺杂区322与第一 P型掺杂区302为具有同一掺杂浓度的P型掺杂区，第 二 N型掺杂区321与第一 N型掺杂区301邻接，且第二 N型掺杂区321与第一 N型掺杂区 301为具有同一掺杂浓度的N型掺杂区。
另外在硅基板22表面还设有一第二 N型射极结构326，其为重掺杂的多晶硅射极结构，且其位于第二P型轻掺杂区323的上面，并覆盖部分的第三、第四超浅沟槽结构324、325。 在器件尺寸设计上，第一、第二浅沟槽结构26、28的宽度a为0. 5微米；第一、第二、第三、第四超浅沟槽结构304、305、324、325的宽度b各为0. 3微米；第一、第二 P型轻掺杂区303、323的宽度c各为0. 32微米；介于第一超浅沟槽结构304与第二浅沟槽结构28间的第一 N型掺杂区301的宽度d为0. 3微米；介于第三超浅沟槽结构324与第二浅沟槽结构28间的第二 N型掺杂区321的宽度e为0. 3微米；介于第二、第四超浅沟槽结构305、325间的第一、第二 P型掺杂区302、322的总宽度f为0. 3微米；第一、第二 P型掺杂区302、322分别与第一、第二 P型轻掺杂区303、323重叠的宽度g为0. 1微米；第一、第二 N型射极结构306、326的宽度h各为0. 62微米。 由于重叠的宽度g为0. 1微米，也就是说，对于第一晶体管单元30，在第一 P型掺杂区302与基极之间多增设了第二超浅沟槽结构305可大幅减少第一 P型掺杂区302与基极的邻接面的面积，如此便可使作为基极连接导线的第一P型掺杂区302的内阻值变小，以提高第一晶体管单元30的电流驱动能力。此外，在第一N型掺杂区301与基极之间多增设了第一超浅沟槽结构304可使基极与集电极之间的击穿电压提高，以降低第一晶体管单元30产生雪崩的机率。如同上述理由，对于第二晶体管单元32也有同样的现象发生，因此第二晶体管单元32的电流驱动能力也会提高，且第二晶体管单元32产生雪崩的机率也会降低。综合第一、第二晶体管单元30、32所产生的功效，使得整个多点式硅晶体管的功率消耗大幅减少，并进而增加器件的使用寿命。 至此多点式NPN晶体管的结构介绍完毕，而多点式PNP晶体管的结构，仅需要将上述的第一、第二 N型掺杂区301、321以P型掺杂区代替，第一、第二 P型掺杂区302、322以N型掺杂区代替，第一、第二 P型轻掺杂区303、323以N型轻掺杂区代替，第一、第二 N型射极结构306、326以P型射极结构代替即可。同样地，对于下面所述的任一 NPN晶体管实施例，其对应的PNP晶体管结构可利用此种代替方式来表示。 以下继续介绍上述第一实施例的多点式NPN晶体管的制作方法，请参阅图5A至图5E，首先如图5A所示，提供一硅基板22，其周围形成有一方形的P型阱区24、一方形的第一、第二浅沟槽结构26、28，第一、第二浅沟槽结构26、28分别位于P型阱区24的外围与内围。接着如图5B所示，在硅基板22中形成一第一、第二、第三、第四超浅沟槽结构304、305、324、325。之后如图5C所示，在硅基板22中形成一具平均掺杂浓度的N型掺杂区，其左半部分及右半部分分别定义为第一 N型掺杂区301与第二 N型掺杂区321，第一 N型掺杂区301与第一超浅沟槽结构304邻接，第二 N型掺杂区321与第三超浅沟槽结构324邻接。且在介于第一、第二超浅沟槽结构304、305之间的硅基板22中形成一第一P型轻掺杂区303，以与第一 N型掺杂区301、第一、第二超浅沟槽结构304、305邻接，在介于第三、第四超浅沟槽结构324、325之间的硅基板22中形成一第二 P型轻掺杂区323，以与第二 N型掺杂区321、第三、第四超浅沟槽结构324、325邻接。再接着如图5D所示，在硅基板22中形成一具平均掺杂浓度的P型掺杂区，其左半部分定义为第一 P型掺杂区302，右半部分则定义为第二 P型掺杂区322，所述第一 P型掺杂区302与第一 N型掺杂区301 、第一 P型轻掺杂区303、第二超浅沟槽结构305邻接，另外第二 P型掺杂区322与第二 N型掺杂区321、第二 P型轻掺杂区323、第四超浅沟槽结构325邻接。最后如图5E所示，分别在第一、第二 P型轻掺杂区
303、 323的表面形成一第一、第二 N型射极结构306、326，且第一射极结构306覆盖部分的 第一、第二超浅沟槽结构304、305，第二射极结构326覆盖部分的第三、第四超浅沟槽结构 324、325。 至此多点式NPN晶体管的制作方法介绍完毕，若要参阅多点式PNP晶体管的制作 方法，仅需要将上述第一、第二 N型掺杂区301、321以P型掺杂区代替，第一、第二 P型掺杂 区302、322以N型掺杂区代替，第一、第二 P型轻掺杂区303、323以N型轻掺杂区代替，第 一、第二N型射极结构306、326以P型射极结构代替即可。同样地，对于下面所述任一NPN 晶体管的制作方法，其对应的PNP晶体管的制作方法可利用此种代替方式来表示。
为了分别使第一、第二N型掺杂区301、321与第一、第二 P型掺杂区302、322的内 阻值降得更低，以下介绍本发明的第二实施例的多点式NPN晶体管，请参阅图6及图7。
第二实施例与第一实施例差异仅在于对于第一晶体管单元30多增设了一第一轻 掺杂深阱区307、一第一、第二重掺杂浅阱区308、309，对于第二晶体管单元32多增设了一 第二轻掺杂深阱区327、一第三、第四重掺杂浅阱区328、329。第一轻掺杂深阱区307与第 一 N型掺杂区301同型，并位于第一 N型掺杂区301中，且与第一超浅沟槽结构304、第二浅 沟槽结构28邻接，第一重掺杂浅阱区308与第一 N型掺杂区301同型，并位于第一超浅沟 槽结构304与第二浅沟槽结构28之间的第一轻掺杂深阱区307中，且与第一超浅沟槽结构
304、 第二浅沟槽结构28邻接，另外第二重掺杂浅阱区309与第一 P型掺杂区302同型，并 位于第二超浅沟槽结构305与第二浅沟槽结构28之间的第一 P型掺杂区302中，且与第二 超浅沟槽结构305、第二浅沟槽结构28邻接。 第二轻掺杂深阱区327与第二 N型掺杂区321同型，并位于第二 N型掺杂区321 中，且与第三超浅沟槽结构324、第二浅沟槽结构28邻接，第三重掺杂浅阱区328与第二N 型掺杂区321同型，并位于第三超浅沟槽结构324与第二浅沟槽结构28之间的第二轻掺杂 深阱区327中，且与第三超浅沟槽结构324、第二浅沟槽结构28邻接，另外第四重掺杂浅阱 区329与第二 P型掺杂区322同型，并位于第四超浅沟槽结构325与第二浅沟槽结构28之 间的第二P型掺杂区322中，且与第四超浅沟槽结构325、第二浅沟槽结构28邻接。除此之 外，第四重掺杂浅阱区329还与第二重掺杂浅阱区309邻接，且同为具同一掺杂浓度的P型 掺杂区。 另外，在器件尺寸设计上的差异仅在于，第一重掺杂浅阱区308的宽度d为0. 3微 米；第三重掺杂浅阱区328的宽度e为0. 3微米；第二、第四重掺杂浅阱区309、329的总宽 度f为0.3微米。 也就是说，对第一晶体管单元30而言，在第一 N型掺杂区301中多增设了第一轻 掺杂深阱区307与第一重掺杂浅阱区308，在第一 P型掺杂区302中多增设了第二重掺杂浅 阱区309，对第二晶体管单元32而言，在第二N型掺杂区321中多增设了第二轻掺杂深阱区 327与第三重掺杂浅阱区328，在第二 P型掺杂区322中多增设了第四重掺杂浅阱区329，这 种改变可使第一、第二N型掺杂区301、321与第一、第二P型掺杂区302、322的内阻值降得 更低，使器件的电流驱动能力更大。 此第二实施例可仅缺少第一、第二轻掺杂深阱区307、327与第一、第三重掺杂浅 阱区308、328，或仅缺少第二、第四重掺杂浅阱区309、329，亦可使第一、第二 N型掺杂区301 、321或第一、第二 P型掺杂区302、322的内阻值降低。 本发明的第二实施例的制作方法与第一实施例类似，以下仍以图5A至图5E为例，叙述差异所在。在图5C的步骤结束后，分别先在第一、第二N型掺杂区301、321中形成一第一、第二轻掺杂深阱区307、327。接着在介于第一超浅沟槽结构304与第二浅沟槽结构28之间的第一轻掺杂深阱区307中形成第一重掺杂浅阱区308，同时，在介于第三超浅沟槽结构324与第二浅沟槽结构28之间的第二轻掺杂深阱区327中形成第三重掺杂浅阱区328。之后再进行图5D的步骤。 当图5D的步骤完成之后，则在介于第二、第四超浅沟槽结构305、325的第一、第二P型掺杂区302、322形成一具平均掺杂浓度的P型重掺杂浅阱区，其左半部分定义为第二重掺杂浅阱区309，右半部分定义为第四重掺杂浅阱区329。之后再进行图5E的步骤。
当所述晶体管的第二实施例仅缺少第一、第二轻掺杂深阱区307、327与第一、第三重掺杂浅阱区308、328时，仅需要在上述制作方法中省略形成第一、第二轻掺杂深阱区307、327与第一、第三重掺杂浅阱区308、328的步骤。当所述第二实施例仅缺少第二、第四重掺杂浅阱区309、329时，仅需要在上述制作方法中省略形成第二、第四重掺杂浅阱区309、329的步骤即可。 上面本发明以二个晶体管单元为例，以下以三个晶体管单元为例。介绍本发明的第三实施例的多点式NPN晶体管，请参阅图8及图9。 第三实施例与第一实施例结构上主要的差异在于在第二晶体管32与第二浅沟槽结构28之间的硅基板22中多增设了一第三晶体管单元34。第三晶体管单元34包含一作为集电极的第三N型掺杂区341、一作为基极连接导线的第三P型掺杂区342、一作为基极且掺杂浓度较第三P型掺杂区342低的第三P型轻掺杂区343、一第五、第六超浅沟槽结构344、345，其均位于硅基板22中，除此之外，第三P型轻掺杂区343介于第五、第六超浅沟槽结构344、345之间，第三P型轻掺杂区343与第三N型掺杂区341、第三P型掺杂区342、第五、第六超浅沟槽结构344、345邻接，第三N型、P型掺杂区341、342分别与第五、第六超浅沟槽结构344、345邻接，第三N型掺杂区341不但邻接于第三P型掺杂区342的侧壁与底部，更与第二 N型掺杂区321邻接，且第三N型掺杂区341与第二 N型掺杂区321为具同一掺杂浓度的N型掺杂区。 在硅基板22表面还设有一第三N型射极结构346，其为重掺杂的多晶硅射极结构，且其位于第三P型轻掺杂区343的上面，并覆盖部分的第五、第六超浅沟槽结构344、345。
另外，在器件尺寸设计上的差异仅在于，第五、第六超浅沟槽结构344、345的宽度b各为0. 3微米；第三P型轻掺杂区343的宽度c为0. 3微米；第三P型掺杂区342与第三P型轻掺杂区343的重叠宽度g为0. 1微米；第三射极结构346的宽度h为0. 62微米；介于第三、第五超浅沟槽结构324、344间的第二、第三N型掺杂区321、341的总宽度f为0. 3微米；介于第六超浅沟槽结构345与第二浅沟槽结构28间的第三P型掺杂区342的宽度i为0.3微米。 对于第三实施例的制作方法与第一实施例类似，由上述可知，每一晶体管单元均包含一 N型、P型掺杂区、二超浅沟槽结构、一 P型轻掺杂区、一 N型射极结构，因此，第三实施例在制作时，第三晶体管单元34的各部分结构分别与第一实施例中的第二晶体管单元32的相同的各部分结构于同一步骤中形成。
继续介绍本发明的第四实施例的多点式NPN晶体管，请参阅图10及图11。
第四实施例与第二实施例结构上主要的差异在于在第二晶体管32与第二浅沟槽 结构28间的硅基板22中多增设了一第三晶体管单元34。第三晶体管单元34包含一作为集 电极的第三N型掺杂区341、一作为基极连接导线的第三P型掺杂区342、一作为基极且掺 杂浓度较第三P型掺杂区342低的第三P型轻掺杂区343、一第五、第六超浅沟槽结构344、 345，其均位于硅基板22中。 还有，第三P型轻掺杂区343介于第五、第六超浅沟槽结构344、345之间，第三P 型轻掺杂区343与第三N型掺杂区341、第三P型掺杂区342、第五、第六超浅沟槽结构344、 345邻接，第三N型、P型掺杂区341、342分别与第五、第六超浅沟槽结构344、345邻接，第 三N型掺杂区341邻接于第三P型掺杂区342的侧壁与底部。 另外， 一与第三N型掺杂区341同型的第三轻掺杂深阱区347位于第三N型掺杂 区341中，且与第二轻掺杂深阱区327、第五超浅沟槽结构344邻接，第二、第三轻掺杂深阱 区327、347为具同一掺杂浓度的掺杂区；一与第三N型掺杂区341同型的第五重掺杂浅阱 区348位于第三重掺杂浅阱区328与第五超浅沟槽结构344之间的第三轻掺杂深阱区347 中，且与第三重掺杂浅阱区328、第五超浅沟槽结构344邻接，第三、第五轻掺杂深阱区328、 348为具同一掺杂浓度的掺杂区；一与第三N型掺杂区342同型的第六重掺杂浅阱区349位 于第二浅沟槽结构28与第六超浅沟槽结构345之间的第三N型掺杂区342中，且与第二浅 沟槽结构28、第六超浅沟槽结构345邻接。 在硅基板22表面更设有一第三N型射极结构346，其为重掺杂的多晶硅射极结构， 且其位于第三P型轻掺杂区343的上面，并覆盖部分的第五、第六超浅沟槽结构344、345。
在器件尺寸设计上的差异仅在于，第五、第六超浅沟槽结构344、345的宽度b各为 0. 3微米；第三P型轻掺杂区343的宽度c为0. 3微米；第三P型掺杂区342与第三P型轻 掺杂区343的重叠宽度g为0. 1微米；第三射极结构346的宽度h为0. 62微米；介于第三、 第五超浅沟槽结构324、344之间的第三、第五重掺杂浅阱区328、348的总宽度f为0. 3微 米；介于第六超浅沟槽结构345与第二浅沟槽结构28之间的第六重掺杂浅阱区349的宽度 i为0. 3微米。 对于第四实施例的制作方法与第二实施例类似，由上述可知，每一晶体管单元皆
包含一 N型、P型掺杂区、二超浅沟槽结构、一 P型轻掺杂区、一 N型射极结构、一轻掺杂深
阱区、二重掺杂浅阱区，因此，第四实施例在制作时，第三晶体管单元34的各部分结构分别
与第二实施例中第二晶体管单元32的相同的各部分结构于同一步骤中形成。 综上所述，本发明在每一晶体管单元中的基极两侧分别增设一超浅沟槽结构，如
此不但可使基极与集电极间的击穿电压提高，又能使与基极连接的基极连接导线的内阻变
小，以提高整个器件的电流驱动能力，同时减少功率消耗，进而增加器件的使用寿命。 以上所述者，仅为本发明较佳实施例而已，并非用来限定本发明实施的范围，故举
凡依本发明权利要求书所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于
本发明的保护范围内。
权利要求
一种具有双超浅隔离结构的多点式硅晶体管，其特征在于包含一硅基板，其周围形成有一第一型阱区、一第一、第二隔离结构，且所述第一、第二隔离结构分别位于所述第一型阱区的外围与内围；以及至少二晶体管单元，其水平设于所述硅基板中，且每一晶体管单元彼此邻接，同时，相邻两晶体管单元互相对称设置，每一晶体管单元都包含一第二型掺杂区，其位于所述硅基板中，以作为集电极；一第一型掺杂区，其位于所述硅基板中，且与所述第二型掺杂区邻接；一第一超浅隔离结构，其位于所述硅基板中，并与所述第二型掺杂区邻接；一第二超浅隔离结构，其位于所述硅基板中，并与所述第一型掺杂区邻接；一第一型轻掺杂区，其位于所述第一、第二超浅隔离结构之间，且与所述第一、第二型掺杂区邻接，以作为基极；以及一第二型射极结构，其位于所述硅基板表面，且处于所述第一型轻掺杂区上。
2. 如权利要求1所述的具有双超浅隔离结构的多点式硅晶体管，其特征在于每一晶体 管单元还包含一轻掺杂深阱区，其与所述第二型掺杂区同型，并位于所述第二型掺杂区中；以及 一重掺杂浅阱区，其与所述第二型掺杂区同型，并位于所述轻掺杂深阱区中。
3. 如权利要求1所述的具有双超浅隔离结构的多点式硅晶体管，其特征在于每一晶 体管单元还包含一重掺杂浅阱区，其与所述第一型掺杂区同型，并位于所述第一型掺杂区 中。
4. 如权利要求1所述的具有双超浅隔离结构的多点式硅晶体管，其特征在于所述第 二型掺杂区、所述第二型射极结构分别为P型掺杂区、P型射极结构，则所述第一型阱区、所 述第一型掺杂区、所述第一型轻掺杂区分别为N型阱区、N型掺杂区、N型轻掺杂区。
5. 如权利要求1所述的具有双超浅隔离结构的多点式硅晶体管，其特征在于所述第 二型掺杂区、所述第二型射极结构分别为N型掺杂区、N型射极结构，则所述第一型阱区、所 述第一型掺杂区、所述第一型轻掺杂区分别为P型阱区、P型掺杂区、P型轻掺杂区。
6. 如权利要求1所述的具有双超浅隔离结构的多点式硅晶体管，其特征在于所述第 一型掺杂区的掺杂浓度高于所述第一型轻掺杂区的掺杂浓度。
7. 如权利要求1所述的具有双超浅隔离结构的多点式硅晶体管，其特征在于所述第 二型射极结构为重掺杂多晶硅射极结构。
8. 如权利要求1所述的具有双超浅隔离结构的多点式硅晶体管，其特征在于所述第 一、第二超浅隔离结构为超浅沟槽结构。
9. 如权利要求1所述的具有双超浅隔离结构多点式的硅晶体管，其特征在于所述第 一、第二隔离结构为浅沟槽结构。
10. 权利要求1所述的具有双超浅隔离结构的多点式硅晶体管，其特征在于所述第 一、第二隔离结构都为方形隔离结构，所述第一型阱区为方形阱区，且所述第一、第二隔离 结构与所述第一型阱区均位于所述硅基板周围。
全文摘要
本发明揭露了一种具有双超浅隔离结构的多点式硅晶体管，其包含至少邻接的二晶体管单元，所述各晶体管单元水平设于硅基板中，且相邻晶体管单元互相对称设置，每一晶体管单元包含一第一、第二超浅沟道结构、一第一、第二型掺杂区，一介于所述第一、第二超浅沟槽结构之间的第二型轻掺杂区。第一、第二型掺杂区不但分别与第一、第二超浅沟槽结构邻接，并与第二型轻掺杂区邻接，另外在第二型轻掺杂区的表面形成一第一型射极结构。本发明能使与基极连接的基极连接导线的内阻变小，以减少整个器件的功率消耗。
文档编号H01L21/762GK101697350SQ200910198058
公开日2010年4月21日 申请日期2009年10月30日 优先权日2009年10月30日
发明者彭树根, 高明辉 申请人:上海宏力半导体制造有限公司;