专利名称：具有高电阻率性质的低成本基材及其制造方法
技术领域：
本发明涉及构造为使得在其顶层中制造的装置与在标准的高电阻率基材中制造 的相同装置具有类似性质的基材，并涉及所述基材的制造方法。
背景技术：
在文献US 2006/0166451和US 2007/0032040中公开了已知的具有高电阻率的基
材“HR”基材的实例。所述已知的基材通常包括在其中或在其上将形成高频装置的顶 层、在所述顶层之下的绝缘层以及高电阻率的支持体。在一些情况中，在绝缘层和支持 体之间还可以插入其它层，以进一步改善所述基材的高电阻率性质。尽管已知的HR基材因为减少了支持体中的信号损耗或因减少串扰所致改善了 信噪比而适合于具有改善的性能的装置，但这些基材仍存在主要的缺陷它们的成本较 高。这部分是因为以下事实已知的HR基材导入了高电阻率的支持体，而高电阻率的 支持体相比于传统的非HR支持体的价格成本较高。当将基材用于制造待整合在诸如消 费类产品电信市场等价格敏感性产品中时尤其关注高成本。HR支持体的制造需要额外的步骤，因而其成本往往较高。在单晶硅的情况中， 这类额外的步骤通常涉及多步和长时间的退火以使支持体中存在的残余氧沉淀。这些额 外的步骤例如也包括在绝缘层和支持体之间形成其它层，或移除支持体的表面层以进一 步提高或保留基材的高电阻率，等等。
发明内容
本发明提供了高电阻率的基材“HR”基材，S卩，构造为使得在其顶层中制造的 装置与在标准的高电阻率基材中制造的相同装置具有类似性质的基材，所述基材能够比 已知的HR基材更容易的制造且具有更低的成本。本发明的HR基材已应用于微电子装 置、光电子装置、光电装置、微型机电装置，特别是应用于在通常高于lOOMhz的高频下 运行的装置，如可见于电信或无线电探测应用中的射频装置。一般而言，本发明用包括顶层和支持体的低成本HR基材替代了已知的高成本 HR基材。代替依赖于支持体的高电阻率来提供最终基材的高电阻率的是，本发明通过 具有由低成本、高电阻率的半导体材料制成的表面层的支持体来提供最终基材的高电阻 率。因此，所述支持体可具有标准电阻率，以及可选的较低的品质，从而可以具有低成 本。本发明也提供用于制造HR基材的低成本方法。更具体而言，本发明提供具有高电阻率性质的基材，所述基材包括具有标准电 阻率的支持体、在所述支持体基材上的高电阻率的半导体层、在所述高电阻率层上的绝 缘层和在所述绝缘层上的顶层。高电阻率的半导体层可具有大于lOOOOhm/cm的电阻 率。可选的是，所提供的基材还包括布置在所述支持体和所述半导体层之间的扩散阻挡层。本发明还提供了具有高电阻率性质的基材的制造方法。所述方法包括提供显现标准电阻率的支持体、在所述支持体基材上形成高电阻率的半导体层以形成第一中间结 构体、在所述第一中间结构体上设置绝缘层、组装所述中间结构体与施主基材以形成第 二中间结构体、以及最后减小所述第二中间结构体的施主基材的厚度以形成基材。可选 的是，本发明的方法还包括在形成高电阻率的半导体层的步骤之前在所述支持体上设置 扩散阻挡层。
本发明的其它特征和优点将由下列参考附图的具体描述而更加清楚，其描述了 示例性的而非限制性的本发明的实施方式，图中图1图示了本发明的基材的实施方式；图2图示了本发明的基材的另一个实施方式；图3a 3e图示了基材的制造方法的实施方式；和图4a 4f图示了基材的制造方法的另一个实施方式。
具体实施例方式本文描述的优选实施方式和具体实例应当视为本发明的范围的实例，而非限制 本发明。本发明的范围应当根据权利要求确定。图1图示了本发明的基材1的实施方式，所述基材构造为使得在其顶层中制造的 装置与在标准的高电阻率基材中制造的相同装置具有类似的性质。本发明的这些基材在 此也简称为“HR基材”。取决于其最终应用，基材1的直径可以为，例如，300mm、 200mm或其它的直径。基材1包括顶层5，在该层中或该层上将最终形成装置。在一些情况中，例如 已知的CMOS装置等装置可以根据已知技术直接形成在顶层5上和该层中。在其它情况 中，例如，氮化镓HEMT装置，在顶层5上设置其它层(图1中未示出)。顶层可包含根 据装置的应用而选择的各种材料，例如，单晶硅、碳化硅、氮化镓等。顶层5的厚度也 可以根据装置的应用、需要和制造能力选择，不过通常在约lOnm 约1微米之间变化。 注意，顶层5的厚度不影响基材1的HR性质。HR基材1也包括其上布置有顶层5的绝缘层4。绝缘层4 一般包含二氧化硅， 因为这种材料易于通过沉积或通过硅基材的氧化而形成。绝缘层也可以包含氮化硅、高 k电介质材料、低k电介质材料或这些材料的组合层。绝缘层的厚度可以从几个nm至 10nm，至lOOnm，直到200nm，或其它的厚度。HR基材1也包括支持体2，与现有技术中已知的支持体相反的是该支持体具有 标准电阻率。标准电阻率的支持体是未被设计为提供HR性质的支持体，因此其具有的电 阻率对于特定类型的支持体和掺杂水平而言是标准的或正常的。例如，标准的或正常的 电阻率为约80hm_cm 约300hm_cm。该标准电阻率支持体的成本低于HR支持体的成 本，进而可选择成具有经济的结晶性或其它特征。例如，支持体可包括石英、多晶硅、 多晶碳化硅、多晶氮化铝等。也可以是已经在前面的制造步骤中使用的再生硅晶片。HR基材1也包括高电阻率的半导体层3，该层布置在支持体基材之上但位于绝 缘层4之下。由于基材1的高电阻率主要来自半导体层3的高电阻率，因此优选的是
5HR半导体层具有足够的电阻率和足够的厚度以使基材1的电阻率适合于它的预期应用。 在优选的实施方式中，HR半导体层3的电阻率大于约1030hm-cm，或更优选大于约 1040hm-cm,其厚度为约 20nm 5000nm。HR半导体层3优选包含因缺乏掺杂(或缺乏有目的的掺杂)而具有高电阻率的 非晶态硅，例如，具有的p型或n型掺杂物的浓度优选为小于约5X1012/Cm3。可选的是， 通过以例如1013/cm3 1015/cm3的密度掺杂氮物种(nitrogen species)可以提高该层的电阻 率。非晶态硅层是优选的，因为它们可以以低成本设置在许多类型的支持体上。HR半 导体层3也可以包含多晶硅，或不太优选的包含单晶硅。图2图示了本发明的HR基材11的另一个实施方式，其包括几个与之前实施方 式的对应元件类似的元件。类似的元件包括具有标准或正常电阻率的支持体2、布置 在所述支持体基材上并优选具有大于1030hm-cm的电阻率的高电阻率半导体层3、布置 在高电阻率层2上的绝缘层4和布置在所述绝缘层上的顶层5。此前对这些元件的描述这 里不再重复。与之前的实施方式不同，HR基材11也包括位于支持体2之上但位于高电阻率半 导体层3之下的扩散阻挡层6。扩散阻挡避免或限制污染物或掺杂物从支持体扩散进入HR半导体层中，否则有 可能会降低该半导体层的高电阻率。当支持体2可能含有该掺杂物或污染物时这样的扩 散阻挡是特别有利的。扩散阻挡层6可包括二氧化硅、氮化硅、这些材料的组合或其它 材料的单层或多层，并可以具有至少20nm的厚度。在优选的实施方式中，扩散阻挡层6 包含富含氮化物的氮化硅(nitride rich silicon nitride)，例如SixNY，其比Si3N4等化学计量 的氮化硅导入了更多的氮原子。富含氮化物的氮化硅例如通过可由等离子体辅助的化学 气相沉积形成，已知其同时是扩散阻挡和高电阻率的电介质。应当理解，通过绝缘层4可类似地限制或防止掺杂物和污染物从顶层5扩散到高 电阻率的半导体层3中，通过选择用于该层的合适材料甚至还可进一步减少这种扩散。 例如，绝缘层4可包括富含氮化物的氮化硅层，其可用作有效的扩散阻挡层。该优选实施方式的扩散阻挡层6的优点不仅在于简单地用于有效防止掺杂物或 污染物扩散到高电阻率的半导体层3中。该扩散阻挡层也是对基材的高电阻率有帮助的 高电阻率的电介质，并且能够形成能够移动到高电阻率的半导体层3中的N物种的来源而 且进一步提高其电阻率。图3a 3e图示了本发明的基材1的制造方法的实施方式。图3a图示了具有标准电阻率的初始支持体2，其可以包括例如电阻率为约 80hm-cm 约300hm_cm的单晶硅晶片。图3b图示了下一步骤，该步骤通过在支持体2上放置和/或形成高电阻率的半 导体层3而形成第一中间结构体7。例如，通过利用化学气相沉积或物理气相沉积在支持 体2上沉积无掺杂的非晶态或多晶硅层可以形成HR半导体层3。图3c和3d图示了用于在第一中间结构体7上形成和/或放置绝缘层4的该下一 步骤的备选方案。图3c中描述的备选方案包括通过在第一中间结构体的HR半导体层3 上沉积绝缘材料，或通过氧化无掺杂的硅HR半导体层3 (该层应含有硅)来形成绝缘层 4。
图3d中所示的替代方案主要在施主基材8上或在施主基材8中首先形成绝缘层 4，然后在组装第一中间结构体7与施主基材8的过程中将绝缘层4放置在第一中间结构 体7上以形成图3e所示的第二中间结构体9。可选的是，施主基材8最初可包括表面绝缘层。图3e图示了将第一中间结构体7和施主基材8粘结以形成第二中间结构体9的 另一步骤。在图3c的备选方案中，第一中间结构体7已经具有表面绝缘层4;而在图3d 的备选方案中，施主基材8具有表面绝缘层4。施主基材8与第一中间结构体7的粘结可 以选择性地通过在组装步骤之前对中间结构体7和/或基材8和/或绝缘层4的曝露表面 抛光的另一步骤得以促进。在未图示的最后步骤中，通过已知的厚度减小技术，如研磨和内刻蚀技术、 SmartCut 技术(其执行离子注入和断裂)或其它技术来减小第二中间结构体9的施主基 材8的厚度，从而形成最终基材1。在组装和/或减小厚度的步骤中，有利的是施加热处理。尽管该处理可能会改 变高电阻率的半导体层3的性质，例如，初期沉积的非晶态层在热处理之后变成多晶层 3，不过预期该层的高电阻率大体上不会改变。图4a 4f图示了 HR基材11的制造方法的实施方式，如其所述该基材包括在支 持体2之上但位于HR半导体层3之下的扩散阻挡层6。本实施方式与先前的实施方式类 似，例如，材料的性质、材料的电阻率水平和组装前抛光的可选择性步骤。此前对这些 步骤的描述这里不再重复。图4a图示了具有标准电阻率的初始支持体2。图4b图示了下一步骤，该步骤中优选通过富含氮化物的氮化硅材料的化学气相 沉积(可选地由等离子体增强)在支持体2上形成和/或放置扩散阻挡层6。扩散阻挡层 6使得制造过程更为灵活。图4c图示了在扩散阻挡层6上形成和/或放置HR半导体层3的另一步骤。图4d和4e图示了在HR半导体层3上形成和/或放置绝缘层4的备选步骤。这 些步骤与图3c和3d中所示的步骤类似，对应的先前的描述这里不再重复。图4f图示了组装中间结构体与施主基材8以形成第二中间结构体9的另一步骤。在最后的步骤(未图示)中，通过已知的厚度减小技术减小第二中间结构体9的 施主基材8的厚度以形成最终基材11。可选的是，通过将氮物种导入HR半导体层3中可进一步提高该层的电阻率，该 导入过程通过例如，形成富含氮的扩散阻挡层6从而使氮物种在处理过程中移动到高电 阻率层3中进行，或通过经顶层5和绝缘层4注入例如氮离子等氮物种进行。氮物种的 优选浓度为1013/cm3 1015/cm3。
权利要求
1.用于制造于其中的装置的具有高电阻率(HR)性质的基材的制造方法，所述方法包括提供具有第一电阻率的支持体；在所述支持体上设置HR半导体层，所述HR层的厚度为20nm 5000nm，电阻率大 于所述支持体的第一电阻率；在所述HR半导体层上或在施主基材的表面设置厚度为IOnm 200nm的绝缘层；组装所述基材与所述施主基材；和减小所述施主基材部分的厚度。
2.如权利要求1所述的方法，其中所述支持体的电阻率为80hm_cm 300hm_cm的 标准电阻率，并且其中所述HR半导体层的电阻率为大于IO3Ohm-Cm 1040hm_cm。
3.如权利要求1所述的方法，其中设置所述HR半导体层还包括沉积无掺杂的硅层。
4.如权利要求1所述的方法，所述方法还包括将氮离子注入到所述HR半导体层中。
5.如权利要求1所述的方法，其中设置所述绝缘层还包括沉积所述绝缘层和对所述 HR半导体层或所述施主基材的表面进行氧化中的一个或多个。
6.如权利要求1所述的方法，其中在所述施主基材的表面设置所述绝缘层；并且其 中所述组装步骤还包括使所述基材与所述绝缘层在所述施主基材的表面接触。
7.如权利要求1所述的方法，所述方法还包括在设置所述HR半导体层的步骤之前在 所述支持体上设置厚度为大于20nm的扩散阻挡层。
8.如权利要求1所述的方法，所述方法还包括在半导体顶层中制造一个或多个电子装 置，所制造的装置在大于0.1GHz的频率下运行时具有的HR性质包括减少的信号损耗和 改善的信噪比中的一个或多个。
9.用于制造于其中的装置的具有高电阻率(HR)性质的基材，所述基材包括具有第一电阻率的支持体；布置在所述支持体上的HR半导体层，所述层具有的电阻率大于所述支持体的第一电 阻率；布置在所述HR半导体层上的绝缘层；和布置在所述绝缘层上的适于装置制造的半导体顶层。
10.如权利要求9所述的基材，其中所述支持体的电阻率为80hm_cm 300hm_cm 的标准电阻率，并且其中所述HR半导体层的电阻率为大于IO3Ohm-Cm 1040hm_cm。
11.如权利要求9所述的基材，其中所述基材包括石英、单晶硅、多晶硅、多晶碳化 硅或多晶氮化铝中的一种或多种。
12.如权利要求9所述的基材，其中所述HR半导体层包含无掺杂的非晶态硅或无掺 杂的多晶硅中的一种或多种。
13.如权利要求9所述的基材，其中所述HR半导体层还包含浓度为1013/Cm3 IO15/ cm3的氮物种。
14.如权利要求9所述的基材，其中所述HR半导体层的厚度为20nm 5000nm。
15.如权利要求9所述的基材，所述基材还包括布置在所述支持体与所述HR半导体 层之间的厚度大于20nm的扩散阻挡层。
16.如权利要求15所述的基材，其中所述扩散阻挡层包括含有二氧化硅、富含氮化物的氮化硅和氮化硅的一层或多层。
17.如权利要求9所述的基材，其中所述绝缘层的厚度为IOnm 200nm，并包含二 氧化硅、氮化硅、高k电介质材料、低k电介质材料或氧化硅中的一种或多种。
18.如权利要求9所述的基材，其中所述顶层包含单晶硅。
19.如权利要求9所述的基材，所述基材还包括在所述半导体顶层中制造的一个或多 个电子装置。
20.如权利要求9所述的基材，其中，当于所述基材中制造的装置在大于0.1GHz的频 率下运行时所述HR性质包括减少的信号损耗和改善的信噪比中的一个或多个。
全文摘要
在一个实施方式中，本发明提供的基材构造为使得在其顶层中制造的装置与在标准的高电阻率基材中制造的相同装置具有类似的性质。本发明的基材包括具有标准电阻率的支持体、布置在所述支持体基材上的具有优选为大于约1000Ohm-cm的高电阻率的半导体层、布置在所述高电阻率层上的绝缘层和布置在所述绝缘层上的顶层。本发明也提供制造所述基材的方法。
文档编号H01L21/20GK102017075SQ200980115135
公开日2011年4月13日 申请日期2009年5月21日 优先权日2008年6月30日
发明者卡洛斯·马祖拉, 比什-因·阮 申请人:硅绝缘体技术有限公司