专利名称：固态成像装置的制作方法
技术领域：
本发明涉及固态成像装置的元件布局，所述固态成像装置具有这样的像素，每 个像素包括积累由光电转换部产生的信号载流子的载流子保持部。
背景技术：
一种已知的固态成像装置配置具有二维布置的像素。在这种固态成像装置之 中，已知具有电子快门功能的配置以便同时在所有像素中开始和结束信号载流子的积 累。例如，在日本专利申请公开No.2006-246450(下面称为专利文献1)和日本专利申请 公开No.2006-049743 (下面称为专利文献2)中例举了这种配置。对于电子快门功能，与执行光电转换的光电转换部相分离地提供载流子保持 部，所述载流子保持部将经光电转换的载流子保持预定时间段。在专利文献1和专利文献2中讨论的配置中，对于通过像素中的元件布局优化半 导体基板中的电势结构，以及布置用于阻止光入射到载流子保持部的遮光部方面，没有 给予充分考虑。本发明旨在，例如，通过适合地布置构成像素的元件，优化具有像素的固态成 像装置中的半导体基板上的电势结构，其中每个像素包括载流子保持部。
发明内容
鉴于前面的问题，根据本发明的固态成像装置包括二维布置的多个像素，其中 每个像素包括光电转换部，用于产生信号载流子；能够保持信号载流子的载流子保持 部，所述载流子保持部具有能够积累信号载流子的第一导电类型的半导体区域以及布置 在所述半导体区域上方的控制电极，在所述半导体区域和所述控制电极之间夹有绝缘 膜；第一导电类型的浮置扩散区域；以及传输部，用于控制所述第一导电类型的半导体 区域和所述浮置扩散区域之间的电连接，其中在同一像素内，所述第一导电类型的半导 体区域被布置在相对于所述光电转换部沿第一方向的位置处，所述浮置扩散区域被布置 在相对于所述第一导电类型的半导体区域沿垂直于第一方向的第二方向的位置处，所述 传输部被夹在所述浮置扩散区域和所述第一导电类型的半导体区域之间，所述多个像素 包括第一像素和沿所述第一方向与第一像素相邻布置的第二像素，包括在第一像素中的 所述第一导电类型的半导体区域被布置在包括在第一像素和第二像素中的光电转换部之 间，包括在第一像素中的载流子保持部被遮光部覆盖，并且所述遮光部在第一像素和第 二像素的各光电转换部的一部分上方延伸。将从下面结合附图的描述中，本发明的其它特征和优点将变得清楚，在附图中 类似的附图标记指示相同或类似的部分。
图1是用于描述固态成像装置的电路图的例子的图2是根据第一实施例的固态成像装置的顶视图；图3是根据第一实施例的固态成像装置的截面图；和图4是根据第二实施例的固态成像装置的截面图。结合在说明书内且构成说明书的一部分的附图示出了本发明的实施例，并且与 描述一起用于解释本发明的原理。
具体实施例方式(第一实施例)图1是根据本实施例的固态成像装置中的像素电路的图的例子。光电转换部101在这个例子中是光电二极管。载流子保持部102可以保持由光 电转换部产生的信号载流子。载流子-电压转换部103将信号载流子转换为电压。第一 传输部104控制载流子从光电转换部到载流子保持部的传输。第一传输部104在这个例 子中是MOS晶体管。第一传输部控制光电转换部和载流子保持部之间的信号载流子路径 处的信号载流子的电势。在第一传输部的一种配置中，可以提供控制电极，以便主动控 制用于控制信号载流子传导的电势状态。在第一传输部的另一种配置中，信号载流子路 径可以位于具有电势梯度的埋沟结构中，从而信号载流子在曝光期间从光电转换部移动 到载流子保持部。在后者情况下，载流子保持部(后面描述)内的控制栅极还可延伸到 埋沟部，从而与施加到载流子保持部的偏压相同的偏压可施加到埋沟部。第二传输部105控制载流子保持部和载流子_电压转换部之间的电连接。第二 传输部105可将信号载流子从载流子保持部102传输到载流子-电压转换部103。第二传 输部105在这个例子中是MOS晶体管。重置部106重置载流子-电压转换部。重置部 106在这个例子中是MOS晶体管。放大晶体管107在这个例子中是MOS晶体管。该MOS晶体管的栅极电连接到 载流子-电压转换部103。已被载流子-电压转换部转换为电压的信号被放大，并且被向 外输出。例如，放大晶体管107与恒流源(未示出)一起构成源极跟随器电路。选择部108对于每个像素行选择二维布置的像素。选择部108在这个例子中是 MOS晶体管。载流子排出控制部109可向外部排出光电转换部产生的载流子。在这个 例子中，载流子排出控制部109是具有光电转换部作为其源极的溢出漏极(overflow drain) MOS晶体管。载流子排出控制部109具有与光电转换部所产生的信号载流子的极性相同 的半导体区域作为其源极，并且具有被供给电源电压的半导体区域作为其漏极。该漏极 作为载流子排出部。虽然在这个例子中一个像素包括所有构造元件，但多个像素可以共享放大部、 选择部和重置部。将描述像素电路的操作。首先，在光电转换部101内的载流子被通过载流子排 出控制部109排出到载流子排出部之后，开始光电转换(曝光时间段)。当光电转换部 101和载流子保持部102之间的信号载流子路径处于埋沟结构中时，由光电转换产生的信 号载流子迅速移动到载流子保持部102。紧接在曝光时间段终止之前的光电转换部101中 剩余的信号载流子被通过第一传输部104传输到载流子保持部102。然后，积累在载流子保持部102内的信号载流子被通过第二传输部105传输到载流子-电压转换部103，并且被转换为电压。该电压被放大晶体管107放大，并且被选择 部108顺序读出。在曝光时间段终止之后，载流子排出控制部109被允许导通，以便使在光电转 换部和载流子排出部之间的载流子路径处的电势比在光电转换部和载流子保持部之间的 载流子路径处的电势低。此处，电势指的是信号载流子的电势。这使得能够控制从光电 转换部101到载流子保持部102的信号载流子的泄露。图1所示的配置能够对于所有像素同时执行重置光电转换部101中的载流子的操 作、从光电转换部101向载流子保持部102传输信号载流子的操作和允许载流子排出控制 部109导通的操作。这些操作实现了所谓的全局电子快门。图2是根据本实施例的固态成像装置中的像素的顶视图。虽然此处示出了 9个 像素，但是可以布置更多像素。每个像素包括图1所示的电路图中描述的构造元件。虽 然出于说明目的各区域为矩形，但是各构造元件不是矩形。至少所述构造元件被布置在 该区域内。以相同附图标记指示与图1所示的部分具有相同功能的部分，并且因此省略 其详细描述。在图2中，作为同一像素内的元件的布局，载流子保持部102被布置在相对于光 电转换部101沿第一方向的位置处，并且载流子-电压转化部103被布置在相对于载流子 保持部102沿与第一方向垂直的第二方向的位置处，并且传输部105被夹在它们之间。这种配置使得载流子_电压转换部能够被布置在相邻像素中的载流子保持部之 间，而不会增加载流子-电压转换部和光电转换部之间的距离。这使得能够优化载流子 保持部的电势结构，并且减小像素间距。将更详细地描述前述内容。载流子_电压转换部包括与信号载流子的极性相同 的第一导电类型的浮置扩散区域(FD区域)。该FD区域与第二导电类型的半导体区域 形成PN结。该FD区域通常被设置为高浓度(例如，1 X 1019cm 3到1 X 102°cm 3的杂质 浓度)，并且被反向偏置到高的重置电压(近似于电源电压)，从而耗尽层从该FD区域 大大地延伸出。在这种状态下，当使FD区域较为靠近光电转换部时，从FD区域延伸的 耗尽层的端部必须与光电转换部分隔开一定的量，从而可以限制用于信号载流子的势垒 的高度的降低。因此，从光电转换部到FD区域的光电流必须被限制为足够小的值。在 这种相邻像素中的光电转换部和载流子-电压转换部彼此靠近的元件布局中，难以使像 素间距细小(fine)。在确定数目的像素被布置在通常确定的区域中的条件下，元件被布 置成使得光电转换部的开口尽可能宽。也可使元件隔离区域的宽度尽可能小。在这些情 况下，如果相同像素中的光电转换部、载流子保持部和载流子-电压转换部的线形布置 被重复放置，载流子_电压转换区域被布置为靠近相邻像素中的光电转换部。在该情况 下，元件隔离区域的宽度也可被扩展。这使得像素间距粗大(coarse)(不细小)，从而使 得难以满足诸如像素数目的条件。另一方面，根据本实施例，具有相对大宽度的元件隔 离区域将载流子-电压转换区域和周边像素中的光电转换部分隔开。另外，构成像素的 MOS晶体管等可被布置在其间。此处，构成载流子保持部的第一导电类型的半导体区域在其特性方面具有比FD 区域低的杂质浓度(例如，近似lX1017cm3)，并且在许多情况下被反向偏置到比供给FD 区域的电压低的电压。
本实施例的配置使得能够缩短载流子保持部和光电转换部之间的距离。因此， 耗尽区域从其延伸出相对短的长度的载流子保持部和光电转换部之间的距离可被缩短。 结果，可使得像素间距细小。这种配置对于如下这样的像素尤其有效，在该像素中载流子被在光电转换过程 中传输到载流子保持部并且被积累在其中，这是因为要求阻止信号载流子向除载流子保 持部之外的部分移动。该要求的原因在于，信号载流子向除载流子保持部之外的部分的 移动导致像素灵敏度的降低以及取决于保持在载流子保持部中的载流子的数量和总的入 射光量的像素灵敏度的改变，导致灵敏度的非线性以及由于每个像素的非线性的差异导 致的灵敏度的改变。注意，类似问题不仅存在于FD区域，而且还存在于溢出漏极MOS晶体管109 的漏极区域。即，该漏极区域也具有高的杂质浓度，并且被反向偏置到电源电压附近， 从而耗尽层从该漏极区域大大地延伸出。因此，光电转换部可被布置为不与漏极区域较 为靠近。在另一方面，考虑溢出漏极的功能，它可被置于较为靠近光电转换部。作为与 此对抗的进一步的措施，可以采用用于向基板排出载流子的结构，该结构被称为垂直溢 出漏极，从而消除了考虑溢出漏极和光电转换部之间的平面上的位置关系的需要，能够 进一步使得像素间距细小。在本实施例中，提供了第一像素和沿第一方向(图2中向上的方向)与第一像 素相邻地布置的第二像素，这里，布置在图2中的中心列的最低部的像素被称为第一像 素。第一像素中的载流子保持部被布置在第一像素和第二像素中的光电转换部之间。包 括在第一像素内的载流子保持部被遮光部304覆盖，并且遮光部304在包括在第一像素和 第二像素中的各光电转换部的一部分上方延伸。在许多情况下，载流子保持部中的控制电极可由与形成构成第一传输部的传输 电极的层相同的层形成。在该情况下，这些电极各自的厚度通常可彼此相等。另外，构 成第一传输部的传输电极和载流子保持部中的控制电极在相同的半导体基板上形成。因 此，这些电极各自的厚度也彼此相等。遮光部在其上沉积并且构图，从而可以提高各光 电转换部中的光学对称性。具体地，在图2中，包括在第一像素中的载流子保持部被遮 光部303覆盖，并且遮光部303在包括在第一像素和第二像素中的各光电转换部的一部分 上方延伸。此处，“光学对称性”指的是像素中的各光学路径是平移对称的。虽然入 射光的角度可取决于像素区域的位置而不同，但遮光部在相对平坦的光电转换部上方延 伸，从而使得遮光部的图案不易受到下层部分的影响。当遮光部在下层元件隔离区域上构图时，在一些情况下，无论如何尝试提高光 学对称性，遮光图案都可能由于元件隔离区域的影响在各像素中改变。然而，根据本实 施例，可以减小这种影响。图3是沿着图2中的附图标记305表示的虚线A-B取得的截面图。与图2所示 部分具有相同功能的部分被以相同附图标记指示，并且因此省略其详细描述。现在将描 述使用电子作为信号载流子的情况。可以通过使每个半导体区域的导电类型相反而得出 使用空穴作为信号载流子的情况。分别以N型和P型作为上述的第一和第二导电类型。提供P型半导体基板401。可替换地，可以提供布置在N型基板上的P型半导体区域。N型半导体区域402构成光电转换部的一部分。N型半导体区域402与P型半 导体基板401形成PN结，以构成光电二极管的一部分。传输电极403构成第一传输部104的一部分。提供给传输电极403的电压控制 在N型半导体区域402和稍后描述的N型半导体区域405之间的信号载流子路径处的信 号载流子的电势。N型半导体区域405可以积累来自光电转换部的信号载流子。控制电极404控制 N型半导体区域405的表面上的电势。控制电极404被布置在N型半导体区域405上， 且在它们之间夹有绝缘膜。载流子保持部102包括控制电极404和N型半导体区域405。元件隔离区域406将一个像素中的载流子保持部中的N型半导体区域405与另一 个像素中的光电转换部中的N型半导体区域402隔离。此处作为元件隔离区域406的例子 示出了这样的隔离结构，其中诸如硅氧化物的绝缘体被埋置于沟槽中，这被称为STI(浅 沟槽隔离)。遮光层407覆盖整个载流子保持部102，并且在包括在相邻的第一像素和第二像 素中的各光电转换部的一部分上方延伸。另外，遮光层407覆盖传输电极403和控制电 极 404。这种配置能够使得在遮光部和半导体基板之间形成的间隙足够窄，由此减少向 该间隙中的光泄漏。如前所述，根据本实施例，在像素包括载流子保持部的配置中，遮光部延伸到 光电转换部，而没有在元件隔离区域上构图，这允许产生具有精细间距的像素。另外， 可以减少入射到载流子保持部的光量。(第二实施例)图4是根据本实施例的固态成像装置的截面图。图2所示的布局为一种可获得 的平面布局。与图3所示的部分具有相同功能的部分被以相同附图标记指示，并且因此 省略其详细描述。在本实施例中，一个像素中的载流子保持部102中的N型半导体区域405和另一 个像素中的光电转换部101中的N型半导体区域402之间的元件隔离结构是这样的PN结 隔离，其使用具有比P型半导体基板401高的杂质浓度的P型半导体区域。与埋置氧化物膜等的结构相比，使用PN结的元件隔离结构更大地提高了表面 平坦度。这使得能够进一步限制载流子保持部中的控制电极404的高度的改变，使得容 易形成布置在其上的遮光部。另外，与使用由硅氧化物形成的隔离结构的情况相反，已 经到达隔离部中的P型半导体区域的光电子在光电转换之后与作为主要载流子的空穴结 合，在到达载流子保持部之前被吸收。因此进一步提高了遮光性能。本申请要求提交于2008年5月1日的日本专利申请No.2008-119737的权益，通 过引用将其完整结合在此。
权利要求
1.一种固态成像装置，包括在半导体基板上二维布置的多个像素，其中每个像素包括光电转换部，用于产生信号载流子；能够保持信号载流子的载流子保持部，所述载流子保持部具有能够积累信号载流子 的第一导电类型的半导体区域以及布置在所述半导体区域上方的控制电极，在所述半导 体区域和所述控制电极之间夹有绝缘膜；第一导电类型的浮置扩散区域；以及传输部，用于控制所述第一导电类型的半导体区域和所述浮置扩散区域之间的电连 接，其中在同一像素内，所述第一导电类型的半导体区域被布置在相对于所述光电转换部 沿第一方向的位置处，所述浮置扩散区域被布置在相对于所述第一导电类型的半导体区 域沿垂直于第一方向的第二方向的位置处，所述传输部被夹在所述浮置扩散区域和所述 第一导电类型的半导体区域之间，所述多个像素包括第一像素和沿所述第一方向与第一 像素相邻布置的第二像素，包括在第一像素中的所述第一导电类型的半导体区域被布置 在包括在第一像素和第二像素中的光电转换部之间，包括在第一像素中的载流子保持部 被遮光部覆盖，并且所述遮光部在第一像素和第二像素的各光电转换部的一部分上方延 伸。
2.如权利要求1所述的固态成像装置，其中所述第一导电类型的半导体区域具有不大于所述浮置扩散区域的杂质浓度的杂质浓度。
3.如权利要求2所述的固态成像装置，其中所述第一导电类型的半导体区域和所述浮置扩散区域与第二导电类型的半导体区域 形成PN结，并且从所述第一导电类型的半导体区域延伸的耗尽层的宽度不大于从所述浮 置扩散区域延伸的耗尽层的宽度。
4.如权利要求1所述的固态成像装置，其中元件隔离区域被布置在第一像素中的第一导电类型的半导体区域和第二像素的光电 转换部之间，并且所述遮光部覆盖所述元件隔离区域的一部分。
5.如权利要求4所述的固态成像装置，其中所述元件隔离区域包括PN结隔离。
6.如权利要求1所述的固态成像装置，其中所述像素具有放大部，并且所述浮置扩散部被电连接到所述放大部。
7.如权利要求1所述的固态成像装置，还包括载流子排出部，用于排出所述光电转换部中的载流子，使得在曝光时间段期间，所 述光电转换部和所述载流子保持部之间的路径处的关于信号载流子的电势比所述光电转 换部和载流子排出端口之间的路径处的关于信号载流子的电势低。
8.如权利要求7所述的固态成像装置，其中所述光电转换部和所述载流子保持部之间的路径处于埋沟结构中。
9.一种固态成像装置，包括在半导体基板上二维布置的多个像素，其中每个像素包括光电转换部，用于产生信号载流子；能够保持信号载流子的载流子保持部，所述载流子保持部具有能够积累信号载流子 的第一导电类型的半导体区域以及布置在所述半导体区域上方的控制电极，在所述半导 体区域和所述控制电极之间夹有绝缘膜；第一导电类型的浮置扩散区域；以及传输部，用于控制所述第一导电类型的半导体区域和所述浮置扩散区域之间的电连 接，其中在同一像素中，所述第一导电类型的半导体区域被布置在相对于所述光电转换部 沿第一方向的位置处，所述浮置扩散区域被布置在相对于所述第一导电类型的半导体区 域沿垂直于第一方向的第二方向的位置处，所述传输部被夹在所述浮置扩散区域和所述 第一导电类型的半导体区域之间，所述多个像素包括第一像素和沿所述第一方向与第一 像素相邻布置的第二像素，包括在第一像素中的所述第一导电类型的半导体区域被布置 在包括在第一像素和第二像素中的光电转换部之间，包括在第一像素中的载流子保持部 被遮光部覆盖，并且所述遮光部在第一像素和第二像素的各光电转换部的一部分上方延 伸，所述第一导电类型的半导体区域具有不大于所述浮置扩散区域的杂质浓度的杂质浓度，所述第一导电类型的半导体区域和所述浮置扩散区域与第二导电类型的半导体区域 形成PN结，并且从所述第一导电类型的半导体区域延伸的耗尽层的宽度不大于从所述浮 置扩散区域延伸的耗尽层的宽度，以及所述光电转换部和所述载流子保持部之间的路径处于埋沟结构中。
全文摘要
在固态成像装置中，载流子保持部(102)被布置在相对于光电转换部(101)沿第一方向(201)的位置处，浮置扩散区域(103)被布置在相对于载流子保持部沿与第一方向垂直的第二方向(202)的位置处，并且传输部(105)被夹在浮置扩散区域和载流子保持部之间，包括在第一像素中的载流子保持部被布置在包括在第一像素中的光电转换部和包括在第二像素中的光电转换部之间，包括在第一像素内的载流子保持部被遮光部(303，304)覆盖，并且所述遮光部在包括在第一像素和第二像素中的各光电转换部的一部分上延伸。
文档编号H01L27/146GK102017149SQ20098011503
公开日2011年4月13日 申请日期2009年4月23日 优先权日2008年5月1日
发明者山下雄一郎 申请人:佳能株式会社