氧化硅膜的形成方法、氧化硅膜、半导体器件、以及半导体器件的制造方法

专利名称：氧化硅膜的形成方法、氧化硅膜、半导体器件、以及半导体器件的制造方法
技术领域：
本发明涉及氧化硅膜的形成方法、氧化硅膜、半导体器件、以及半导体器件的 制造方法。
背景技术：
作为在半导体制造工艺中用于在晶体管元件隔离区域或布线之间的中间绝缘膜 中形成诸如氧化硅膜和氮化物膜之类的绝缘膜的方法，在工艺中允许750°C或更高的高 温热处理的情况下，通常使用热CVD方法来形成高质量绝缘膜。此外，在工艺中允许 450°C至750°C的高温热处理的情况下，在常压下通过CVD方法在420°C至500°C的温度 下形成热CVD膜，然后通常通过在约750°C下的热处理来改善绝缘膜的质量。
最近，较大程度地存在以下需求使诸如I^I (大规模集成电路)和CCD器件 之类的元件以更高的速度工作，简化制造工艺以实现低功耗，提高在晶体管元件隔离区 域或布线之间的绝缘膜中行程的诸如氧化硅膜和氮化物膜之类的绝缘膜的质量(即，改 善通常由耐受电压和泄漏电流特性所表征的电特性)。通常，公知的是，在诸如I^I和 CMOS图像传感器之类的半导体元件中的栅极形成步骤(BEOL)(其中将具有较低熔点或更低)的金属(金属材料)用作晶体管的栅极布线材料)之后的工艺中，通过需 要活性氧(例如等离子体和臭氧)辅助的低温CVD方法的膜形成方法所形成的CVD氧化 物膜和CVD氮化物膜相比通过诸如热CVD方法之类的HTO-CVD方法而言在膜质量(这 里表示电特性)方面较次。此外，公知的是，根据通过等离子体CVD方法形成的等离子 体CVD膜，由于由等离子体处理引起的损伤，所成的晶体管的特性在后续处理(BEOL) 中劣化。
专利文献1 (PTL 1)揭示了一种膜形成方法，其以低成本来方便地行程具有更少 氧不足的膜。混合气体包含有机金属化合物气体、氧化气体和稀有气体(惰性气体)。 混合气体中稀有气体的分压比率Pr是85% <Pr < 100%。混合气体被引入等离子体处 理腔。根据该技术，在等离子体处理腔中产生等离子体，并且通过等离子体使有机金属 气体和氧化气体离解以在目标衬底上形成金属氧化物膜。
专利文献2(PTL》揭示了一种膜形成方法，其中在目标衬底上均勻地形成硅 基氧化物膜，同时防止向目标衬底或形成在目标衬底上的硅基氧化物膜施加等离子体损 伤。包含有机硅化合物气体(其在至少一个分子中具有硅原子、碳原子和氧原子)、氧化 气体和稀有气体(其具有氩、氪和氙中的至少一种或多种)混合气体被供应至等离子体处 理腔，其中稀有气体的分压比率Pr成为15% ^PK85%。根据该技术，在等离子体处理 腔中产生等离子体，并且通过等离子体使有机硅化合物气体和氧化气体离解以在目标衬 底上行程氧化硅膜。此外，作为等离子体源，使用平行板式等离子体源。
参考文献
专利文献
PTLl 日本未经审查的专利公开号2004-336019
PTL2 日本未经审查的专利公开号2005-252012发明内容
技术问题
根据PTL 1，其描述了可以通过增大稀有气体量以提高等离子体中的电子密度来 提供优选的膜质量。虽然描述了为了提高电子密度，氙(Xe)作为与具有小分子量的稀有 气体相比具有较大分子量的稀有气体是最优选的，但是考虑到其用量和成本，该气体不 适于批量生产因而是不利的。根据PTL 2，虽然均勻地形成硅基氧化物膜，但是未考虑膜 质量的部分。
根据其中在450°C下行程氧化硅膜(SiO)的低温等离子体CVD膜形成技术，无 论怎样尝试优化膜形成条件，并根据等离子体和原材料对辅助方法进行设计，所形成的 氧化硅膜(所沉积的)的质量在电特性(例如，耐受电压和泄漏特性)方面明显地次于在 800°C或更高下形成的热CVD膜(所谓HTO的SiH4基SiO-CVD膜)。此外，根据低温 等离子体CVD膜形成技术，作为其原因之一，已经通过FT-IR(傅立叶变换红外光谱)分 析确认，诸如幻-OH、^i-H和SO-CH3之类的杂质成分被混在氧化硅膜中，并且通过用 于检测膜中的含水量的TDS(热脱附谱)分析确认，其中进入了氢或水，或者其中进入了 有机杂质。
但是，在700°C或更高的高温下的CVD膜不能在具有金属布线的半导体器件中 形成。虽然用于在低温下形成高质量膜的原子层沉积(ALD)方法作为替代技术引起了许 多关注，但是因为其膜形成速度非常低，所以当将该方法应用于半导体制造工艺时降低 了产率，由此考虑到批量生产，该方法是不优选的。此外，根据利用传统平板式等离子 体源形成的等离子体CVD膜，存在如下问题在膜形成时产生的等离子体荷电损伤促进 了 I^I元件特性的劣化。此外，当使用此等离子体源时，因为所产生的等离子体的电子 温度即使在目标衬底附近也高达数eV(电子伏特)至数十eV，衬底受到过多损伤，并且 处理腔的内壁被溅射，使得诸如铝之类的金属元素进入膜中。因此，难以形成具有较少 缺陷和较少杂质的膜。
考虑到以上情况进行了本发明，并且其目的在于提供氧化硅膜的膜形成方法、 氧化硅膜、半导体器件、以及半导体器件的制造方法，其中即使在具有金属布线的半导 体器件中也可以通过低温CVD方法形成具有优良质量的由氧化硅构成的薄膜。
解决问题的方案
为了实现以上目的，根据本发明的第一方面的氧化硅膜的膜形成方法，包括 将包含硅化合物气体、氧化气体和稀有气体的处理气体供应至等离子体处理腔的步骤， 其中所述稀有气体的分压比率是所述硅化合物气体、所述氧化气体和所述稀有气体的总 气体压力的10%或更大，并且所述硅化合物气体和所述氧化气体的有效流率(氧化气体/ 硅化合物气体)不小于3但不大于11;将微波供应至所述等离子体处理腔内的步骤；以 及利用通过所述微波产生的等离子体来在目标衬底上形成氧化硅膜的步骤。
优选地，所述硅化合物气体是包含Si-O-R(醇基团)的硅化合物气体。
优选地，所述硅化合物气体是TEOS (四乙氧基硅烷)气体。
优选地，所述硅化合物气体是具有硅原子的硅烷(氢化硅)气体和/或包含硅烷 化合物的硅化合物气体。
优选地，所述氧化气体包含氧气。
还优选地，所述氧化气体包含臭氧气体。
优选地，通过自缝隙天线发射的微波产生所述等离子体。
优选地，所述稀有气体的分压比率不小于所述总气体压力的20%但不大于所述 总气体压力的80%。
还优选地，所述稀有气体的分压比率不小于所述总气体压力的40%但不大于所 述总气体压力的75%。
优选地，所述有效流率(氧化气体/硅化合物气体)不小于4.0但不大于6.0。
根据本发明的第二方面的氧化硅膜的膜形成方法包括将包含TEOS(四乙氧基 硅烷)气体、氧气和Ar (氩)气体的处理气体供应至等离子体处理腔的步骤，其中所述 Ar气体的分压比率是所述TEOS气体、所述氧气和所述Ar气体的总气体压力的20%或更 大，并且所述TEOS气体和所述氧气的有效流率(氧化气体/硅化合物气体)不小于3但 不大于11;将微波通过缝隙供应至所述等离子体处理腔内的步骤；以及利用通过所述微 波产生的等离子体来在目标衬底上形成氧化硅膜的步骤。
优选地，所述Ar气体的分压比率不小于所述总气体压力的40%但不大于所述总 气体压力的75%。
优选地，所述有效流率(氧气/TEOS气体)不小于4.0但不大于6.0。
优选地，所述目标衬底的温度被设定为不高于450°C。
还优选地，所述目标衬底的温度被设定为不低于360°C但不高于390°C。
优选地，所述等离子体处理腔内的压力被设定为不低于6.67 但不高于 133.32Pa。
根据本发明的第三方面的氧化硅膜是通过根据本发明的第一或第二方面所述的 膜形成方法形成的。
根据本发明的第四方面的氧化硅膜是利用通过缝隙供应的微波所产生的等离子 体来形成在包括金属布线的目标衬底上的，其中在所述氧化硅膜中基本不包含杂质成分 (Si-OH, Si-H 和 SiO-CH3)。
根据本发明的第五方面的氧化硅膜是利用微波激发的等离子体来形成，其中当 向形成在P型衬底上并具有7nm士 Inm的EOT (等价氧化物膜厚度)的所述氧化硅膜施加 负电势并向其施加7MV/cm的电场时，泄漏电流密度不大于1.0X 10_7A/cm2。
优选地，在所述氧化硅膜中基本不包含杂质成分6i_0H，Si-H和SO-CH3)。
根据本发明的第六方面的氧化硅膜用作利用微波激发的等离子体形成的氧化硅 膜MixOy)，其中成分比率(x/y)沿着膜厚度方向的变化量不大于士3%。
优选地，成分比率(x/y)沿着膜厚度方向的变化量不大于士 1%。
根据本发明的第七方面的半导体器件包括根据本发明的第三至第六方面中任一 项所述的氧化硅膜。
根据本发明的第八方面的半导体器件具有金属材料，并包括根据本发明的第三 至第六方面中任一项所述的氧化硅膜，所述金属材料包含由于450°C或更高的温度下的热处理而会发射成分变化的低熔点金属。
优选地，所述金属材料是Cu (铜)或Al (铝)。
根据本发明的第九方面的半导体器件的制造方法包括形成根据本发明的第三至 第六方面所述的氧化硅膜的步骤。
此外，根据本发明的另一方面，在低温下由硅化合物形成的膜可以应用于形成 在元件隔离区域6丁1:浅槽隔离)中的衬垫膜。这里，在元件隔离区域中的衬垫膜的膜 形成方法包括将包含硅化合物气体、氧化气体和稀有气体的处理气体供应至等离子体 处理腔的步骤，其中所述稀有气体的分压比率是所述硅化合物气体、所述氧化气体和所 述稀有气体的总气体压力的10%或更大，并且所述硅化合物气体和所述氧化气体的有效 流率(氧化气体/硅化合物气体)不小于3但不大于11 ；
在其中形成有沟槽的目标衬底被设定为温度不高于450°C的条件下，利用通过供 应至所述等离子体处理腔内的微波产生的等离子体来在所述沟槽的表面上形成由氧化硅 膜构成的衬垫膜的步骤。
优选地，所述方法包括在形成所述衬垫膜的步骤之前，对于其中形成有所述 沟槽的所述目标衬底，对所述沟槽的表面执行等离子体处理的步骤。
此外，所述方法包括在形成所述衬垫膜的步骤之后，对所述衬垫膜的表面执 行等离子体处理的步骤。
作为优选实施例，所述硅化合物气体包含TEOS气体。
作为优选实施例，所述氧化气体包含氧气。
作为优选实施例，所述稀有气体包含氩气。
此外，一种衬垫膜的膜形成方法，所述衬垫膜在元件隔离区域中，所述方法包 括将包含硅化合物气体、氧化气体和稀有气体的处理气体供应至等离子体处理腔的步 骤，其中所述稀有气体的分压比率是所述硅化合物气体、所述氧化气体和所述稀有气体 的总气体压力的10%或更大，并且所述硅化合物气体和所述氧化气体的有效流率(氧化 气体/硅化合物气体)不小于3但不大于11 ；在其中形成有沟槽的目标衬底被设定为温 度不高于300°C的条件下，利用通过供应至所述等离子体处理腔内的微波产生的等离子体 来在所述沟槽的表面上形成由氧化硅膜构成的衬垫膜的步骤；以及在形成所述衬垫膜的 步骤之后，对所述衬垫膜的表面执行等离子体处理的步骤。
优选地，所述方法包括在形成所述衬垫膜的步骤之前，对于其中形成有所述 沟槽的所述目标衬底，对所述沟槽的表面执行等离子体处理的步骤。
根据本发明的另一方面，一种半导体器件的制造方法包括在目标衬底上形成 元件的步骤；以及在形成所述元件的步骤之后，通过根据上述衬垫膜的膜形成方法中的 任一项来形成衬垫膜的步骤。
本发明的有利效果
根据本发明中的膜形成方法、氧化硅膜、半导体器件、以及半导体器件的制造 方法，即使在具有金属布线(可以包含诸如金属栅极之类的由金属形成的部分)的半导体 器件中也可以通过低温CVD方法来形成具有优良质量的由氧化硅构成的薄膜。


图1是示出根据本发明的第一实施例的等离子体处理设备的剖视图2是示出缝隙板的一个示例的俯视图3是示出根据本发明的第一实施例的氧化硅膜的特性并示出当改变稀有气体 的分压比率时TDS的结果的视图4是示出根据本发明的第一实施例的氧化硅膜的特性并示出当改变氧化气体 和硅化合物气体的分压比率时TDS的结果的视图5是示出根据本发明的第一实施例的氧化硅膜的特性并示出当通过刻蚀速率 进行归一化的结果的视图6是示出根据本发明的第一实施例的氧化硅膜的特性并示出当改变处理压力 时TDS的结果的视图7是示出根据本发明的第一实施例的氧化硅膜的特性并示出当改变目标衬底 的温度时TDS的结果的视图8是示出根据本发明的第一实施例的氧化硅膜的特性并示出了泄漏和耐受电 压特性的视图9是示出MOSCAP元件的一个示例的剖视图10是示出根据本发明的第一实施例的氧化硅膜的特性的视图，其中以威伯尔 (Weibull)方式绘制出了 Qbd ；
图IlA是示出根据本发明的第一实施例的氧化硅膜的特性并示出膜质量的成分 比率的视图IlB是示出作为比较对象由热CVD方法形成的热氧化物膜的特性并示出膜质 量的成分比率的视图12是示出示出根据本发明的第一实施例的氧化硅膜的特性并示出膜质量的成 分的视图13是示出根据本发明的第二实施例的半导体器件的剖视图，其中图13A至 13D示出了制造步骤；
图14是示出MOS型半导体器件的一部分的剖视图15是示出元件隔离区域附近的剖视图16是示出在其中形成沟槽的EEPROM中的元件隔离区域附近的放大剖视图17是示出其中形成衬垫膜的EEPROM中的元件隔离区域附近的放大剖视 图18是示出由图15中的XVII所示的沟槽的角部的电子显微照片；
图19是示意性地示出闪存的一部分的剖视图；并且
图20是示出元件隔离区域附近的放大剖视图。
附图标记说明
1等离子体处理设备
2 腔
3顶板(电介质窗)
4 天线
5 波导
7冷却套
30MOSCAP 元件
50硅衬底
53栅极绝缘膜
W目标衬底具体实施方式
(第一实施例)
图1是示出根据本发明的第一实施例的等离子体处理设备的剖视图。等离子体 处理设备是其中利用通过径向线缝隙天线(RLSA)产生的等离子体来在目标衬底上形成 氧化硅膜。图2是用作等离子体处理设备的一部分的缝隙板的一个示例的俯视图。
等离子体处理设备1包括腔2、顶板(电介质窗)3、天线4、波导5、微波源6、 冷却套7、衬底保持器8、以及真空泵9。气体可以从气体供应源(未示出)通过壁气体 通路10或中心气体通路11供应至腔2内。
天线4设置在基础接地板3上，并且具有用于使温度调节介质通过的通路的冷却 套7设置在天线4上。天线4包括缝隙板4a和波长缩短板(电介质板)4b。波长缩短板 4b由诸如SO2或Al2O3之类的电介质材料形成，并布置在冷却套7与缝隙板4a之间以压 缩微波的波长。
自波导5供应的微波在天线4的波长缩短板4b中成为驻波。此外，与波导5中 的波长相比，波长缩短板4b中的波长被缩短为介电常数比率(波导周围的介电常数/电 介质的介电常数)的平方根。例如，当微波以2.45GHz产生时，电介质(铝土)中的波 长是约4cm，而在波导中的波长是约12.2cm。
图2中的缝隙板是RLSA(径向线缝隙天线)的一个示例。通过用金等来镀覆铜 板来提供缝隙板如，并且缝隙板如具有多个缝隙41和42以使微波通过。可以通过将缝 隙板4a与波长缩短板4b相邻地设置来放大等离子体。微波从缝隙41和42向下发射， 并反复地沿着径向传播，在顶板3中反射，彼此交互而增强和强化，从而形成驻波。如 图所示，缝隙41和42同心地形成，使得它们以彼此形成直角。等离子体沿着与缝隙41 和42的长度方向垂直的方向散播，并在顶板3正下方产生。被激发的等离子体的电子温 度在用作电介质窗的顶板3正下方最高，并随着距顶板3的距离而降低。在顶板3正下 方的区域处于约数个eV至约数十个eV，并且是所谓等离子体激发区域。在目标衬底W 附近的区域是约I^eV或更小，不过这取决于微波的功率等。此区域是所谓等离子体扩 散区域。
通过RLSA(径向线缝隙天线)产生的等离子体的特征是高密度。该密度在顶板 3正下方的等离子体激发区域中是IO13cm 3，其在等离子体扩散区域中目标衬底W附近仍 高达IO11cmA根据此实施例，因为在具有较高电子温度的区域中气体被充分地离解，并 且在具有较低电子温度的等离子体扩散区域中形成膜，所以可以在目标衬底W上形成高 质量且少损伤的膜。
波导5连接至天线4。波导5包括由外管5a和内管5b构成的轴管部分，以及位于轴管的上部处的矩形波导部分&。天线4的缝隙板4a耦合至内管5b，中心气体通路 11通过内管5b的中心。气体从气体供应源引入，并且气体可以从位于顶板3的中心的气 体喷嘴12供应至腔2内。
此后将针对等离子体处理设备1描述用于形成氧化硅膜的方法。目标衬底W 被布置在衬底保持器8上。这里，在其中形成等离子体的空间S中，衬底保持器8与顶 板3的下表面之间的距离Z是135mm，并且微波功率是3.5kW。目标衬底W的直径是 300mm。
虽然未示出，但是衬底保持器8具有诸如加热器或灯式退火机构之类的加热装 置，由此目标衬底W可以保持在预定温度，并且基于膜形成条件来设定该温度。例如， 当目标衬底W设置有金属布线(金属布线可以包含诸如金属栅极之类由金属形成的部分) 时，该温度被设定为450°c或更低。
等离子体处理设备1的腔2被顶板3密封，并可通过真空泵9被抽吸(至减压状 态)。例如，腔2中的压力被设定为不超过133.32 的预定压力，在该压力下不容易产 生颗粒。
天线4连接至顶板3的上部。波导5连接至天线4。更具体而已，缝隙板4a连 接至内管5b。波长缩短板4b被布置在冷却套7与缝隙板4a之间以压缩微波的波长。
微波从2.45GHz的微波源通过波导5供应。微波通过波长缩短板4b沿着天线 4的径向传递并从缝隙板如出射。微波沿着顶板3传递，并且在整个顶板3中散播并被 供应至腔2。此外，因为气体从气体喷嘴12朝向顶板3正下方的中心排出，所以气体被 均勻地供应至整个顶板3正下方的部分。此时，供应诸如氩(Ar)气之类的稀有气体、诸 如氧气之类的氧化气体和硅化合物气体。硅化合物气体是例如TEOS (四乙氧基硅烷)气 体。各气体以特定的分压比率和流率供应。
用于激发等离子体的稀有气体被激发以提供等离子体，硅化合物气体被离解为 基团。氧化硅膜被沉积在布置于衬底保持器8上的目标衬底W，并通过等离子体CVD(化 学气相沉积)受到处理。虽然如本实施例所示的供应微波并接着供应气体，但是可以基 于处理条件按照相反的顺序供应气体和微波。因此，通过重复其中将目标衬底W运送至 等离子体处理设备(腔2)内并在等离子体处理之后从等离子体处理设备运送出的一系列 操作，可以在预定数量的衬底上形成氧化硅膜。
通过将膜形成速度调节在5至600nm/min的范围内，可以在从IOnm薄至1 μ m厚的范围内有选择地控制膜厚度。通过改变用于执行等离子体处理的时间或者原料气体 的流率，可以控制所形成的CVD膜的厚度。
图3示出了在改变稀有气体(Ar)的分压比率的情况下TDS(热脱附谱)的结果。 这里，Ar分压比率是可变的，处理压力是50.5Pa，并且阶段温度是390°C。在图3的纵 轴上图示了通过热氧化物膜的TDS值进行归一化的值。示出了由PE TEOS表示并通过 传统等离子体CVD方法形成的膜以用于比较。
根据该结果，当分压为7.5%时，TDS值较大。当分压至少为15%至75%时， TDS值较小，由此可知，膜中并不包含水(即，-H和-OH基团)。
这里，作为用于实际使用的膜的标准，通过热氧化物膜的TDS值进行归一化的 约3的值可以是足够的，因此稀有气体的分压比率为稀有气体、氧化气体和硅化合物气体的总气体压力的10%或更大。更具体而言，稀有气体的分压比率不小于40%但不大于 75%。当稀有气体的分压比率不小于40%时，可以在更优选的条件下形成膜。因为稀有 气体较昂贵，所以在考虑膜的质量和制造成本之间的平衡的情况下设定稀有气体的分压比率。
图4示出了在氧气和硅化合物气体的流率可变地改变时TDS的结果。这里，Ar 分压比率是44%，处理压力是50.5Pa，并且衬底处理温度是390°C。
根据该结果，当氧气和硅化合物气体的流率比率(氧气/硅化合物气体)是约1 时，示出了较大的TDS值。同时，当氧气和硅化合物气体的利率比率(氧气/硅化合物 气体)是约4至9时，因为TDS结果示出为较小值，所以可以认为在膜中不含水(即，-H 和-OH)。当氧气和硅化合物气体的流率比率(氧气/硅化合物气体)不小于4.0但不大 于6.0时，可以形成充分实用的膜。
图5示出了在使得通过RLSA等离子体形成的被氧化的硅膜(氧化硅膜)对于按 重量5%的氢氟酸(HF)的刻蚀率被热氧化物膜对于按重量5%的氢氟酸的刻蚀率归一化 的情况下的结果。因为在高温下形成的CVD氧化物膜对于氢氟酸的刻蚀率是热氧化物膜 的刻蚀率的约两倍，所以当刻蚀率相对于热氧化物膜的刻蚀率是约1.7时，该膜可以视为 良好的膜。因此，基于归一化流率1.7计算得到的氧气和硅化合物气体的流率不小于3.6 但不大于10.8。考虑到膜形成的方便和膜质量，氧气和硅化合物气体的流率更优选地不 小于4.0但不大于6.0。
图6示出了当在Ar分压比率是44%、氧气/TEOS流率比率是5.5、并且衬底温 度是390°C的条件下处理压力可变地改变时TDS的结果。TDS值示出了针对形成膜的全 部条件下的优选值。
图7示出了当在Ar分压比率是44%和7.5%、氧气/TEOS流率比率是5.5、并且 处理压力是50.5 的条件下目标衬底的温度可变地改变时TDS的结果。示出通过传统的 等离子体CVD形成的膜PE TEOS以用于比较。当在Ar分压比率是7.5%的情况下目标 衬底的温度(衬底保持器)是360°C和390°C时，TDS值示出为较大值。同时，当在Ar 分压比率是44%的情况下目标衬底的温度(衬底保持器)是360°C和390°C时，TDS值示 出为优选的较小值。因此，应理解，当Ar的分压比率具有优选值时，目标衬底温度可以 广泛地设定。根据利用TEOS气体形成的膜，在Ar分压比率固定时所形成的氧化硅膜的 TDS没有显著差异。在此情况下，当目标衬底温度升高时，TDS值示出为较小值，由此 可以提供优选的膜。
稀有气体可以是除了氩(Ar)气之外的氙(Xe)气或氪(Kr)气。此外，氧化气体 可以是除了氧气之外作为包含氧元素的气体的臭氧气体或一氧化碳气体。此时，供应至 腔内的氧原子的数量被设定为与硅原子的数量存在关系的预定值。以下将示出有效的流 率(氧化气体/硅化合物气体)。
由以下公式(公式1)给出氧化气体的有效流率。
(氧化气体的流率)X(氧化气体的一个分子中包含的氧原子的数量)/2...(公式 1)
由以下公式(公式2)给出硅化合物气体的有效流率。
(硅化合物气体的流率)X(硅化合物气体的一个分子中包含的&原子的数量)...(公式2)
由将(公式1)除以(公式2)得到的(公式3)来给出有效气体流率。
((氧化气体的流率)X(氧化气体的一个分子中包含的氧原子的数量)/ /(硅化 合物气体的流率)X (硅化合物气体的一个分子中包含的&原子的数量)...(公式3)
在例如臭氧气体用作氧化气体的情况下，当硅化合物的流率一定时，因为臭氧 气体的有效流率是氧气的有效流率的1.5倍大，所以为了获得预定有效流率，优选的流率 是氧气的2/3。
(工作示例)
如下评估通过根据第一实施例的方法形成的氧化硅膜的特性。
图8示出了在所施加的电场强度改变的情况下就EOT (等价氧化物厚度)而言为 7nm士 Inm的膜厚区域中的电流特性(J)。测量当施加7MV/cm的电场时在膜中流动的电 流密度。这里目标衬底W是P型半导体。
图中的标记特性R_TE0S表示根据本发明的氧化硅膜，而示出的WVG膜用于比 较。作为用于测量电特性的元件，形成通常在测量电特性时使用的MOSCAP，并测量电 流-电压(I-V)特性。图9中示出了 MOSCAP元件30。
MOSCAP元件30由N型半导体的扩散层31、栅极氧化物膜32和P型硅衬底33 构成。
在图8中，利用在Ar分压比率为43-75%、压力为50.5Ri、微波功率为3.5kW 的条件下形成的3nm、6nm、和8nm的样本进行测量。虽然具有上述膜厚的全部样本示 出了与WVG膜相比更优的泄漏特性，但是6nm和8nm的样本示出了在施加7MV/cm的 电场时 J < 1.0X 10_7A/cm2。
根据如图3至8所示的结果，可以理解，由本发明形成的氧化硅膜可以具有与 WVG热氧化物膜相同的质量或者就耐受电压和泄漏特性而言更优。此外，可以看到， 即使在比7nm薄的区域处也难以发生泄漏。因为无论厚度怎样均可以提供较高的泄漏特 性，所以其在要求较高绝缘性的半导体器件中可以得到接受。这是在MOS结构中的衬底 是P型且负电压被施加至栅极的情况下得到的评估结果，并且是在比通常实施的相反情 况(即，衬底是N型并且将正电压施加至栅极的情况)下更严苛的环境下得到的评估结^ ο
图10 示出了由威伯尔(Weibull)方式绘制出 Qbd(C/cm2) (CCS ； -0.1 A/cm2)的 测量结果。根据本发明的氧化物膜由R TEOS示出。作为比较膜，示出了 HTO膜、热 氧化物膜以及WVG膜。所获得的Qbd比热氧化物膜(干O2方法)优良，并比HTO膜 优良了约两个数量级。因此，可以示出，由本发明形成的膜具有优良的泄漏特性。
图11示出了通过TOF-^tMS (飞行时间二次离子质谱)沿着膜厚度方向检查形成 在硅衬底上的氧化硅膜的成分比率获得的结果。图Ila示出了工具包恩发明的氧化硅膜， 图lib示出了通过热CVD方法形成的热氧化物膜以用于比较。根据所沉积膜的厚度，氧 化硅膜厚度为400nm，并且热氧化物膜厚度为500nm。
从图Ila可见，在通过RLSA微波等离子体形成的氧化硅膜MixOy)中，其成分 比率(χ y)从衬底侧(与硅衬底的界面)到最上表面(表面)是几乎恒定的(χ y = 1:2)。成分比率沿着厚度方向在膜的任意部分处几乎相同，其波动小于3%。因此，因为膜沿着厚度方向具有恒定的成分比率，所以膜可以被视为良好的膜。同时，根据如 图lib所示的热氧化物膜，硅在衬底侧(界面)不足，并且朝向其最上表面(表面)侧 硅增多。因此，硅与氧之间的比率沿着深度方向变化，并且硅与氧之间的比率在衬底侧 (界面)与最上表面(表面)之间不同。
此外，通过FT-IR分析膜的特性。该结果如图12所示。
根据图12，未测量SiOH、SiH> CO、Si-CH3,并且每个成分比率小于可测量极限。这示出基本不含有以上成分。因此，可以认为，氧化硅膜由于处理中的脱气而不 具有收缩特征，并且不会由于残留在膜中的甲基而负面地影响晶体管元件。
当在I^I制造步骤中形成元件隔离区域、在栅极形成步骤中形成侧壁时，需要 特别高质量的绝缘膜(包括栅极热氧化物膜)。这里的高质量膜被定义为为在绝缘耐受 电压和泄漏特性、以及由于绝缘膜的电应力而在可靠性特性(Qbd寿命可靠性测试)方面 较优。例如，通过与在炉型CVD设备中以800°C的高温形成的并被视为在由CVD方法 形成的绝缘膜中具有最佳膜质量的膜的HTO膜(高温氧化物CVD膜)进行比较来确定一 个标准。为了形成更好的CVD膜，已经尝试了利用各种处理技术来提高低温CVD膜的 膜质量的方法，但是，即使利用任意传统技术，仍未能使得用于在450°C下形成具有比以 上HTO膜的膜质量更优质量的低温CVD膜的方法投入实践使用。虽然广泛地使用了用 于提高膜质量的方法，即，在低温下于目标样本衬底上形成CVD膜之后使具有较差膜质 量的CVD膜经历后续高温热处理来提高其膜质量，但是在此情况下通过后续的热而受到 损伤。
根据本实施例，与HTO膜相比，可以即使在450°C或更低情况下以较高的速率 形成具有良好质量的膜。膜质量可与传统热氧化物膜相当。因此，即使在其上已经形 成金属布线(可以包含诸如金属栅极之类由金属形成的部分)的目标衬底W上，也可以 形成高质量氧化硅膜。此外，例子植入活性层可以不受损伤，并可以防止不正确的热扩 散。在低熔点金属预先形成在基础衬底上的情况下，处理温度优选地进一步降低至不超 过 400°C。
对氧化硅膜特性的评估示出，可以在本实施例的氧化硅膜的膜形成方法中形成 具有与传统热氧化物膜等同或更优性能的膜。根据通过本实施例的膜形成方法形成的氧 化硅膜，该膜是均勻的，几乎不具有杂质，并且诸如耐受电压和泄漏特性之类的电特性 优良。
此外，当形成氧化硅膜时，不需要将目标衬底W的温度设定为高温，并且可以 在相对较低的温度或更低)下执行处理。因此，即使当金属布线被设置在目标衬 底W上时，也可以形成耐受电压和泄漏特性较优的氧化硅膜。
(第二实施例)
图13是根据本发明的第二实施例的半导体器件的剖视图。将参照附图对MOS型 半导体器件的制造示例给出描述，在该MOS型半导体器件的制造示例中，使用了根据第 一实施例的氧化硅膜的膜形成方法。该膜在如图1所示的等离子体处理设备中利用RLSA 微波等离子体来形成。此外，幻衬底50是P型半导体衬底。
首先，制备其中形成有元件隔离区域51的Si衬底50 (图13A)。此时，在Si衬 底50的主表面上的晶体管形成部分52由Si、SiON、SiO等形成。14
然后，如上针对第一实施例中氧化硅膜的膜形成方法所述，通过等离子体CVD 方法利用TEOS (四乙氧基硅烷)来形成由氧化硅膜构成的栅极绝缘膜53 (图13B)。
更具体而言，在形成氧化硅膜时使用的气体是除了 TEOS气体之外还有氧气和 氩气。当形成等离子体时氩气的分压比率被设定为稀有气体、TEOS气体和氧气的总气 体压力的不小于40%但不大于75%。氧气/硅化合物气体的流率被调节为不小于4.0但 不大于6.0。此外，要产生等离子体的等离子体处理腔中的压力被设定为不小于6.67:pa但 不大于133.32 的预定压力。
然后，根据常规方法在栅极绝缘膜53上形成栅极电极图13C)。即，通过 CVD在整个表面上形成诸如多晶硅之类的栅极电极材料的膜，然后通过光刻技术图案化 的抗蚀剂膜的掩模来执行等离子体刻蚀，从而形成栅极电极M。然后，形成侧壁氧化物 膜55，并通过离子植入等形成杂质扩散区域56 (图13D)，由此提供了 MOS型半导体器 件。
这里，虽然在Si衬底50的主表面上的晶体管形成部分52由Si、SiOn, SiO等形 成，不过可以设置铜和铝(Al)的金属布线。可以450°C或更低的温度下形成氧化硅膜。
根据本实施例，即使当半导体器件具有金属布线时，仍然可以在低温条件下形 成具有较优特性的由氧化硅形成的薄膜。与传统的热氧化物膜相比，硅和氧化物的成分 比率沿着厚度方向几乎恒定，几乎不具有杂质，并且诸如泄漏特性之类的特性是相同的 或更优的。根据本实施例，因为可以在低温下形成膜，所以衬底可以具有金属布线，并 且半导体器件的设计处理可以得到扩展，半导体器件提供了更良好的性能。
虽然在以上实施例的等离子体处理设备中等离子体处理设备具有位于处理腔的 壁侧的气体入口，但是等离子体处理设备可以具有用作喷淋板的顶板(其在整个顶板上 具有气体喷嘴)或者可以具有位于较低位置处的喷淋板。优选地，等离子体处理设备可 以在顶板(电介质窗)整体的正下方均勻地产生等离子体，并可以在等离子体扩散区域中 均勻地沉积薄膜。对于等离子体处理设备中的顶板以及天线的缝隙形状，以上所示的那 些只是一个示例，它们并不限于此。
此外，在以上实施例中描述的形成膜时的条件，例如气体种类、衬底温度和膜 的厚度可以根据半导体器件可选地设定。此外，可以基于半导体器件的使用部分和目的 来将氧化硅膜可选地选定作为栅极氧化物膜和衬垫。
这里，将对将氧化硅膜形成作为元件隔离区域(浅槽隔离)中的衬垫的情况进 行说明。图14是示出MOS型半导体器件的一部分的剖视图。此外，在如图14所示的 MOS型半导体器件中以阴影线示出导电层。
参照图14，MOS型半导体器件61由形成在硅衬底62上的元件隔离区域63、η 型阱64b、高浓度η型杂质扩散区域65a、高浓度ρ型杂质扩散区域65b、η型杂质扩散区 域66a、ρ型杂质扩散区域66b、以及栅极氧化物膜67。被形成为将栅极氧化物膜67夹 在其间的成对高浓度η型杂质扩散区域65a或成对高浓度ρ型杂质扩散区域65b中的任一 对成为漏极，而另一对成为源极。
此外，用作导电层的栅极电极68被形成在栅极氧化物膜67上，并且用作绝缘膜 的栅极侧壁部分69被形成在栅极电极68的侧部。此外，将绝缘膜71形成在其上形成了 上述栅极电极68等的硅衬底62上。在绝缘膜71中形成接触孔72以连接至高浓度η型杂质扩散区域65a和高浓度ρ型杂质扩散区域65b，并在接触孔72中形成填充电极73。 此外，在其上形成用作导电层的金属布线层74。此外，用作绝缘膜的层间绝缘膜(未示 出)和用作导电层的布线层被交替地形成，并且最终形成用作与外部部分的接触点的垫 盘(未示出)。因此，形成了 MOS型半导体器件61。
在元件隔离区域63中，所谓沟槽的槽从硅衬底62的主表面向下凹入，并且用具 有绝缘性的构件填充沟槽。图15是示出元件隔离区域63附近的放大剖视图。
根据形成元件隔离区域63的具体步骤，首先将硅衬底62的主表面6 氧化以 形成SiO2膜，在其上通过CVD形成在随后的CMP(化学机械研磨)步骤中需要的SiN 膜。然后，通过涂布、曝光和显影光刻剂来形成图案，并用此图案作为掩模，按顺序刻 蚀SiN、SiO2和Si。由此，沟槽75在预定位置从硅衬底62的主表面62a向下凹入。然 后，用具有绝缘性的构件填充沟槽75。因此，形成了元件隔离区域63。
在此情况下，为了增强界面(即，硅衬底62与沟槽75中的绝缘体之间的边界 面)的绝缘性，首先在沟槽75的表面上成所谓衬垫膜7 的绝缘氧化硅层。然后用绝缘 填充膜7 填充沟槽75。通过SOD (旋转涂布电介质)方法或HDP (高强度等离子体) CVD来形成填充膜76b。
此外，当需要高覆盖率时，可以较厚地沉积具有较高沟槽填充特性的衬垫膜 76a,然后可以形成填充膜76b，或者可以通过与衬垫膜7 相同的步骤形成填充膜76b。
这里，衬垫膜7 需要具有较高的绝缘性。更具体而言，膜质量需要在诸如耐 受电压和泄漏特性之类的电特性方面较优。就过去而言，具有以上膜特性的氧化物膜通 常通过热氧化方法来形成。
这将具体地进行说明。因为过去通常在形成晶体管的栅极氧化物膜的步骤之前 执行形成元件隔离区域的步骤，所以热处理温度在STI填充步骤(即，衬垫膜形成步骤) 中不受限制，即使在STI填充步骤中执行高温处理时，栅极氧化物膜也不受其影响。实 际上，因为P型阱64a和η型阱64b必须在STI填充步骤之后形成，所以为了通过灯式退 火来激活植入的离子，通常在约900°C下执行高温热处理。更具体而言，因为在制造常 规1^1(大规模集成电路)时在STI形成步骤之后执行栅极氧化物膜形成步骤，所以在制 造工艺中不会产生热处理温度的问题。
但是，根据某些闪存EEPROM(电可擦可编程只读存储器)的制造工艺中，在 一些情况下STI填充步骤在栅极氧化物膜形成步骤之后执行。更具体而言，在一些情况 下，形成STI的步骤在形成闪存EEPROM中包含的浮动栅极的步骤、或者形成浮动栅极 和控制栅极的步骤之后执行。在此情况下，在制造工艺中产生热处理温度的问题。
图16是示出在目标衬底上形成浮动栅极然后形成沟槽的情况的视图。参照图 16，在用作目标衬底的硅衬底79a上形成用作栅极氧化物膜的氧化硅膜层79b，然后在其 上形成用作浮动栅极的层79c。在浮动栅极层79c上形成用作栅极氧化物膜的氧化硅膜层 79d,然后通过刻蚀形成沟槽79e。然后，如图17所示，在CVD设备中形成氧化硅膜构 成的衬垫层79f以覆盖沟槽79e。然后，填充沟槽79e。然后，形成元件隔离区域。此 外，也适用于形成控制栅极的情况，即如下情况形成用作浮动栅极的层79c，在其上形 成用作栅极氧化物膜的氧化硅膜层79d，形成用作控制栅极的层，在其上形成绝缘层，然 后通过刻蚀形成沟槽。
其中形成用作浮动栅极的层79c和用作控制栅极的层、然后通过对它们共同刻蚀 来形成沟槽79e的以上制造步骤具有提高光刻时的自对准的优点。考虑到进来的元件小 型化，因为这样的对准误差需要尽可能地小，所以在一些情况下按照上述顺序形成元件 隔离区域。
但是，根据以上形成步骤，在制造工艺中产生热处理温度的问题。换言之，根 据在形成栅极氧化物膜之后形成衬垫膜的步骤顺序，因为在通过热氧化形成衬垫膜的步 骤中目标衬底被加热到高达900°C，所以被设置在浮动栅极下方和上方的已经形成的栅极 氧化物膜受到高温情况下的热氧化的影响。更具体而言，在元件隔离区域中作为栅极氧 化物膜的层79b和79d的端部被异常地氧化，产生了栅极氧化物膜的横向宽度增大的问 题。
此外，根据以上在形成衬垫膜时的在高温下进行的传统热氧化，因为需要将整 个衬底加热至诸如700°C或更高的高温，所以不仅在如图16和17所示的形成EEPROM的 步骤的情况下，而且在已经由具有较低熔点的金属形成半导体器件的金属布线层的情况 下，存在具有较低熔点的金属熔化的问题。因此，形成衬垫膜的步骤顺序受到限制。更 具体而言，形成衬垫膜的步骤必须在形成金属布线层的步骤之前执行。这样的对形成步 骤的顺序的限制妨碍对当前需要具有较高性能的半导体器件的制造工艺的选择。例如， 当用多晶硅替换栅极电极以提高栅极电极的性能，以及使用较低熔点的金属时，使用这 种金属的步骤必须在形成衬垫膜之后执行。
此外，当在形成以上衬垫膜的步骤中使用平行板式等离子体等时，因为等离子 体具有较高的电子温度，所以硅衬底受到等离子体的损伤。此外，因为诸如^ ΟΗ之类的 许多杂质在膜形成期间进入氧化硅膜，所以不能提供像热氧化物膜那样具有较高绝缘性 的膜。
这里，如下所述在元件隔离区域中形成衬垫膜76a。首先，将包含硅化合物气 体、氧化气体和稀有气体的气体供应至处理腔。这里，根据包含硅化合物气体、氧化气 体和稀有气体的气体，应注意，稀有气体的分压比率是硅化合物气体、氧化气体和稀有 气体的总气体压力的10%或更大，并且硅化合物气体和氧化气体的有效流率(氧化气体/ 硅化合物气体)不小于3但不大于11。因此，利用被供应至处理腔内的通过微波产生的 等离子体，在其中形成有沟槽的目标衬底处于450°C或更低温度的条件下，在沟槽的表面 上形成由氧化硅膜构成的衬垫膜。更具体而言，将TEOS气体用作硅化合物气体，将氧 气用作氧化气体，并将氩气用作稀有气体。此外，可以在引入这些气体之后或引入这些 气体之前引入微波。
更具体而言，用于在元件隔离区域63中形成衬垫膜7 的方法包括将包含硅 化合物气体、氧化气体和稀有气体的处理气体(其中稀有气体的分压比率是硅化合物气 体、氧化气体和稀有气体的总气体压力的10%或更大，并且硅化合物气体和氧化气体的 有效流率(氧化气体/硅化合物气体)不小于3但不大于11)供应至处理腔的步骤，在将 其中形成有沟槽的目标衬底设定在450°C或更低温度的条件下利用通过供应至等离子体处 理腔内的微波产生的等离子体来在沟槽的表面上形成由氧化硅膜构成的衬垫膜的步骤。
根据以上方法，因为通过利用微波等离子体的等离子体处理来在元件隔离区域 中形成衬垫膜，所以当在元件隔离区域中形成衬垫膜时，不会对硅衬底施加等离子体损伤。此外，如图10所示，如上所述形成的衬垫膜的膜质量在电特性方面等优于通过热氧 化形成的膜的膜质量。
此外，因为可以在低温下形成衬垫膜，所以即使当已经形成栅极氧化物膜时， 所形成的栅极氧化物膜的端部不会被异常地氧化。此外，避免了低熔点金属熔化的问 题。因此，可以在金属处理之后形成衬垫膜。换言之，因为形成衬垫膜的步骤顺序不受 限制，所以可以提高半导体器件的制造工艺的步骤顺序的自由度，由此可以更灵活地选 择制造工艺。更具体而言，可以通过在已经形成MOS晶体管之后以上用于形成衬垫膜的 方法来形成衬垫膜，然后对沟槽进行填充，由此可以形成用作元件隔离区域的STI。
此外，因为根据本实施例的半导体器件的制造方法包括在目标衬底上形成元 件的步骤，以及在形成元件之后通过以上用于形成衬垫膜的方法形成衬垫膜的步骤，所 以电特性优良。
这里，优选的是，在形成衬垫膜之前执行等离子体处理。更具体而言，用于在 元件隔离区域63中形成衬垫膜7 的方法包括在形成衬垫膜的步骤之前，对于其中已 经形成有沟槽的目标衬底执行对沟槽的表面的等离子体处理的步骤。因此，可以实现在 角部的“圆角效果”。即，再次参照图15，由于其中对角部方位不存在依赖性的等离子 体处理，在沟槽75的侧壁部分77a与沟槽75的底部77b之间的角部78处的衬垫膜可以 被圆角化。更具体而言，因为从侧壁部分77a至底部77b不存在尖锐部分，所以衬垫膜 可以被形成为从侧壁部分平滑地连接至底部77b。当衬垫膜的角部78被圆角化时，防止 在此部分集中有集中电场。此外，图18示出了电子显微图像，其示出了在图15中的部 分XVIII处沟槽75的角部78。
此外，用于在元件隔离区域63中形成衬垫膜7 的方法可以包括在形成衬垫 膜的步骤之后对衬垫膜的表面执行等离子体处理的步骤。在此情况下，所形成的衬垫膜 具有少量诸如SiOH之类的杂质。这样的膜在电特性中的绝缘性方面较优。
这里，虽然处理温度可以是450°C或更低，当时例如当温度进一步降低至300°C 时，还优选的是在已经形成氧化硅膜之后执行等离子体处理。更具体而言，用于在元件 隔离区域中形成衬垫膜的方法包括将包含硅化合物气体、氧化气体和稀有气体的处理 气体(其中稀有气体的分压比率是硅化合物气体、氧化气体和稀有气体的总气体压力的 10%或更大，并且硅化合物气体和氧化气体的有效流率(氧化气体/硅化合物气体)不小 于3但不大于11)供应至处理腔的步骤，在将其中形成有沟槽的目标衬底设定在300°C或 更低温度的条件下利用通过供应至等离子体处理腔内的微波产生的等离子体来在沟槽的 表面上形成由氧化硅膜构成的衬垫膜的步骤，以及在形成衬垫膜的步骤之后对衬垫膜的 表面执行等离子体处理的步骤。因此，可以在300°C或更低温度下形成具有较少的诸如 SiOH之类的杂质的膜。此外，同样在此情况下，用于在元件隔离区域中形成衬垫膜的方 法可以包括在形成衬垫膜的步骤之前针对其中已经形成有沟槽的目标衬底对沟槽的表 面执行等离子体处理的步骤。因此，因为可以实现如上所述的“圆角效应”，所以可以 防止电场集中于角部，由此可以有效地防止异常放电。
此外，根据用于形成衬垫膜的方法，可以通过供应至同一处理腔的气体来串行 地执行多个处理步骤。更具体而言，通过供应包含氧气和氩气的处理气体，利用微波等 离子体对沟槽的表面执行等离子体处理，然后继续保持等离子体的情况下通过将TEOS气体供应至处理腔内，通过等离子体CVD来形成由氧化硅膜构成的衬垫膜。此外，在 已经通过等离子体CVD利用TEOS气体、氧气和氩气来形成由氧化硅膜构成的衬垫膜之 后，在供应氧气和氩气的同时，停止TEOS气体的供应，并增大氧气的供应量，从而对 衬垫膜执行等离子体处理。因此，考虑到制造工艺的产率成本，串行地执行多个处理是 显著有利的。
当在闪存存储器中形成栅极氧化物膜时可以应用上述氧化硅膜。图19是示意性 地示出闪存存储器的一部分的剖视图。首先，参照图19，闪存存储器81包括形成在硅 衬底82上的源极83a、漏极83b、浮动栅极84、以及控制栅极85。此外，在浮动栅极84 与硅衬底82之间形成栅极氧化物膜86作为第一绝缘层，并在浮动栅极84与控制栅极85 之间形成栅极氧化物膜87作为第二绝缘层。
将简述以上闪存存储器81的制造方法。首先，在用作目标衬底的硅衬底82的 主表面上形成用作栅极氧化物膜86的第一绝缘层，并在第一绝缘层上形成用作浮动栅极 84的层。然后，在用作浮动栅极84的层上形成用作栅极氧化物膜87的第二绝缘层，并 在第二绝缘层上形成用作控制栅极85的层。这里，通过以下方法形成设置在浮动栅极84 与控制栅极85之间的栅极氧化物膜87。首先，将包含硅化合物气体、氧化气体和稀有 气体的气体供应至处理腔内。这里，对于包含硅化合物气体、氧化气体和稀有气体的气 体，应注意稀有气体的分压比率是硅化合物气体、氧化气体和稀有气体的总气体压力的 10%或更大，并且硅化合物气体和氧化气体的有效流率(氧化气体/硅化合物气体)不小 于3但不大于11。因此，通过利用供应到处理腔内的微波产生的等离子体，在其中形成 有沟槽的目标衬底被设定为450°C或更低的温度的条件下，在沟槽的表面上形成由氧化硅 膜构成的用作第二绝缘层的栅极氧化物膜87。
如上所述形成的栅极氧化物膜87具有如上所述显著优良的电特性。此外，其可 以在低温下形成并在制造工艺的自由度方面具有优势。类似地，用作第一绝缘层的栅极 氧化物膜86、以及要在控制栅极85上形成的用作绝缘层的栅极氧化物膜可以通过相同方 法制造。
此外，在如图15所示的元件隔离区域中，可以在填充后的沟槽中进一步形成沟 槽。图20是示出在此情况下元件隔离区域附件的放大剖视图。参照图20，MOS型半 导体器件91包括硅衬底92、通过对第一沟槽97a填充得到的元件隔离区域93、浮动栅极 94、控制栅极95、以及第一和第二栅极氧化物膜和96b。通过在元件隔离区域中形 成第一沟槽97a的填充层来设置第二沟槽97b。
也在MOS型半导体器件91中形成以上氧化硅膜。S卩，通过以上方法形成第一 和第二栅极氧化物膜以及设置在第一和第二沟槽97a和97b的表面上的衬垫膜。因此， 氧化物膜具有优选的电特性。
此外，此技术要点在于可以通过利用微波RLSA等离子体的低损伤等离子体的 优点，借助于等离子体能量，来在低温下形成高质量CVD膜。因此，可以基于本发明的 技术容易地预期到在诸如300°C或更低的低温下实施CVD膜形成技术的发展。此技术可 以容易地应用于在包含容易受到热的影响的有机材料的衬底上形成膜的情况。
工业实用性
根据本发明的氧化硅膜的膜形成方法、氧化硅膜、半导体器件以及氧化硅膜的制造方法可以有效地应用于需要通过低温CVD方法形成具有较优质量的由氧化硅构成的 薄膜的情况。
权利要求
1.一种氧化硅膜的膜形成方法，包括将包含硅化合物气体、氧化气体和稀有气体的处理气体供应至等离子体处理腔的步 骤，其中所述稀有气体的分压比率是所述硅化合物气体、所述氧化气体和所述稀有气体 的总气体压力的10%或更大，并且所述硅化合物气体和所述氧化气体的有效流率(氧化 气体/硅化合物气体)不小于3但不大于11 ；将微波供应至所述等离子体处理腔内的步骤；以及利用通过所述微波产生的等离子体来在目标衬底上形成氧化硅膜的步骤。
2.根据权利要求1所述的氧化硅膜的膜形成方法，其中， 所述硅化合物气体是包含Si-0_R(醇基团)的硅化合物气体。
3.根据权利要求2所述的氧化硅膜的膜形成方法，其中， 所述硅化合物气体是TEOS (四乙氧基硅烷)气体。
4.根据权利要求1所述的氧化硅膜的膜形成方法，其中，所述硅化合物气体是具有硅原子的硅烷(氢化硅)气体和/或包含硅烷化合物的硅化 合物气体。
5.根据权利要求1所述的氧化硅膜的膜形成方法，其中， 所述氧化气体包含氧气。
6.根据权利要求1所述的氧化硅膜的膜形成方法，其中， 所述氧化气体包含臭氧气体。
7.根据权利要求1所述的氧化硅膜的膜形成方法，其中， 通过自缝隙天线发射的微波产生所述等离子体。
8.根据权利要求1所述的氧化硅膜的膜形成方法，其中，所述稀有气体的分压比率不小于所述总气体压力的20%但不大于所述总气体压力的 80%。
9.根据权利要求1所述的氧化硅膜的膜形成方法，其中，所述稀有气体的分压比率不小于所述总气体压力的40%但不大于所述总气体压力的 75%。
10.根据权利要求1所述的氧化硅膜的膜形成方法，其中，所述有效流率(氧化气体/硅化合物气体)不小于4.0但不大于6.0。
11.一种氧化硅膜的膜形成方法，包括将包含TEOS (四乙氧基硅烷)气体、氧气和Ar (氩)气体的处理气体供应至等离子 体处理腔的步骤，其中所述Ar气体的分压比率是所述TEOS气体、所述氧气和所述Ar气 体的总气体压力的20%或更大，并且所述TEOS气体和所述氧气的有效流率(氧化气体/ 硅化合物气体)不小于3但不大于11 ；将微波通过缝隙供应至所述等离子体处理腔内的步骤；以及 利用通过所述微波产生的等离子体来在目标衬底上形成氧化硅膜的步骤。
12.根据权利要求11所述的氧化硅膜的膜形成方法，其中，所述Ar气体的分压比率不小于所述总气体压力的40%但不大于所述总气体压力的 75%。
13.根据权利要求11所述的氧化硅膜的膜形成方法，其中，所述有效流率(氧气/TEOS气体)不小于4.0但不大于6.0。
14.根据权利要求1所述的氧化硅膜的膜形成方法，其中，所述目标衬底的温度被设定为不高于450°C。
15.根据权利要求1所述的氧化硅膜的膜形成方法，其中，所述目标衬底的温度被设定为不低于360°C但不高于390°C。
16.根据权利要求1所述的氧化硅膜的膜形成方法，其中，所述等离子体处理腔内的压力被设定为不低于6.67Pa但不高于133.32Pa。
17.一种氧化硅膜，其通过根据权利要求1所述的膜形成方法形成。
18.一种氧化硅膜，其利用通过缝隙供应的微波所产生的等离子体来形成在包括金属 布线的目标衬底上，其中在所述氧化硅膜中基本不包含杂质成分(Si-OH，Si-H和SiO-CH3)。
19.一种氧化硅膜，其利用微波激发的等离子体来形成，其中当向形成在P型衬底上并具有7nm士 Inm的EOT (等价氧化物膜厚度)的所述氧化硅 膜施加负电势并向其施加7MV/cm的电场时，泄漏电流密度不大于1.0X 10_7A/cm2。
20.根据权利要求19所述的氧化硅膜，其中在所述氧化硅膜中基本不包含杂质成分(Si-OH，Si-H和SiO-CH3)。
21.一种半导体器件，其包括根据权利要求17所述的氧化硅膜。
22.—种半导体器件，其具有金属材料，并包括根据权利要求17所述的氧化硅膜，所 述金属材料包含由于450°C或更高的温度下的热处理而会发射成分变化的低熔点金属。
23.根据权利要求24所述的半导体器件，其中所述金属材料是Cu (铜)或Al (铝)。
24.—种半导体器件的制造方法，包括形成根据权利要求17所述的氧化硅膜的步骤。
25.—种衬垫膜的膜形成方法，所述衬垫膜在元件隔离区域中，所述方法包括将包含硅化合物气体、氧化气体和稀有气体的处理气体供应至等离子体处理腔的步 骤，其中所述稀有气体的分压比率是所述硅化合物气体、所述氧化气体和所述稀有气体 的总气体压力的10%或更大，并且所述硅化合物气体和所述氧化气体的有效流率(氧化 气体/硅化合物气体)不小于3但不大于11 ；在其中形成有沟槽的目标衬底被设定为温度不高于450°C的条件下，利用通过供应至 所述等离子体处理腔内的微波产生的等离子体来在所述沟槽的表面上形成由氧化硅膜构 成的衬垫膜的步骤。
26.根据权利要求27所述的衬垫膜的膜形成方法，包括在形成所述衬垫膜的步骤 之前，对于其中形成有所述沟槽的所述目标衬底，对所述沟槽的表面执行等离子体处理 的步骤。
27.根据权利要求27所述的衬垫膜的膜形成方法，包括在形成所述衬垫膜的步骤 之后，对所述衬垫膜的表面执行等离子体处理的步骤。
28.根据权利要求27所述的衬垫膜的膜形成方法，其中，所述硅化合物气体包含 TEOS气体。
29.根据权利要求27所述的衬垫膜的膜形成方法，其中，所述氧化气体包含氧气。
30.根据权利要求27所述的衬垫膜的膜形成方法，其中，所述稀有气体包含氩气。
31.—种衬垫膜的膜形成方法，所述衬垫膜在元件隔离区域中，所述方法包括将包含硅化合物气体、氧化气体和稀有气体的处理气体供应至等离子体处理腔的步 骤，其中所述稀有气体的分压比率是所述硅化合物气体、所述氧化气体和所述稀有气体 的总气体压力的10%或更大，并且所述硅化合物气体和所述氧化气体的有效流率(氧化 气体/硅化合物气体)不小于3但不大于11 ；在其中形成有沟槽的目标衬底被设定为温度不高于300°C的条件下，利用通过供应至 所述等离子体处理腔内的微波产生的等离子体来在所述沟槽的表面上形成由氧化硅膜构 成的衬垫膜的步骤；以及在形成所述衬垫膜的步骤之后，对所述衬垫膜的表面执行等离子体处理的步骤。
32.根据权利要求33所述的衬垫膜的膜形成方法，包括在形成所述衬垫膜的步骤 之前，对于其中形成有所述沟槽的所述目标衬底，对所述沟槽的表面执行等离子体处理 的步骤。
33.一种半导体器件的制造方法，包括在目标衬底上形成元件的步骤；以及在形成所述元件的步骤之后，通过根据权利要求27所述的衬垫膜的膜形成方法来形 成衬垫膜的步骤。
全文摘要
将硅化合物气体、氧化气体、以及稀有气体供应至等离子体处理设备(1)的腔(2)内。将微波供应至腔(2)内，并利用由微波产生的等离子体在目标衬底上形成氧化硅膜。稀有气体的分压比率是硅化合物气体、氧化气体和稀有气体的总气体压力的10％或更小，并且硅化合物气体和氧化气体的有效流率(氧化气体/硅化合物气体)不小与3但不大于11。
文档编号H01L21/8247GK102027580SQ20098011752
公开日2011年4月20日 申请日期2009年5月11日 优先权日2008年5月13日
发明者上田博一, 大泽佑介, 松冈孝明, 田中义伸, 野沢俊久 申请人:东京毅力科创株式会社