专利名称：大角度离子注入抑制soi mos器件浮体效应的方法
技术领域：
本发明涉及一种抑制SOI MOS(Metal Oxide Semiconductor)器件浮体效应的方 法，尤其是一种采用大角度离子注入方法抑制SOI MOS器件浮体效应的方法，属于半导体制 造技术领域。
背景技术：
随着超大规模集成电路特征尺寸的不断縮小，在材料技术、器件理论、器件结构以 及制作工艺等方面出现了一系列新问题。针对这些新问题众多的科研工作者采取了一系列 的新技术，在45nm以下工艺采用了应变沟道材料、高K栅介质以及金属栅电极材料等技术。 SOI (Silicon On Insulator)是指绝缘体上硅技术，SOI技术是公认的二i^一世纪的主流半 导体技术之一。SOI技术以其独特的结构有效的克服了体硅材料的不足，充分发挥了硅集成 电路技术的潜力，正逐渐成为制造高速、低功耗、高集成度和高可靠超大规模集成电路的主 流技术。 SOI MOS根据有源体区是否耗尽分为部分耗尽SOI M0S(PDS01)和全耗尽SOI MOS(FDSOI)。 一般来说全耗尽SOI MOS顶层硅膜会比较薄，薄膜SOI硅片成本高，另一方面 全耗尽SOI MOS阈值电压不易控制。因此目前普遍采用的还是部分耗尽SOI MOS。
部分耗尽SOI MOS的有源体区并未完全耗尽，使得体区处于悬空状态，碰撞电离的 产生的电荷无法迅速移走，这会导致SOI MOS特有的浮体效应。对于SOINMOS沟道电子在漏 端碰撞电离产生的电子-空穴对，空穴流向体区，SOI MOS浮体效应导致空穴在体区积累， 从而抬高体区电势，使得SOI NMOS的阈值电压降低继而漏电流增加，导致器件的输出特性 曲线IdVd有翘曲现象，这一现象称为Kink效应。Kink效应对器件和电路性能以及可靠性 产生诸多不利的影响，在器件设计时应尽量抑制。对SOI PMOS，由于空穴的电离率比较低， 碰撞电离产生的电子_空穴对远低于SOI NM0S，因此SOI PMOS中的Kink效应不明显。
为了解决部分耗尽SOI NMOS，通常采用体接触(body contact)的方法将"体"接 固定电位(源端或地)，如图la-lb所示，为传统T型栅结构体接触，在T型栅的一端形成的 P+注入区与栅下面的P型体区相连，MOS器件工作时，体区积累的载流子通过P+通道泄放， 达到降低体区电势的目的，负面作用是造成工艺流程复杂化，寄生效应增加，降低了部分电 学性能并且增大了器件面积。 鉴于此，本发明提出一种新的抑制MOS器件浮体效应的方法。
发明内容
本发明要解决的技术问题在于提供一种大角度离子注入抑制SOIMOS器件浮体效 应的方法。 为了解决上述技术问题，本发明采用如下技术方案 —种大角度离子注入抑制SOIMOS器件浮体效应的方法，其特征在于对具有埋层 绝缘层的NMOS结构以倾斜的方式进行离子注入，使所述NMOS结构的源区下部，所述埋层绝缘层之上的区域形成重掺杂的P型区，进行所述离子注入时以垂直于所述NMOS结构表面的
竖直面为基准，倾斜角度在大于15度小于等于45度的范围内。 作为本发明的优选方案之一，所述倾斜角度为35度。 作为本发明的优选方案之一，所述离子注入采用硼离子注入。 进一步地，所述NMOS结构的有源区周围设有浅沟槽隔离结构。 进一步地，所述NMOS结构的栅区周围还设有绝缘体介质侧墙隔离结构，所述栅区
包括栅介质层和位于所述栅介质层上的第一栅电极。 进一步地，所述NMOS结构的栅介质层材料为二氧化硅、氮氧硅化合物、或铪基的 高介电常数材料中的一种。 进一步地，所述第一栅电极为多晶硅栅电极。 作为本发明的优选方案之一，进行所述离子注入之后，在所述NMOS结构的栅区周 围制备应力保护层，然后去除所述第一栅电极；在去除掉所述第一栅电极的区域里制备第 二栅电极。 进一步地，所述第二栅电极的材料选自钛、镍、钽、鸨、氮化钽、氮化鸨、氮化钛、硅 化钛、硅化钨或硅化镍中的一种或其组合。
进一步地，所述应力保护层为氮化硅层。
进一步地，所述埋层绝缘层为埋层氧化层。 本发明公开的一种通过大角度离子注入工艺抑制SOI M0S浮体效应的方法有益 效果在于本结构N型源区与其下面的P型区形成PN结，该PN结两边均为重掺杂，杂质浓 度大，势垒区很薄，由于量子力学的隧道效应，PN结容易形成隧道结。隧道结与普通PN结 不同的地方在于隧道结的正向电流一开始就随正向电压的增加而迅速上升达到一个极大 值，这个时候的电流主要是隧道电流；随后电压增加，电流反而减小达到一个极小值；随后 与普通PN结一致正向电流随着电压的增加而增加。对于本发明中的隧道结，一开始的隧道 电流可以把SOI MOS浮体效应积累的电荷导出去一部分，当隧道结的特性进入到普通PN结 区时，S0IM0S的体区还是会积累电荷，所以该结构可以使SOI MOS发生Kink的电压推后， 只要调节工艺可以使SOI M0S发生Kink的电压推至工作电压之后，这样浮体效应就不会影 响器件的工作。因此本方法在有效抑制SOI MOS浮体效应的同时不会增加芯片面积，与普 通CMOS工艺兼容，工艺简单容易实现。
图la为背景技术中采用体接触方法抑制浮体效应的M0S结构俯视示意图；
图lb为背景技术中采用体接触方法抑制浮体效应的MOS结构剖面示意图；
图2a-2c为本发明大角度离子注入抑制浮体效应的方法示意图；
图3为采用本发明方法制作的MOS结构以及普通MOS结构的输出特性曲线IdVd。
具体实施例方式
下面结合附图进一步说明本发明，为了示出的方便附图并未按照比例绘制。
首先，如图2a所示制作NM0S结构。该NMOS结构包括衬底100、位于所述衬底100 之上的埋层绝缘层200、位于所述埋层绝缘层200之上的有源区；所述有源区周围设有浅沟
4槽隔离(STI)结构300将其隔离。所述有源区包括体区400、分别位于所述体区400两端的源区401和漏区402、以及位于所述体区400之上的栅区；所述栅区包括栅介质层501和位于所述栅介质层501上的多晶硅栅电极500。在所述栅区周围还设有绝缘体介质侧墙隔离结构502。所述源区401采用重掺杂的N型(N+)半导体材料；所述漏区402也采用重掺杂的N型(N+)半导体材料。所述体区400采用P型半导体材料。有源区的半导体材料可以是Si或Ge等材料。所述栅介质层501材料为二氧化硅、氮氧硅化合物、或铪基的高介电常数材料中的一种，优选为铪基的高介电常数材料。所述埋层绝缘层200为埋层氧化层(BOX)，即二氧化硅层。 制作该NOMOS结构时，先在具有埋层绝缘层200的半导体材料上(SOI或GOI等)制作浅沟槽隔离结构300，隔离出有源区，并在有源区进行P离子注入；然后，制作栅介质层501、多晶硅栅电极500 ;之后进行源区轻掺杂(LDS)、漏区轻掺杂(LDD)，最后进行源区、漏区N离子注入，形成N+型源区401和N+型漏区402，在他们之间的P型区成为体区400，并在栅区周围制作绝缘体介质侧墙隔离结构502。 接下来，如图2b所示，采用本发明方法对上述NM0S结构以倾斜的方式进行离子注入，使所述NMOS结构的源区401下部，所述埋层绝缘层200之上的区域形成重掺杂的P型(P+)区。这种倾斜方式的离子注入工艺也称为大角度离子注入工艺，可通过大角度离子注入机实现。进行所述大角度离子注入时，以垂直于所述NMOS结构表面的竖直面为基准，倾斜角度在大于15度小于等于45度的范围内，本实施例优选为35度。所述的大角度离子注入采用硼离子注入，注入能量为9Kev，剂量3el5/cm2。 由于采用大角度离子注入的方法在源区401下部形成重掺杂P型区时，会对多晶硅栅电极500产生影响，使栅极性能下降，因而还需要采用后形成栅(Gate-last)工艺去掉前期制作的多晶硅栅，在退火后，制作金属栅。如图2c所示，进行所述大角度离子注入之后，在所述NMOS结构的栅区周围制备应力保护层503(氮化硅)，用于对沟道实施应力提高载流子迁移率；然后，用刻蚀等技术去除所述多晶硅栅电极500 ;在移除所述多晶硅栅电极500的区域里制备新的栅电极504。最终得到有效抑制浮体效应的MOS结构。所述新的栅电极504的材料选自钛、镍、钽、鸨、氮化钽、氮化鸨、氮化钛、硅化钛、硅化鸨或硅化镍中的一种或其组合。 为了分析本发明方法得到的MOS结构的性能，对该结构进行了仿真模拟，模拟结果显示本发明能有效抑制SOI上MOS结构的浮体效应。图3为0. 13微米器件的Id_Vd特性曲线对比图，图中虚线表示的是传统的SOI上MOS器件的特性曲线，可以看到明显的Kink效应，而实线表示的是本发明方法得到是SOI上MOS器件的特性曲线，可见曲线发生翘曲的电压推至工作电压之后，Kink效应得到抑制。 本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。
权利要求
一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特征在于对具有埋层绝缘层的NMOS结构以倾斜的方式进行离子注入，使所述NMOS结构的源区下部，所述埋层绝缘层之上的区域形成重掺杂的P型区，进行所述离子注入时以垂直于所述NMOS结构表面的竖直面为基准，倾斜角度在大于15度小于等于45度的范围内。
2. 根据权利要求1所述一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特 征在于所述倾斜角度为35度。
3. 根据权利要求1所述一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特 征在于所述离子注入采用硼离子注入。
4. 根据权利要求1所述一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特 征在于所述NMOS结构包括有源区，所述有源区周围设有浅沟槽隔离结构。
5. 根据权利要求1所述一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特 征在于所述NMOS结构包括栅区，所述栅区周围设有绝缘体介质侧墙隔离结构。
6. 根据权利要求5所述一种大角度离子注入抑制S01 MOS器件浮体效应的方法，其特 征在于所述栅区包括栅介质层和位于所述栅介质层上的第一栅电极。
7. 根据权利要求6所述一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特 征在于所述NMOS结构的栅介质层材料为二氧化硅、氮氧硅化合物、或铪基的高介电常数 材料中的一种。
8. 根据权利要求6所述一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特 征在于所述第一栅电极为多晶硅栅电极。
9. 根据权利要求6所述一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特 征在于进行所述离子注入之后，在所述NMOS结构的栅区周围制备应力保护层，然后去除 所述第一栅电极；在去除掉所述第一栅电极的区域里制备第二栅电极。
10. 根据权利要求9所述一种大角度离子注入抑制S01 MOS器件浮体效应的方法，其特 征在于所述第二栅电极的材料选自钛、镍、钽、鸨、氮化钽、氮化鸨、氮化钛、硅化钛、硅化鸨 或硅化镍中的一种或其组合。
11. 根据权利要求9所述一种大角度离子注入抑制S01 MOS器件浮体效应的方法，其特 征在于所述应力保护层为氮化硅层。
12. 根据权利要求l所述一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特 征在于所述埋层绝缘层为埋层氧化层。
全文摘要
本发明公开了一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特征在于对具有埋层绝缘层的NMOS结构以倾斜的方式进行离子注入，使所述NMOS结构的源区下部，所述埋层绝缘层之上的区域形成重掺杂的P型区，进行所述离子注入时以垂直于所述NMOS结构表面的竖直面为基准，倾斜角度在大于15度小于等于45度的范围内。本发明通过大角度离子注入的方法，在源区下方制备重掺杂的P型区，源区下方的重掺杂P区与重掺杂的N型源区形成隧道结，从而有效抑制浮体效应，同时还具有不会增加芯片面积，制造工艺简单，与常规CMOS工艺相兼容等优点。
文档编号H01L21/74GK101794712SQ201010102138
公开日2010年8月4日 申请日期2010年1月28日 优先权日2010年1月28日
发明者伍青青, 王曦, 罗杰馨, 肖德元, 陈静 申请人:中国科学院上海微系统与信息技术研究所