专利名称：通过低温实现选择性的方法
技术领域：
本发明涉及半导体制造及设计技术领域，特别涉及一种通过低温实现选择性的方法。
背景技术：
在半导体产业中，硅(Si)作为占据统治地位的半导体材料已经发展了几十年，在 此期间其表现出了良好的性能。然而，随着器件特征尺寸的不断缩小使得单个晶体管的尺 寸逐渐达到物理和技术的双重极限，因此以硅作为沟道材料的CMOS器件的迁移率变得越 来越低，已经无法满足器件性能不断提升的要求。为了解决这种问题，现有技术引入了应变 技术来提高硅材料的迁移率，或者直接采用其它的迁移率更高的材料来代替Si作为器件 的沟道材料，其中由于Ge材料具有比较高的空穴载流子迁移率而得到广关注。Ge材料或高 Ge组分的SiGe材料在研究中都呈现出了远远高于现有Si材料的空穴迁移率，因此非常适 合于应用于在未来CMOS工艺中制备PMOS器件。但是由于现有Si工艺及设备非常成熟，考 虑成本与兼容性的要求，因此还需要以Si圆片作为载体采用各种工艺方法仅在Si圆片的 表面处制备出Ge层或高Ge组分SiGe层作为器件的沟道材料层，从而在其中实现载流子的 高迁移率输运，提高器件的性能。但是，由于Ge材料的晶格常数与Si不同，存在4. 2%晶格失配，因此如果直接在 Si衬底上外延Ge层或高Ge组分的SiGe层则会产生大量的位错，这些位错将会穿通到表面 从而形成缺陷，会极大地恶化制备出的MOS器件的性能。因此这种技术还无法应用于半导 体MOS器件的制造中。目前也提出了一些新的工艺与技术，以在Si衬底上制备出一层低表 面穿通位错密度的高Ge组分的沟道材料层，使其可以应用于器件的制备。例如可采用选择性外延工艺，首先在Si圆片上淀积一层介质层，利用光刻和刻蚀 工艺在介质层上形成深宽比较高的外延区，在外延区的底部露出Si材料，然后外延高Ge组 分的晶体材料。该选择性外延工艺利用外延区中垂直的侧墙阻挡住了位错的继续延伸，使 其不能延伸到表面，通过一定高度的侧墙阻挡就能滤去大部分的位错缺陷，得到表面缺陷 密度较低的含Ge材料层，从而可以在这些生长有高质量高Ge组分材料的区域中制备MOS 器件。在其它的被绝缘介质覆盖的区域，由于高Ge材料晶体成核困难，可同时引入HCl (氯 化氢)等气体通过这些气体对Ge材料等的刻蚀作用阻挡其成核，因此可以保证高Ge组分 材料晶体生长主要发生在外延区中裸露的Si衬底的区域，从而可在预定的区域得到所需 要的沟道材料。现有技术的缺点是，为了阻碍外延材料在氧化层上的成核需要在外延工艺中通入 HCl气体等，但是HCl气体有毒有害，因此会造成尾气处理的困难。另外，其反应温度较高， 无法应用于外延高质量纯Ge单晶材料的低温工艺中。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是在外延时不需要通入HCl气体，从而避免出现由于通入HCl气体而造成的尾气处理的困难等问题。为解决上述问题，本发明一方面提出了一种通过低温实现选择性的方法，包括以 下步骤提供衬底；在所述衬底上形成介质层；光刻并刻蚀所述介质层以在所述介质层中 形成一个或多个用于生长所述含Ge材料层的外延区；和采用化学气相淀积CVD在不通入 HCl的低温条件下在所述外延区中形成含Ge材料层。在本发明实施例中，通过低温方式外延含Ge材料层，这样在较低的温度下，外延 材料在介质层之上的成核几率将会大大降低，即在介质层之上的生长速率相对于所需要的 外延区裸露出的单晶材料界面之上的生长速率将大大降低，从而不通入HCl气体就可以实 现很好的选择性，避免出现由于通入HCl气体所引起的问题。本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变 得明显，或通过本发明的实践了解到。
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变 得明显和容易理解，其中图1为本发明实施例的通过低温实现选择性的方法的流程图；图2-4为本发明实施例的通过低温实现选择性的方法的中间结构图；图5为根据本发明实施例方法形成的SiGe材料的效果图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简 化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且 目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重 复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此 外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到 其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形 成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。本发明主要在于通过低温使得在介质层之上的生长速率相对于所需要的外延区 裸露出的单晶材料界面之上的生长速率将大大降低，从而不通入HCl气体就可以实现很好 的选择性。如图1所示，为本发明实施例的通过低温实现选择性的方法的流程图，图2-4为本 发明实施例的通过低温实现选择性的方法的中间结构图。该方法包括以下步骤步骤SlOl，提供衬底100，并对衬底100进行清洗。在本发明的一个实施例中，衬底 100可为Si衬底，或者衬底100可包括Si衬底和形成在Si衬底之上的低Ge组分的SiGe 层。其中，在本发明的一个实施例中，衬底100的表面优选为<100>晶向或<110>晶向，当然也可采用其他晶向。
步骤S102，在衬底100上形成介质层110，如图2所示。在本发明的一个实施例中， 介质层110可为SiO2等，例如可通过低压化学气相淀积(LPCVD)工艺形成所需厚度的介质 层110。其中，在本发明实施例中介质层110的厚度与之后要形成的外延区的宽度有关，根 据不同的宽度可选择不同厚度的介质层110，如果在衬底100上需要形成多个不同面积/宽 度的外延区，则以面积/宽度最大的外延区为基础选择介质层110的厚度。优选地，在本发明的一个实施例中，还可在介质层110之上覆盖一层或多层选择 材料层，例如SiN等，从而可以进一步改善选择性。步骤S103，光刻并刻蚀介质层110以在介质层110中形成一个或多个用于生长Ge 材料的外延区120，如图3所示。在本发明的一个实施例中，外延区120的深宽比需要至少 大于1，从而可以有效地保证外延区的侧墙能够有效滤掉大部分的位错线。例如如果外延区 120的宽度为500nm，则在步骤S102中，介质层110的厚度约为lOOOnm，从而得到的外延区 120的深宽比为2。步骤S104，对外延区120进行清洗及高温活化处理。具体地，高温活化处理包括， 在将圆片传入生长腔之后，首先将生长腔内的温度升高到700-1100°C，优选地为800°C，并 高温烘烤2-30min，接着降温至外延温度并稳定约15分钟。步骤S105，采用化学气相淀积CVD在低温下在外延区120中形成含Ge材料层130， 如图4所示。在本发明的实施例中，含Ge材料层130可包括Ge层或SiGe层。在本发明的优 选实施例中，CVD可以包括超高真空化学气相淀积UHVCVD或低温减压化学气相淀积RPCVD， 当然本领域技术人员也可以选择其他的CVD方式。在本发明的一个实施例中，超高真空化学气相淀积UHVCVD的外延温度为 2000C -350°C，生长过程中生长腔的气压为10_2-10_3帕之间。在本发明的另一个实施例 中，低温减压化学气相淀积RPCVD的外延温度为300°C -500°C，生长过程中生长腔的气压 为10-100帕之间。其中，如果气源的流量越低，生长速率越低，则实现的选择性就越好。在 本发明的另一个实施例中，气源可为锗烷GeH4,或者硅烷SiH4和锗烷GeH4的混合气体。例 如，在本发明的一个实施例中，如果生长的含Ge材料层130为Ge层的话，则气源可为锗烷 GeH4,其流量约为lSCCm-8SCCm，例如优选为6sCCm，温度约为280°C。在本发明的另一个实 施例中，如果生长的含Ge材料层130为SiGe层的话，则气源可为硅烷SiH4和锗烷GeH4的 混合气体，其中，硅烷SiH4的流量为0. 05slm，锗烷GeH4的流量为400sCCm ；或者，硅烷SiH4 的流量为0. 05slm,锗烷GeH4的流量为200sCCm，等等，其中硅烷SiH4的流量和锗烷GeH4的 流量之间的比例根据高Ge组分的SiGe层中Ge含量的不同而不同。在上述实施例中，硅烷 SiH4及锗烷GeH4等均由承载气体H2带入到生长腔内。如图4所示，在本发明实施例中，含 Ge材料层130与衬底100之间的位错基本都被外延区120两侧的介质层110阻挡。如图5所示，为根据本发明实施例方法形成的SiGe材料的效果图，从图中可以看 出，在SiO2之上基本没有形成SiGe材料，SiGe材料基本上都生成在了外延区120中，因此 本发明不通入HCl气体也可实现非常好的选择性。在本发明实施例中，通过低温方式外延含Ge材料层，这样在较低的温度下，外延 材料在介质层之上的成核几率会大大降低，在介质层之上的生长速率相对于所需要的外延 区裸露出的单晶材料界面之上的生长速率将大大降低，从而不通入HCl气体就可以实现很好的选择性，避免出现由于通入HCl气体所引起的问题。 尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以 理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换 和变型，本发明的范围由所附权利要求及其等同限定。
权利要求
一种通过低温实现选择性的方法，其特征在于，包括以下步骤提供衬底；在所述衬底上形成介质层；光刻并刻蚀所述介质层以在所述介质层中形成一个或多个用于生长所述含Ge材料层的外延区；和采用化学气相淀积CVD在不通入HCl气体的低温条件下在所述外延区中形成含Ge材料层。
2.如权利要求1所述的通过低温实现选择性的方法，其特征在于，所述含Ge材料层包 括Ge层或SiGe层。
3.如权利要求1所述的通过低温实现选择性的方法，其特征在于，所述CVD为超高真空 化学气相淀积UHVCVD，所述UHVCVD的外延温度为200°C _350°C。
4.如权利要求1所述的通过低温实现选择性的方法，其特征在于，所述CVD为低温减压 化学气相淀积RPCVD，所述RPCVD的外延温度为300°C -500°C。
5.如权利要求3或4所述的通过低温实现选择性的方法，其特征在于，所述超高真空化 学气相淀积UHVCVD的气源为锗烷GeH4,或硅烷SiH4和锗烷GeH4的混合气体。
6.如权利要求5所述的通过低温实现选择性的方法，其特征在于，所述气源为锗烷 GeH4 时，其流量为 lsccm_8sccm0
7.如权利要求1所述的通过低温实现选择性的方法，其特征在于，所述衬底包括 Si衬底；或者，Si层和在Si层上生长的低Ge组分的SiGe层。
8.如权利要求1所述的通过低温实现选择性的方法，其特征在于，所述外延区的深宽 比至少大于1。
9.如权利要求1所述的通过低温实现选择性的方法，其特征在于，在形成一个或多个 外延区之后，还包括对所述外延区内裸露的衬底进行清洗及高温活化处理。
10.如权利要求9所述的通过低温实现选择性的方法，其特征在于，所述对外延区内裸 露的衬底进行高温活化处理包括进行700-1100°C的高温烘烤2-30min ；和降温至外延温度并稳定。
11.如权利要求1所述的通过低温实现选择性的方法，其特征在于，所述衬底的表面为 <100>晶向或<110>晶向。
12.如权利要求1所述的通过低温实现选择性的方法，其特征在于，还包括 在所述介质层上覆盖一层或多层选择材料层以提高选择性。
全文摘要
本发明提出一种通过低温实现选择性的方法，包括提供衬底；在所述衬底上形成介质层；光刻并刻蚀所述介质层以在所述介质层中形成一个或多个用于生长所述含Ge材料层的外延区；和采用化学气相淀积CVD在不通入HCl的低温条件下在所述外延区中形成含Ge材料层。在本发明实施例中，通过低温方式外延含Ge材料层，这样在较低的温度下，外延材料在介质层之上的成核几率会大大降低，从而不通入HCl气体就可以实现很好的选择性，避免出现由于通入HCl气体所引起的污染等问题。
文档编号H01L21/205GK101882572SQ20101021208
公开日2010年11月10日 申请日期2010年6月29日 优先权日2010年6月29日
发明者王敬, 许军, 郭磊 申请人:清华大学