相变存储装置及其制造方法

专利名称：相变存储装置及其制造方法
技术领域：
本发明是有关于包括相变存储材料的存储装置，其包括硫属化合物的材料 (chalogenide based materials)与其它可编禾呈电阻材料(programmable resistance material)，以及有关于存储装置的操作方法。
背景技术：
相变存储材料，如硫属化合物的材料及类似材料，通过施加适于集成电路操 作的电平的电流，可使其在非晶状态与结晶状态之间进行相变。相较于大体结晶状态 (generally crystalline state)，大体非晶状态(generally amorphous state)的特性是 具有较高的电阻率，由于两者之间的电阻率不同，因此易于感测以显示数据。此特性引起关 注，因此有人使用可编程电阻材料来形成可随机存取以进行读取及写入的非挥发性存储电 路。从非晶改变为结晶(本文中被称为设定)通常为较低电流操作，也就是电流将相 变材料加热到高于转变温度，可使主动区从非晶相转变至结晶相。而从结晶改变为非晶 (本文中被称为重设)，通常为较高电流操作，其包括一短高电流密度脉冲，以熔化或崩解 (breakdown)结晶结构，其后相变材料快速地冷却，以停止(quench)相变过程，使相变材料 的主动区的至少一部分稳定于非晶相。可应用技术将主动区变小，以减少发生相变所需的 电流量。减少相变材料元件的尺寸及/或与相变材料元件接触的电极的尺寸可减少所需 电流的量值，使得绝对电流值小的电流能在主动区中具有较高的电流密度。—种控制主动区尺寸的方法是设计非常小的电极来将电流传递至相变材料的主 体。此小电极结构将电流集中于接触窗的位置处的小区域(像蘑菇的头部)中。参见Wicker 于 2002年8 月 6 日公告的题为“Reduced Contact Areas of Sidewall Conductor”的美国 专利第 6，429，064 号；Gilgen 于 2002 年 10 月 8 日公告的题为 “Method for Fabricating a Small Area of Contact Between Electrodes” 的美国专利第 6，462，353 号；Lowrey 于 2002 年 12 月 31 日公告的题为"Three-Dimensional (3D) Programmable Device” 的美国 专利第 6，501，111 号；Harshfield 于 2003 年 7 月 1 日公告的题为 “MemoryElements and Methods for Making Same” 的美国专利第 6，563，156 号。控制主动区尺寸的另一种方法包括将电极间隔开，以使得在电极之间流动的电流 通过相变材料的薄层的厚度而集中。参见Czubatyj等人的标题为“Memory Device and Method of Making Same”的美国专利申请公开案第US 2007/0048945号。亦参见由本申 请案的受让人共有的以下申请案以及专利Limg于2007年9月28日申请的题为“Memory
5Cell Having A Side Electrode Contact” 的美国专利申请案第 11/864，273 号；Lung 于 2008 年 12 月 9 日公告的题为"Memory Element with Reduced-Current Phase Change Element”的美国专利第7，463，512号；Lung于2008年8月7日申请的题为“Memory Cell Device with Coplanar Electrode Surface and Method”的美国申请案第 12/023，978号。习知的相变存储单元结构所存在的问题在于与相变材料接触的电极的散热效应 (heat hink effect) 0由于相变是经由加热而发生的，所以电极的导热性将会带走主动区 的热，以致必须以较高电流来产生所需的相变。较高的电流电平可能会导致存储单元有电性与机械可靠度的问题。这些问题包括 在操作期间，热膨胀以及材料密度改变所引起的机械应力而在相变材料/电极界面处形成空隙。另外，较高的电流电平亦可能导致一些问题，如局部加热足以引起电极以及相变 材料的扩散/反应，及/或造成主动区内的相变材料的组成改变，导致存储单元的电阻切换 效能衰退且可能造成故障。因此，目前已有各种技术用于热隔离主动区，以将发生相变所需的电阻加热 (resistive heating)限制于主云力区。改良热隔离的方法包括在相变材料周围设置间隙或空隙。见Chen于2004年11月 9 日公告的题为"Phase Change Memory Device Employing Thermally Insulating Voids，， 的美国专利第6，815，704号。另外，亦有人提出使用热绝缘材料来改良，以将热限制于主动区的方法。请参见 (例如)Chen 于 2007 年 11 月 14 日申请的题为 “Phase Change Memory Cell Including Thermal Protect Bottom Electrode and Manufacturing Methods，，的美国专禾Ij串i青案第 11/940164 号。改良热隔离的另一种方法包括以隔开主动区与电极的方式来形成相变材料以及 电极。请参见由本申请案的受让人共有的以下申请案Chen等人于2006年9月7日申请 的题为“I-Shaped Phase Change Memory Cell”的美国专利申请案第 11/348，848 号；Lung 等人于 2007 年 12 月 7 日申请的题为"Phase Change Memory Cell Having Interface Structures with Essentially Equal thermal Impedances and Manufacturing Methods" 的美国专利申请案第11/952646号；Chen于2005年2月5日申请的题为“Heating Center PCRAM Structure and Methods for Making，，的美国申请案第 12/026342 号。因此，目前需要一种仅需小量电流就能使主动区发生相变的相变存储单元结构， 并提供用于制造此元件的方法。

发明内容
本文描述具有小操作电流的相变存储单元。本文描述的存储单元可以减少由存储 元件的主动区所带走的热量，且有效地增加每单位电流值在主动区中所产生的热量，因此 减少发生相变所需的电流量。本文所述的相变存储装置包括导电接触窗、存储元件以及绝缘元件。存储元件包 括位于导电接触窗上的可编程电阻存储材料。绝缘元件包括管状部分，管状部分由导电接 触窗延伸至存储元件，且管状部分具有近端、远端以及定义出内部的内表面，其中近端与导电接触窗相邻。存储装置还包括下电极，下电极接触导电接触窗，且在内部中由近端向上延伸至 远端。下电极具有上表面，上表面以第一接触表面接触与远端相邻的存储元件。存储装置 还包括上电极，存储元件使上电极与管状部分的远端分离，且上电极以第二接触表面接触 存储元件。第二接触表面的表面积大于第一接触表面的表面积。在相变存储元件中，主动区是相变材料可在至少两个固相(solid phase)之间改 变的区域。在所述的结构中，可以形成尺寸极小的主动区，因此减少发生相变所需的电流量 值。在一实施例中，下电极的宽度小于上电极与存储元件的宽度。下电极的宽度较佳是小 于形成存储单元的工艺的最小特征尺寸，此工艺通常是微影工艺。下电极的小宽度与小接 触表面将电流集中于主动区，因而减少在主动区中发生相变所需的电流量值，其中主动区 与下电极的上表面相邻。此外，在一些实施例中，下电极具有高电阻，因此下电极可以作为加热器，使给定 的电流在主动区中产生比原本大的温度变化，因此改善主动区的相变效率。再者，下电极的小宽度使下电极为高热阻路径(thermal resistance path)，因此 限制经由下电极而由存储元件的主动区所带走的热流总量。由于存储元件包围管状部分的外表面，因此主动区位在存储元件的存储材料的体 积内，且隔开主动区与导电接触窗及上电极。因此，存储元件的其余部分可以对主动区提供 热隔离，使主动区与基部及上电极热隔离，如此一来减少发生相变所需的电流量。在一实施 例中，在最大热传导状态时，存储元件的存储材料的热传导系数(thermal conductivity, k)可以小于绝缘元件的介电材料的热传导系数。此外，当主动区位在存储材料的体积内时，可以避免主动区发生蚀刻破坏等问题。在一些实施例中，本文所述的存储单元包括两个或多个下电极以及对应的两个或 多个管状部分。在另一实施例中，下电极为环状且具有定义出内部的内表面，其中内部包含电性 绝缘填充材料。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。


图1为先前技术的“蘑菇型”存储单元的剖面示意图。图2为先前技术的“柱型”存储单元的剖面示意图。图3A与图3B分别为本发明的存储单元的第一实施例的剖面示意图与上视示意 图。图3C为表示一些常用的材料的典型热特性以及GST存储材料的热特性的表。图4为本发明的存储单元的第二实施例的剖面示意图。图5A与图5B分别为本发明的存储单元的第三实施例的剖面示意图与上视示意 图。图5C为图5A与图5B的另一实施例的剖面示意图。图6至图14为图3A与图3B的存储单元的制造方法的步骤流程图。
图15为集成电路的简化方块图，其中包括本发明的存储单元。图16为图15的集成电路的存储单元阵列的实施例的局部示意图。主要元件符号说明100、200、300、400、500、1630、1632、1634、1636 存储单元110、160、210、260 介电层120、220、320、320a、320b、520 下电极125、145、275、326、326a、326b、344、528、812、910 宽度130、230、330、1646、1648、1650、1652 存储元件140、240、340、上电极150、250、335、335a、335b、535 主动区232 侧壁305:导电接触窗324 柱状部分325、325a、325b、525 上表面327、527 外表面333、342:接触表面350 绝缘元件351 远端352,352a,352b 管状部分353 厚度354 基部355、526:内表面356 近端580 填充材料590 实心部分592:环状部分700 催化剂800:下电极材料层810 罩幕900 填充材料层902:开口920、1100 填充材料层1000 绝缘材料层1500:集成电路1505 存储单元阵列1510:字符线译码器1515、1656、1658 字符线1520 位线译码器1525、1660、1662 位线
1530感测电路
1535数据总线
1540数据输入线
1545数据输出线
1550控制器
1555偏压电路电压与电流源
1560总线
1565其它电路
1530感测电路
1654源极线
1655源极线终端电路
1660、,1662 位线
1680电流路径
具体实施例方式将参照图1至图16，以详述本发明的实施例。图1为先前技术的“蘑菇型”存储单元100的剖面示意图。“蘑菇型”存储单元100 包括下电极120、相变存储元件130以及上电极140。下电极120延伸通过介电层110。相 变存储元件130包括位在下电极120上方的相变材料层。上电极140位在相变存储元件 130上方。介电层160包围相变存储元件130。如在图1中可见，下电极120的宽度125小 于上电极140以及相变存储元件130的宽度145。在进行操作时，在上电极140以及下电极120施加电压，使电流从上电极140流向 下电极120而通过相变存储元件130，或使电流从下电极120流向上电极140而通过相变存 储元件130。在相变存储元件130中，主动区150是相变材料可在至少两个固相之间改变的区 域。由于宽度125与宽度145之间具有差异，因此，在进行操作时，电流密度会集中于相变 存储元件130中与下电极120相邻的区域，使得主动区150具有如图1所示的“蘑菇”形状。由于主动区150的相变是因为热而发生，而下电极120与介电层110之间的热传 导会带走主动区的热，且产生显著量的热损失(heat loss)。如此，大量的热损失会导致必 须提供较高的电流才能使主动区150产生想要的变化。图2为先前技术的“柱型”存储单元200的剖面示意图。存储单元200包括下电 极220、柱状相变存储元件230以及上电极240。下电极220位于介电层210中。柱状相变 存储元件230位在下电极220上方。上电极240位在柱状相变存储元件230上方。介电层 260包围柱状相变存储元件230。如在图2中可见，上电极240与下电极220具有相同宽度 275，且上电极240与下电极220的宽度275等于柱状相变存储元件230的宽度。因此，可 以隔开主动区250与上电极240及下电极220，以减少上电极240与下电极220所致的散热 效应。然而，由于主动区250与介电层260邻近，因此相变存储元件230的侧壁232与介电 层260之间仍有热损失存在。此外，柱状相变存储元件230的形成方法可能是先在下电极220与介电层210上
9沉积相变材料层，且接着将相变材料层蚀刻成柱状，以形成柱状相变存储元件230。然而，在 存储装置的制造过程中，可能会对柱状相变存储元件230的侧壁232造成蚀刻破坏，以及柱 状相变存储元件230与下电极220之间可能有对准限度(alignment tolerance)的问题。图3A为存储单元300的第一实施例的剖面示意图，其解决了上述的散热问题且因 此仅需小操作电流。存储单元300包括导电接触窗305与可编程电阻存储元件330，可编程电阻存储元 件330位于导电接触窗305上。导电接触窗305使存储单元300与下方的存取电路(未绘 示，诸如晶体管或二极管)连接。在本实施例中，导电接触窗305包括诸如钨的耐火金属。 其它可用的金属包括钛(Ti)、钼(Mo)、铝(Al)、钽(Ta)、铜(Cu)、钼(Pt)、铱(Ir)、镧(La)、 镍(Ni)以及钌(Ru)。当然，也可以使用其它接触窗结构与材料。举例来说，导电接触窗305 可以是硅化金属或包括经掺杂的半导体材料，其中经掺杂的半导体材料为存取晶体管的漏 极或源极或二极管的端处。存储元件330包括可编程电阻存储材料，且可能包括锌(Zn)、Tl (铊)、Ge (锗)、 锑(Sb)、碲(Te)、硒(Se)、铟(In)、钛(Ti)、镓(Ga)、铋(Bi)、锡(Sn)、铜(Cu)、钯(Pd)、铅 (Pb)、银(Ag)、硫(S)、硅(Si)、氧(0)、磷(P)、砷(As)、氮(N)以及金(Au)的族群的一种或 多种材料。存储单元300亦包括绝缘元件350，绝缘元件350包括管状部分352，管状部分352 由导电接触窗305延伸至存储元件330。管状部分352具有近端356与远端351，其中近端 356与导电接触窗305相邻。管状部分352具有定义出内部的内表面355，且在本实施例中， 管状部分352的内部在近端356处与远端351处具有实质上相同的宽度。在本文中，“实 质上"是为了涵盖在工艺限度内可能产生的差异。绝缘元件350还具有基部354，基部354位在管状部分352的近端356处。基部 354位在导电接触窗305的上表面上，以使导电接触窗305与存储元件330分离。绝缘元件350包括介电材料，且本实施例的绝缘元件350包括氧化硅(SiO2)。可 选地，绝缘元件350可以包括其它介电材料，诸如氮化硅(SiN)或氧化铝(Al2O3)。下电极320接触导电接触窗305，且在管状部分352的内部中由近端356向上延伸 至远端351。下电极320具有外表面327，其中管状部分352的内表面355包围外表面327。 下电极320亦具有上表面325，上表面325以第一接触表面333接触存储元件330中与远端 351相邻的存储材料。下电极320可以包括氮化钛(TiN)或氮化钽(TaN)。在一实施例中，当存储元件 330包括GST(请参照后文中描述)时，由于氮化钛与GST之间具有良好的接触，因此下电极 320较佳是氮化钛，其中氮化钛是半导体工艺中常使用的材料，其在较高温度下提供良好的 扩散阻障能力，其中所谓较高温度也就是GST发生相变的温度，通常是在600-700°C的范围 内。可选地，下电极320可以是钨(W)、氮化钨(WN)、氮化铝钛(TiAlN)或氮化铝钽(TaAlN)， 或在一实施例中，下电极320包括选自由掺杂硅(doped Si)、硅(Si)、锗(Ge)、碳(C)、镓 (Ga)、铬(Cr)、钛(Ti)、钨(W)、钼(Mo)、铝(Al)、钽(Ta)、铜(Cu)、钼(Pt)、铱(Ir)、镧(La)、 镍(Ni)、氮(N)、氧(0)以及钌(Ru)以及上述的组合所组成的族群中的一种或多种元素。在一些实施例中，下电极320包括加热材料，加热材料的电阻率大于导电接触窗 305的材料的电阻率。下电极320亦可包括电阻率较大的材料，其中电阻率较大的材料是指其电阻率大于存储元件330的材料在最高电阻状态下的电阻率。在一实施例中，下电极320包括具有第一导电型态的掺杂半导体材料，以及导电 接触窗305包括具有第二导电型态的掺杂半导体材料，其中第二导电型态与第一导电型态 相反，因而在两者之间形成p-n接面，p-n接面作为二极管储存存储装置或晶体管储存存储 装置的一部分。下电极320的上表面325与管状部分352的上表面在远端351处实质上为共平面。 在本文中，“实质上共平面"是为了涵盖在工艺限度(也就是形成下电极320与绝缘元件 350的工艺与后续工艺)内可能产生的差异，也就是上表面325与远端351的平整度可能不 完全相同。如图3B所示的上视图，在所述的实施例中，下电极320与管状部分352中的每一 者具有环状剖面。然而，在一实施例中，根据用来形成柱状部分320(未图示)与侧壁绝缘 元件350的制造技术，下电极320与侧壁绝缘元件350的剖面也可以是圆形、椭圆形、方形、 矩形或部分为不规则形。请参照图3A的剖面图，存储元件330接触下电极320的上表面325，使下电极320 电性耦合至上电极340。存储元件330亦在管状部分352的上表面下方延伸，以接触管状部 分352的外表面。因此，存储元件330包围绝缘元件350与下电极320。存储单元300亦包括上电极340，其中存储元件330的存储材料使上电极340与管 状部分352的远端351分离。上电极340以第二接触表面342接触存储元件330。第二接 触表面342的表面积大于第一接触表面333的表面积。如上文中对下电极320的材料的描 述，上电极340亦可包括所述的一种或多种材料，且在一些实施例中，上电极340可以包括 多层。举例来说，下电极320可以包括第一材料与第二材料，第一材料接触存储元件330且 根据与存储元件的材料的兼容性(compatibility)来选择，第二材料位在第一材料上且根 据诸如低电阻率等其它优点来选择。在一些实施例中，上电极340可以包括部分位线。在操作中，在上电极340以及下电极320施加电压，使电流从上电极340流向下电 极320而通过接触表面333、342与存储元件330，或从下电极320流向上电极340。在存储元件330中，主动区335是存储材料可在至少两个固相之间改变的区域。如 预期中，可以在所说明的结构中使主动区335为极小的区域，如此可减少发生相变所需的 电流量值。下电极320的宽度326小于上电极340的宽度344，因此第二接触表面342的表 面积大于第一接触表面333的表面积。宽度326较佳是小于形成存储单元300的工艺的最 小特征尺寸，此工艺通常是微影工艺。在与下电极320的上表面325相邻的主动区335中， 小宽度326与小接触表面333能减少在主动区335发生相变所需的电流量值。此外，在一些实施例中，下电极320具有高电阻，因此下电极320可以作为加热器， 使给定的电流在主动区335中产生比原本大的温度变化，因此改善主动区335的相变效率。再者，下电极320的小宽度326使下电极320为高热阻路径，因此限制经由下电极 320而由存储元件330的主动区335所带走的热流总量。由于存储元件330包围管状部分325的外表面，因此主动区335位在存储元件330 的存储材料的体积内，且隔开主动区335与导电接触窗305及上电极340。因此，存储元件 330的其余部分可以对主动区335提供热隔离，使主动区335与导电接触窗305及上电极 340热隔离，如此一来减少发生相变所需的电流量。在一实施例中，在最大热传导状态时，存储元件330的存储材料的热传导系数(k)可以小于绝缘元件350的介电材料的热传导系数。此外，当主动区335位在存储材料的体积内时，可以避免主动区335发生如上述的 蚀刻破坏等问题。图3C为表示一些常用的材料的典型热特性以及GST存储材料的热特性的表。由 图3C可知，GST具有极佳的热特性，包括具有小的热传导系数、比热与热扩散系数。因此， 在一实施例中，通过使主动区335位在存储材料的体积内，存储元件330相较于介电材料可 以对主动区335提供较佳的热隔离，因此减少发生相变所需的电流量。绝缘元件350的管状部分352亦可以对主动区335提供热隔离。此外，在一实施 例中，可以使用薄膜沉积技术将绝缘元件350形成于下电极320的外表面上，因此绝缘元件 350的厚度353可以非常小。此绝缘元件350可限制由主动区335发散的热流，因而有助于 将热流集中在存储元件330的材料中。图4为存储单元400的第二实施例的剖面示意图。存储单元400包括两个下电极 320a、320b以及两个对应的管状部分352a、352b。在其它实施例中，下电极与对应的管状元 件的数目也可以是两个以上。在图4中，存储元件330接触下电极320a、320b的上表面325a、325b，以将导电接 触窗305电耦接至上电极340。在操作中，在上电极340以及导电接触窗305施加电压，使 电流从上电极340流向导电接触窗305而通过下电极320a、320b的上表面325a、325b与存 储元件330，或从导电接触窗305流向上电极340。在存储元件330中，主动区335a、335b是存储材料可在至少两个固相之间改变的 区域。如预期中，可以在所说明的结构中使主动区335a、335b为极小的区域，如此可减少发 生相变所需的电流量值。小宽度326a、326b将电流集中于主动区335a、335b，其中主动区 335a,335b与下电极320a、320b的上表面325a、325b相邻，因而减少在主动区335a、335b中 发生相变所需的电流量值。此外，在一些实施例中，下电极320a、320b具有高电阻，因此下电极320a、320b可 以作为加热器，使给定的电流在主动区335a、335b中产生比原本大的温度变化，因此改善 主动区335a、335b的相变效率。再者，下电极320a、320b的小宽度326a、326b使下电极320a、320b为高热阻路径， 因此限制由存储元件330的主动区335a、335b至导电接触窗305所带走的热流总量。由于存储元件330包围管状部分352a、352b的外表面，且上电极340与管状部分 352a、352b的远端间隔开，因此主动区335a、335b位在存储元件330的存储材料的体积内， 因此使导电接触窗305与上电极340间隔开。因此，存储元件330的其余部分可以对主动 区335a、335b提供热隔离，使主动区335a、335b与导电接触窗305及上电极340热隔离，如 此一来减少发生相变所需的电流量。此外，当主动区335a、335b位在存储材料的体积内时， 可以避免主动区335a、335b发生蚀刻破坏等问题。通过使主动区335a、335b位在存储材料的体积内，存储元件330相较于介电材料 可以对主动区335a、335b提供较佳的热隔离，因此减少发生相变所需的电流量。绝缘元件350的管状部分352a、352b亦可以对主动区335a、335b提供热隔离。此 外，在一实施例中，可以使用薄膜沉积技术将绝缘元件350形成于下电极320a、320b的外表面上，因此绝缘元件350的厚度可以非常小。此绝缘元件350可限制由主动区335a、335b 发散的热流，因而有助于将热流集中在存储元件330的材料中。图5A与图5B分别为存储单元500的第三实施例的剖面示意图与上视示意图。存 储单元500包括环状下电极520，下电极520具有定义出内部的内表面526，其中内部包含 填充材料580。如图5A与图5B所示，在本实施例中，填充材料580由导电接触窗305的上 表面延伸至下电极520的环状上表面525。如图5C所示，在另一实施例中，下电极520可以 包括实心部分590与环状部分592，其中实心部分590位于导电接触窗305附近以及环状部 分592位于上表面525附近，以及环状部分592定义出包含填充材料580的内部。环状下电极520可以包括碳纳米管。在本实施例中，填充材料580为电性绝缘材 料，以及填充材料580可能包括热传导系数小于环状下电极520的材料。可选地，填充材料 580可以包括导电材料，此导电材料的导电率例如是与下电极520的导电率不同。如图5B所示的上视图，在本实施例中，下电极520的内表面526与外表面527定 义出下电极520的环形剖面。在一实施例中，根据用来形成下电极520的制造技术，下电极 520的剖面可以是圆形、椭圆形、方形、矩形或部分为不规则形。因此，本文所述的"环状" 上表面525也未必是圆形，而可以是下电极520的形状。请参照图5A，下电极520的内表面526与外表面527之间具有小宽度528，使得下 电极520以小环状上表面525接触存储元件330。小的环状下电极520将电流密度集中于 存储元件330的一部分，所述存储元件330的一部分为与上表面525相邻的部分，因而减少 发生相变所需的电流量值。下电极520的小宽度528亦增加下电极520的热电阻，因此限 制经由存储元件330的主动区535至导电接触窗305所带走的热流总量。图6至图14为图3A与图3B中的存储单元300的制造方法的步骤流程图。图6为第一步骤，于导电接触窗305上形成导电接触窗305与形成下电极320。图7A至图7B为图6的下电极320的制造步骤的第一实施例，其包括使用纳米线 成长技术(nano-wire growth technique)。图7A说明第一步骤，也就是于导电接触窗305上形成催化剂(catalyst) 700。催 化剂700包括一材料，所述材料有利于在导电接触窗305上成长纳米线下电极320。举例来 说，催化剂700可以包括有利于形成下电极320的材料，诸如硅、锗或碳。当成长包括硅的 纳米线下电极320时，所沉积的催化剂700的材料可以包括金、镍、钛、铁、钴、镓以及上述金 属的各自合金。催化剂700可以通过诸如物理气相沉积技术或化学气相沉积技术来沉积。图7B说明在催化剂700所在位置成长下电极320。所述成长可以包括使催化剂 700暴露于受控的温度、压力以及气体中，其中所述气体包含用以成长纳米线下电极320的 材料。在成长多个下电极320的实施例中，可以在导电接触窗上的多处形成催化剂，而下电 极320成长在那些位置中的每一个位置。形成催化剂700与成长下电极320的例示性方法揭露于美国专利第6，831，017号 与第6，720，240号以及美国专利公开案第2003/0189202号，其中每一者皆以全文引用的方 式并入本文中。在其它实施例中，可以使用无催化剂的纳米线成长技术(catalyst-free nano wire growth technique)来形成下电极320。在不使用催化剂的情况下成长下电极320的 例示性方法包括执行无催化剂的有机金属气相磊晶(MOVPE)技术，此技术揭露于Hersee等人发表于2009年1月1日出版的第45册第1卷的电机电子学会期刊(IEEE Electronic Letters),标题为"GaN nanowire light emitting diodes based on templated and scalable nanowire growth"，其以全文引用的方式并入本文中。图8A至图8B为图6的下电极320的制造步骤的第二实施例。图8A说明第一步骤，也就是于导电接触窗305上形成下电极材料层800，以及于下 电极材料层800上形成罩幕810。在成长多个下电极的实施例中，罩幕810包括多个罩幕单兀。在所说明的实施例中，罩幕810包括光阻，罩幕810的形成方法例如是先对光阻 层进行图案化且接着修整(trim)图案化的光阻层，如此一来，罩幕810具有次微影宽度 (sub1ithographic width)812。接着，以罩幕810为蚀刻罩幕，对下电极材料层800进行蚀刻，以于导电接触窗305 上形成下电极320，而形成如图8B所示的剖面结构。图9A至图9C为图6的下电极320的制造步骤的第三实施例。图9A说明第一步骤，也就是于导电接触窗305上形成具有开口 902的填充材料层 900。其中，开口 902可以具有次微影宽度910，其形成方法如下。首先，例如是在填充材料 层900上形成隔离层以及在隔离层上形成牺牲层。接着，于牺牲层上形成具有开口的罩幕， 其中开口的尺寸与用以形成罩幕的工艺的最小特征尺寸接近或相等，罩幕的开口位于开口 902的上方。接着，以罩幕为蚀刻罩幕，对隔离层与牺牲层进行选择性蚀刻，以于隔离层与 牺牲层中形成通孔，且暴露出填充材料层900的上表面。在移除罩幕后，在通孔上进行选 择性底切蚀刻(selective undercutting etch)，以蚀刻隔离层且不损伤牺牲层与填充材 料层900。接着，在通孔中形成填充材料，其中通孔中的填充材料具有孔洞(void)，这是因 为之前对隔离层进行选择性底切蚀刻工艺所导致的。然后，对通孔中的填充材料进行非等 向性蚀刻工艺，以打开孔洞，且持续进行蚀刻至填充材料层900暴露于通孔下方，因而在通 孔中形成包括填充材料的侧壁间隙壁。侧壁间隙壁具有开口，其中侧壁间隙壁的开口尺寸 实质上由孔洞的尺寸决定，因此可以使侧壁间隙壁的开口尺寸小于微影工艺的最小特征尺 寸。接着，以侧壁间隙壁为蚀刻罩幕，对填充材料层900进行蚀刻，以形成具有宽度910的 开口 902，其中宽度910小于微影工艺的最小特征尺寸。而后，可以通过诸如化学机械研磨 工艺(CMP)等平坦化工艺移除隔离层与牺牲层。接着，于图9A所示的结构上(以及于开口 902中)形成下电极材料层920，以形成 如图9B所示的剖面结构。下电极材料层920的形成方法例如是化学气相沉积工艺。在所 说明的实施例中，下电极材料层920完全填满开口 902。可选地，可以在开口 902的顶部沉 积下电极材料层920，而形成没有空隙存在的下电极材料层920，以产生如图5C所示的具有 实心部分590与环状部分592的下电极520。然后，在填充材料层900上进行诸如化学机械研磨等平坦化工艺，以移除开口 902 以外的下电极材料层920，接着，以选择性蚀刻工艺移除填充材料层900，以形成如图9C所 示的剖面结构。而后，在图6的结构上形成绝缘材料层1000，以形成如图10所示的剖面结构。如 图10所示，绝缘材料层1000与下电极320为共形，以围绕下电极320的外表面327且接触 导电接触窗305的上表面。在所说明的实施例中，绝缘材料层1000包括氮化硅。可选地，绝缘材料层1000也可以包括其它材料。接着，在图10所示的结构上形成填充材料层1100，以形成如图11所示的剖面结 构。填充材料层1100包括一材料，此材料与绝缘材料层1000以及下电极320的材料之间 具有处理选择性(诸如可进行选择性蚀刻工艺)。在所说明的实施例中，填充材料层1100 包括氧化硅。可选地，填充材料层1100也可以包括其它材料。然后，进行诸如化学机械研磨等平坦化工艺，以暴露下电极320的上表面325且由 绝缘材料层1100形成绝缘元件350，以形成如图12所示的剖面结构。而后，例如是利用等向性蚀刻工艺等工艺，选择性地移除填充材料层1100，以形成 如图13A所示的剖面结构。在一实施例中，也可以只移除一部分的填充材料层1100，而另一 部分的填充材料层1100仍覆盖导电接触窗305，以形成如图13B所示的剖面结构。接着，利用在图13B所示的结构上沉积存储材料，以形成存储元件330，以得到如 图14所示的剖面结构，其中存储元件330接触下电极320的上表面325。然后，于图14所 示的结构上形成上电极340，以形成如图3A至图3B所示的存储单元300。图15为包括存储单元阵列1505的集成电路1500的简化方块图。存储单元阵列 1505的存储单元为本文所述的具有小操作电流的存储单元。存储单元包括相变存储元件， 相变存储元件可编程至多个电阻状态，包括较低电阻状态与较高电阻状态。字符线译码器 1510具有读取、重设、重设验证、设定验证以及设定模式，其与沿着存储单元阵列1505中的 列配置的多个字符线1515耦接并且电性导通。位线(行)译码器1520与沿着存储单元阵 列1505中的行配置的多个位线1525电性导通，以读取以及编程存储单元阵列1505中的存 储单元(未图标)。在总线1560上将地址提供至字符线译码器(与驱动器)1510以及位线译码器 1520。经由数据总线1535将区块1530中的感测电路(感测放大器)以及数据输入结构 (包括用于读取以及编程模式的电压及/或电流源)耦接至位线译码器1520。数据输入 线1540将数据自集成电路1500上的输入/输出埠或自集成电路1500内部或外部的其它 数据源提供至区块1530中的数据输入结构。集成电路1500上可包括其它电路1565，诸 如一般用途处理器或专用应用电路，或提供由存储单元阵列1505支持的系统芯片功能性 (system-on-a-chip functionality)的模块组合。数据经由数据输出线1545自区块1530 中的感测放大器提供至集成电路1500上的输入/输出埠，或供应至集成电路1500内部或 外部的其它数据目的地。集成电路1500包括控制器1550，控制器1550用于存储单元阵列1505的存储单 元的读取、重设、重设验证、设定验证以及设定模式。在此实例中，控制器1550是使用偏压 配置状态机(bias arrangement state machine)来实施，用以控制偏压电路电压与电流源 1555的施加，包括对字符线1515、位线1525以及在一些实施例中对源极线进行读取、设定 以及重设的偏压配置的施加。控制器1550可使用此领域中所熟知的专用逻辑电路来实施 的。在其它实施例中，控制器1550包括一般用途处理器，其可实施于相同集成电路上，以执 行控制元件的操作的计算机程序。再者，在又其它实施例中，可利用专用逻辑电路与一般用 途处理器的组合来实施控制器1550。如图16所示，存储单元阵列1505的各个存储单元包括存取晶体管(或诸如二极 管的其它存取装置)以及相变存储元件。在图16中，四个存储单元1630、1632、1634、1636分别具有存储元件1646、1648、1650、1652，其表示具有数百万个存储单元的阵列的一小部 分。存储元件可编程至包括较低以及较高电阻状态的多个电阻状态。存储单元1630、1632、1634、1636的各个存取晶体管中的源极共同连接至源极线 1654，此源极线1654终止于源极线终端电路1655，例如接地端。在另一实施例中，存取装 置的源极线彼此不电性连接，而是可独立控制。源极线终端电路1655可包括诸如电压源以 及电流源的偏压电路，以及包括在一些实施例中用于对源极线1654施加偏压配置(而非接 地)的译码电路。多个字符线，包括字符线1656、1658，沿着第一方向平行延伸。字符线1656、1658 与字符线译码器1510电性导通。存储单元1630、1634的存取晶体管的栅极连接至字符线 1656，且存储单元1632、1636的存取晶体管的栅极共同连接至字符线1658。多个位线，包括位线1660、1662，在第二方向上平行延伸，且与位线译码器1520电 性导通。在所说明的实施例中，各个存储构件配置于相应存取装置的漏极与相应位线之间。 或者，存储构件可在相应存取装置的源极侧上。应理解，存储单元阵列1505不限于图16所示的阵列构形，且亦可有其它阵列构 形。另外，在一些实施例中，可以双极晶体管或二极管代替MOS晶体管，以做为存取装置。在进行操作时，存储单元阵列1505中各个存储单元依据相应存储构件的电阻来 储存数据。举例而言，可通过感测电路1530的感测放大器，将选定存储单元的位在线的电 流与合适参考电流比较，以判定数据值。建立参考电流，使得一预定电流范围对应于逻辑 「0」，而不同的电流范围则对应于逻辑「1」。在具有三个或三个以上的状态的存储单元中，可 建立多个参考电流，使得不同位线电流范围对应于三个或三个以上的状态的各个状态。对存储单元阵列1505的存储单元进行读取或写入时，可将合适电压施加至字符 线1656、1658其中之一，并将位线1660、1662其中的一与一电压耦接，以使得电流流经所选 定的存储单元。举例而言，在位线1660、字符线1658以及源极线1654施加电压，此电压足 以导通存储单元1632的存取晶体管且使路径1680中的电流从位线1660流向源极线1654 或从源极线1654流向位线1660，可建立通过选定存储单元(在此实例中，存储单元1632以 及相应存储构件1648)的电流路径1680。所施加的电压的电平以及持续时间与所进行的操 作有关。在存储单元1632的重设(或抹除)操作中，字符线译码器1510有助于提供合适电 压至字符线1658，以使存储单元1632的存取晶体管导通。位线译码器1520有助于供应具 有合适振幅以及持续时间的一或多个电压脉冲至位线1660，以使电流流经存储构件1648， 用以使得至少主动区的温度升高到高于存储构件1648的相变材料的转变温度且亦高于熔 化温度，以至少使得主动区处于液态。举例而言，接着终止位线1660上的电压脉冲以及字 符线1658上的电压，以终止电流，使得主动区以相对较快的淬熄时间快速地冷却，并稳定 在非晶相。在存储单元1632的读取(或感测)操作中，字符线译码器1510有助于提供合适 电压至字符线1658，以导通存储单元1632的存取晶体管。位线译码器1520有助于施加具 有合适振幅以及持续时间的电压至位线1660，以产生不会造成存储构件1648的电阻状态 发生改变的电流。在位线1660上流经存储构件1648的电流与存储单元1632的存储构件 1648的电阻有关，且因此与存储构件1648的数据状态有关。故，存储单元1632的数据状态
16可以通过感测电路1530的感测放大器将位线1660上的电流与合适参考电流进行比较来判定之。在存储单元1632的设定(或编程)操作中，字符线译码器1510有助于提供合适 电压至字符线1658，以使存储单元1632的存取晶体管导通。位线译码器1520有助于供应 具有合适振幅以及持续时间的电压至位线1660，以使电流流经存储构件1648，用以使得主 动区的至少一部分的温度升高到高于相变材料的转变温度，以使主动区的至少一部分从非 晶相转变至结晶相，此转变使得存储构件1648的电阻下降且可将存储单元1632设定在所 要的状态。本文所述的存储构件的存储材料的实施例包括相变存储的材料，其包括硫属化合 物的材料(chalogenide based materials)以及其它材料。硫族元素包括氧(0)、硫(S)、硒 (Se)以及碲(Te)四种元素中的任一者，所述元素形成元素周期表的VIA族的部分。硫属化 合物包括具有带较多正电的元素或自由基的硫族元素的化合物。硫属化合物合金包括具有 诸如过渡金属的其它材料的硫属化合物的组合。硫属化合物合金通常含有一或多种选自元 素周期表的IVA族的元素，诸如锗(Ge)以及锡(Sn)。通常，硫属化合物合金包括锑(Sb)、镓 (Ga)、铟(In)以及银(Ag)中的一或多者的组合。技术文献已提出许多相变存储材料，包括 以下的合金Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、 In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te 以及 Te/Ge/Sb/S。在 Ge/Sb/Te 合金的 系列中，可以使用的合金组成物的范围相当广。所述组成物可表示为TeaGebSb1(lMa+b)。有一 个研究人员已提出最有用的合金是使沉积材料中Te的平均浓度远低于70%，通常Te的平 均浓度低于约60%且通常低如约23%至约58%且最佳为约48%至58%。在材料中，Ge的 浓度高于约5%且平均为约8%至约30%，通常保持低于50%。最佳地，Ge的浓度在约8% 至约40%的范围中。此组成物中，除了上述主要组成元素以外，另一主要组成元素为Sb。这 些百分比为原子百分比，其中组成元素的原子的百分比的总合为100% (Ovshinsky的美国 专利第5，687，112号，第10至第11行。)。另一个研究员评估的特定合金包括Ge2Sb2Te5、 GeSb2Te4 以及 GeSb4Te7 (Noboru Yamada, "Potential of Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording”，SPIE，第 3109 卷，第 28 至第 37 页(1997))。通 常，可将诸如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、钼(Pt)的过渡金属以及其混合物 或其合金与Ge/Sb/Te组合，以形成具有可编程电阻特性的相变合金。Ovshinsky在美国专 利第5，687，112号的第11至第13行所提出的可用的存储材料的特定实例以引用的方式并 入本案。在一些实施例中，硫属化合物以及其它相变材料掺杂有杂质，使用经掺杂的硫属 化合物来修改存储构件的传导性、转变温度、熔化温度以及其它性质。用以掺杂硫属化合物 的典型杂质包括氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛 以及氧化钛。请参照美国专利第6，800, 504号以及美国专利申请公开案第2005/0029502号。相变合金能够在第一结构状态与第二结构状态之间切换，其中第一结构状态是指 材料为通常非晶固相；而第二结构状态是指在单元的主动信道区中的材料为局部有序，且 材料为通常结晶固相。这些合金至少是双稳态。「非晶」是指比单晶无序的相对较无序的结 构，其可侦测特性例如是具有比结晶相高的电阻率。「结晶」是指比非晶结构有序的相对较
17有序的结构，其可侦测特性例如是比非晶相低的电阻率。通常，在完全非晶状态与完全结晶 状态之间的整个相谱(Spectrum)中，相变材料在局部有序的不同的可侦测状态之间进行 电性切换。受到非晶相与结晶相之间改变所影响的其它材料特性包括原子次序、自由电子 密度以及活化能。材料可切换至不同固相或两个或两个以上的固相的混合相，以在完全非 晶状态与完全结晶状态之间提供灰阶。材料的电性可相应地改变。通过施加电脉冲可使相变合金自一个相状态改变至另一个相状态。据观察，较短、 较高振幅脉冲倾向于将相变材料改变为通常非晶状态。较长、较低振幅脉冲倾向于将相变 材料改变为通常结晶状态。较短、较高振幅脉冲中的能量足够高，可使得结晶结构中的键断 裂，而较短、较高振幅脉冲中的能量足够短，则可以防止原子重新排列成结晶状态。不需过 度实验即可决定适于特定相变合金的脉冲的轮廓(profile)。在接下来的叙述中，是以GST 作为相变材料的代表，然而，当可理解亦可以使用其它类型的相变材料。本文所述的用来形 成相变随机存取存储器(PCRAM)的材料是Ge2Sb2Te5。在本发明的其它实施例中可使用其它可编程电阻存储材料，包括使用不同晶相改 变来决定电阻的其它材料，或使用电脉冲来改变电阻状态的其它存储材料。这些实例包括 用于电阻式随机存取存储(resistance random access memory,RRAM)的材料，如金属氧化 物(metal-oxides)，其包含 W0X、NiO、Nb205、CuO2,Ta2O5,Al2O3>CoO,Fe2O3>HfO2,TiO2, SrTiO3> SrfrO3或(BaSr)Ti03。其它实例包括用于诸如旋转力矩转移(spin-torque-transfer， STT)磁电阻式随机存取存储器(magnetoresistance random access memory, MRAM)的 MRAM 的材料，例如 CoFeB、Fe、Co、Ni、Gd、Dy、CoFe、NiFe、MnAs、MnBi、MnSb、CrO2、MnOFe2O3、 FeOFe2O5, Ni0Fe203> MgOFe2, EuO 和 Y3Fe5O12 中至少一者。请见诸如题为 “Magnetic Memory Device and Method of Fabricating the Same” 的美国专利公开案第 2007/0176251 号， 其并入本文中以供参照。其它实例包括用于可编程金属单元(programmable-metalIiza tion-cell, PMC)存储器或者纳米离子存储存储器(nano-ionic memory)的固态电解质 (solid electrolyte)材料，譬如掺杂银的硫化锗电解质与掺杂铜的硫化锗电解质。请见 诸如 N. E. Gilbert 等人发表在 Solid-State Electronics 期刊(2005 年第 49 期第 1813 至 1819 页)的题为"A macro model of programmable metallization cell devices，，的文 献，其并入本文中以供参照。一种形成硫属化合物的例示性方法是在ImTorr IOOmTorr的压力下，利用物 理气相沉积(Physical Vapor Deposition, PVD)溅镀法或磁控溅镀法以及Ar、N2及/或 He等来源气体。这样的沉积通常是在室温进行。可以使用一种高宽比为1 5的准直管 (collimator)来改善填入效能(fill-in performance) 0也可以用数十伏至数百伏的直流 偏压来改善填入效能。另一方面，可同时使用直流偏压与准直管的结合。题为“ChemicalVapor Deposition of Chalcogenide Materials”的美国专利公 开第2006/0172067号中揭露一种利用化学气相沉积(CVD)形成硫属化合物材料的例示性 方法，其并入本文中以供参照。依据情况，在真空中或在氮气环境中进行沉积后退火处理，以改良硫属化合物材 料的结晶状态。退火温度通常在100°C至400°C的范围中，退火时间少于30分钟。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域 中包括通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
一种相变存储装置，其特征在于，包括导电接触窗；存储元件，包括位于所述导电接触窗上的可编程电阻存储材料；绝缘元件，包括管状部分，所述管状部分由所述导电接触窗延伸至所述存储元件，且所述管状部分具有近端、远端以及定义出第一内部的内表面，其中所述近端与所述导电接触窗相邻；下电极，接触所述导电接触窗，且在所述第一内部中由所述近端向上延伸至所述远端，所述下电极具有上表面，所述上表面以第一接触表面接触与所述远端相邻的所述存储元件；以及上电极，所述存储元件使所述上电极与所述管状部分的所述远端分离，且所述上电极以第二接触表面接触所述存储元件，其中所述第二接触表面的表面积大于所述第一接触表面的表面积。
2.如权利要求1所述的相变存储装置，其特征在于，所述绝缘元件还包括基部，所述基 部位于所述管状部分的所述近端，且位于所述导电接触窗的上表面上，并使所述导电接触 窗与所述存储元件分离。
3.如权利要求1所述的相变存储装置，其特征在于，所述下电极具有定义出第二内部 的内表面，且所述下电极还包括位于所述第二内部中的电性绝缘填充材料。
4.如权利要求1所述的相变存储装置，其特征在于，所述绝缘元件包括多个管状部分， 各个所述管状部分由所述导电接触窗延伸至所述存储元件，且各个所述管状部分具有近 端、远端以及定义出内部的内表面，其中所述近端与所述导电接触窗相邻；所述存储装置包括多个下电极，所述多个下电极接触所述导电接触窗，且在对应的所 述管状部分的所述内部中由所述近端向上延伸至所述远端，且各个所述下电极具有上表 面，所述上表面接触与所述对应的管状部分的所述远端相邻的所述存储元件；以及所述存储元件使所述上电极与各个所述管状部分的所述远端分离。
5.如权利要求1所述的相变存储装置，其特征在于，所述下电极包括一材料，所述材料 的电阻率大于所述导电接触窗的材料的电阻率。
6.如权利要求1所述的相变存储装置，其特征在于，所述存储元件包括一材料，所述材 料的热传导系数小于所述绝缘元件的材料的热传导系数。
7.如权利要求1所述的相变存储装置，其特征在于，所述管状部分的所述第一内部在 所述近端处与所述远端处的宽度实质上相同。
8.—种相变存储装置的制造方法，其特征在于，包括形成导电接触窗；于所述导电接触窗上形成下电极，其中所述下电极具有外表面与上表面；于所述下电极与所述导电接触窗上形成绝缘元件，其中形成所述绝缘元件包括形成管 状部分，所述管状部分具有内表面，所述内表面包围所述下电极的所述外表面，且所述管状 部分具有近端与远端，其中所述近端与所述导电接触窗相邻；于所述绝缘元件上形成存储元件，所述存储元件包括可编程电阻存储材料，所述存储 元件的所述存储材料包围所述管状部分的外表面，且与所述远端相邻的所述存储材料以第 一接触表面与所述下电极的所述上表面接触；以及形成上电极，其中所述存储元件的所述存储材料使所述上电极与所述管状部分的所述 远端分离，且所述上电极以第二接触表面接触所述存储元件，其中所述第二接触表面的表 面积大于所述第一接触表面的表面积。
9.如权利要求8所述的相变存储装置的制造方法，其特征在于，形成所述下电极的步 骤包括使用纳米线成长工艺(nano-wiregrowth process)，以于所述导电接触窗上成长所 述下电极。
10.如权利要求8所述的相变存储装置的制造方法，其特征在于，形成所述下电极的步 骤包括于所述导电接触窗上沉积下电极材料； 于所述下电极材料上形成罩幕；以及 以所述罩幕为蚀刻罩幕，蚀刻所述下电极材料。
11.如权利要求8所述的相变存储装置的制造方法，其特征在于，形成所述下电极的步 骤包括于所述导电接触窗上形成牺牲材料层；形成延伸于所述牺牲材料层中的开口；于所述开口中形成所述下电极，以接触所述导电接触窗；以及移除所述牺牲材料层。
12.如权利要求8所述的相变存储装置的制造方法，其特征在于，形成所述绝缘元件的 步骤包括沉积绝缘材料，所述绝缘材料形成于所述下电极的所述上表面与所述外表面上以及所 述导电接触窗的上表面上；于所述绝缘材料上形成填充材料；平坦化所述填充材料与所述绝缘材料，以暴露所述下电极的所述上表面，因而形成所 述绝缘元件；以及移除所述填充材料，以暴露所述绝缘元件的所述管状部分的所述外表面。
13.如权利要求12所述的相变存储装置的制造方法，其特征在于，移除所述填充材料 的步骤包括移除部分所述填充材料，以及保留包围所述管状部分的下部的填充材料。
14.如权利要求8所述的相变存储装置的制造方法，其特征在于，所述下电极具有定义 出内部的内表面，且所述的存储装置的制造方法还包括在所述内部中形成电性绝缘填充材 料。
15.如权利要求8所述的相变存储装置的制造方法，其特征在于，所述下电极具有定义 出内部的内表面，且所述的存储装置的制造方法还包括在所述内部中形成导电填充材料， 所述导电填充材料的导电率与所述下电极的材料的导电率不同。
16.如权利要求8所述的相变存储装置的制造方法，其特征在于，形成所述下电极的步骤包括于所述导电接触窗上形成多个下电极，其中各个所述下电 极具有外表面与上表面；形成所述绝缘元件的步骤包括于所述多个下电极上形成多个管状部分，其中各个所述 管状部分具有内表面，所述内表面包围对应的所述下电极的所述外表面，且各个所述管状 部分具有近端与远端，其中所述近端与所述导电接触窗相邻；形成所述存储元件的步骤包括于所述多个管状部分上形成所述存储元件，其中所述存 储元件包围所述多个管状部分的所述外表面，且与所述远端相邻的所述存储元件接触所述 多个下电极的所述上表面；以及形成所述上电极包括通过所述存储元件使所述上电极与所述管状部分的所述远端分罔。
17.如权利要求8所述的相变存储装置的制造方法，其特征在于，形成所述下电极的步 骤与形成所述绝缘元件的步骤包括使用纳米线成长技术，于所述导电接触窗上成长所述下电极；以及 于所述下电极的所述外表面上形成所述绝缘元件。
18.一种相变存储装置，其特征在于，包括绝缘元件，包括管状部分，所述管状部分具有内表面、上表面以及外表面，其中所述内 表面定义出内部；第一电极，位于所述内部中；存储元件，包括位于所述绝缘元件上的可编程电阻存储材料，所述存储元件包围所述 管状部分的所述外表面，且所述存储元件以第一接触表面接触所述第一电极，其中所述第 一接触表面与所述管状部分的所述上表面相邻，以及所述存储元件在所述第一接触表面处 具有主动区；以及第二电极，以第二接触表面接触所述存储元件。
19.如权利要求18所述的相变存储装置，其特征在于，所述绝缘元件还包括基部，所述 基部接触所述存储元件。
全文摘要
一种相变存储装置及其制造方法，包括存储元件、导电接触窗、绝缘元件、下电极以及上电极。存储元件包括位于导电接触窗上的可编程电阻存储材料。绝缘元件包括管状部分，其由导电接触窗延伸至存储元件，且具有近端、远端以及定义出内部的内表面，近端与导电接触窗相邻。下电极接触导电接触窗，且在内部中由近端向上延伸至远端。下电极具有上表面，上表面以第一接触表面接触与远端相邻的存储元件。存储元件使上电极与管状部分的远端分离，且上电极接触以第二接触表面接触存储元件。第二接触表面的表面积大于第一接触表面的表面积。
文档编号H01L45/00GK101958399SQ20101022919
公开日2011年1月26日 申请日期2010年7月14日 优先权日2009年7月15日
发明者李明修, 陈介方 申请人:旺宏电子股份有限公司