半导体组件的制作方法

专利名称：半导体组件的制作方法
技术领域：
本发明涉及一种半导体组件的制作及其结构，特别涉及一种在半导体基底上形成 金属层的制作方法及其结构。
背景技术：
在现今的半导体技术中，若欲降低半导体组件的尺寸，势必使得组件中单一集成 电路芯片的封装密度呈现戏剧性地提高，然而，当半导体组件的尺寸缩小时，组件封装密度 将提高，而集成电路芯片上用以提供电性连接的金属内连接层的层数亦必须增加，以有效 地连接基底上相互分离的结构，举例而言，此领域中习知的单一集成电路芯片是具有二至 六层的金属内连接层结构。在成长完多层的金属内连接层结构后，金属接垫是形成于此金属内连接层结构的 顶部，用以提供芯片或是晶粒做为对外的电性连接；接着，形成一保护层以避免芯片遭受 到湿度与污染物的影响，而保护层的材料是可为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅 (silicon oxy-nitride)或是上述材料的组合；而在成长保护层之后，具有复数个电路图案 的晶粒则可连接至一封装基底上，且此封装基底是可具有复数个封脚(pin)以将其上的电 路连接至外部的印刷电路板上。习知用以电性连接晶粒与封装基底的其中一种方法是利用打线技术，其中，一组 相对应的接垫是位于封装基底上，一连接线(connection wire)是利用打线将每一个金属 接垫连接至封装基底上相对应的接垫上，其中打线的方法是超音波打线的方式；接着，在完 成打线后，封装结构是可进行封装(encapsulated)并密封。实际上，打线接合制造方法的可靠度是为一关键的议题，因为打线接合制造方 法是为整个生产流程的后段制造方法之一，所使用的晶粒是已封装且经过测试与筛选 (sorted)，因此，在打线接合制造方法中所产生的错误是直接损坏到良好的晶粒。而为了提 升打线接合的可靠度，用在打线接合的金属接垫必须由可与接合制造方法相互匹配的金属 所组成，而一般在打线接合制造方法中，较常用以做为金属接垫的金属是为铝与铝合金。为了避免在打线接合制造方法中的注入塑料步骤或是延展接合金属线步骤发生 位移的问题，接合的金属接垫必须先形成于芯片的周围，此外，用以连接组件与金属接垫之 间的导电线路层(conductive trace)亦必须增加其长度。且，随着芯片逐渐朝向具有更快 速、更高兼容性的发展趋势，输入/输出连接(1/0 connetions)的数目便极速地增加，然 而，金属接垫与接合金属线之间产生的电感将会阻碍芯片的高速操作。有鉴于此，本发明是针对上述的问题，提出一种在半导体基底上形成金属层的制 作方法及其结构，以解决现有技术中所遭遇的困难。

发明内容
本发明的目的在于提供一种多层结构的金属层，其是直接与半导体基底上的接垫 接合，且此金属层是适用于打线接合、贴带自动接合、薄膜复晶接合或玻璃复晶接合等制造 方法中。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少 一开口暴露出该铜接垫；一铜层，位于该铜接垫上；以及一钯层，位于该铜层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少 一开口暴露出该铜接垫；以及一钯层，位于该铜接垫上，且该钯层的厚度大于1.6微米。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少 一开口暴露出该铜接垫；一镍层，位于该铜接垫上，且该镍层的厚度是大于1.6微米；以及 一钯层，位于该镍层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少 一开口暴露出该铜接垫；一铜层，位于该铜接垫上；以及一钼层，位于该铜层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少 一开口暴露出该铜接垫；以及一钼层，位于该铜接垫上，且该钼层的厚度大于1.6微米。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少 一开口暴露出该铜接垫；一镍层，位于该铜接垫上，且该镍层的厚度是大于1.6微米；以及 一钼层，位于该镍层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的一开 口暴露出该铜接垫；以及一铑层，位于该开口所暴露出的该铜接垫上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的一开口 暴露出该接垫；以及一钌层，位于该开口所暴露出的该接垫上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的一开口 暴露出该接垫；以及一铼层，位于该开口所暴露出的该接垫上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少一 开口暴露出该接垫；一铜层，位于该开口所暴露出的该接垫上；一镍层，位于该铜层上；一 钼层，位于该镍层上；以及一打线导线，位于该钼层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少一 开口暴露出该接垫；一铜层，位于该开口所暴露出的该接垫上；一镍层，位于该铜层上；一 钯层，位于该镍层上；以及一打线导线，位于该钯层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少一 开口暴露出该接垫；一铜层，位于该开口所暴露出的该接垫上；一镍层，位于该铜层上；一 铑层，位于该镍层上；以及一打线导线，位于该铑层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少一 开口暴露出该接垫；一铜层，位于该开口所暴露出的该接垫上；一镍层，位于该铜层上；一 钌层，位于该镍层上；以及一打线导线，位于该钌层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；一第一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内之一第 一开口暴露出该第一铜接垫；以及一金属线路，位于该保护层上，且该金属线路包括一铜层。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；一第一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内之一第 一开口暴露出该第一铜接垫；以及一金属线路，位于该保护层上，且该金属线路包括一钯层。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；一第一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内之一第 一开口暴露出该第一铜接垫；以及一金属线路，位于该保护层上，且该金属线路包括一钼层。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；一第一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内之一第 一开口暴露出该第一铜接垫；以及一金属线路，位于该保护层上，且该金属线路包括一铑层。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；一第一 接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内之一第一 开口暴露出该第一接垫；以及一金属线路，位于该保护层上，该金属线路包括一钌层。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；一第一 接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内之一第一 开口暴露出该第一接垫；以及一金属线路，位于该保护层上，且该金属线路包括一铼层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一铜接垫及一保护层，其中该保护层及该铜接垫位于该半导体基底上，且位 于该保护层内的至少一第一开口暴露出该铜接垫；形成一金属层在该铜接垫及该保护层 上；形成一图案化光阻层在该金属层上，且位于该图案化光阻层内的至少一第二开口暴露 出该金属层；形成一钯层在该第二开口所暴露出的该金属层上；去除该图案化光阻层；以 及去除未在该钯层下的该金属层。
为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一铜接垫及一保护层，其中该保护层及该铜接垫位于该半导体基底上，且位 于该保护层内的至少一第一开口暴露出该铜接垫；形成一金属层在该铜接垫及该保护层 上；形成一图案化光阻层在该金属层上，且位于该图案化光阻层内的至少一第二开口暴露 出该金属层；形成一钼层在该第二开口所暴露出的该金属层上；去除该图案化光阻层；以 及去除未在该钼层下的该金属层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一铜接垫及一保护层，其中该保护层及该铜接垫位于该半导体基底上，且位 于该保护层内的至少一第一开口暴露出该铜接垫；形成一金属层在该铜接垫及该保护层 上；形成一图案化光阻层在该金属层上，且位于该图案化光阻层内的至少一第二开口暴露 出该金属层；形成一铑层在该第二开口所暴露出的该金属层上；去除该图案化光阻层；以 及去除未在该铑层下的该金属层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一接垫及一保护层，其中该保护层及该接垫位于该半导体基底上，且位于该 保护层内的至少一第一开口暴露出该接垫；形成一金属层在该接垫及该保护层上；形成一 图案化光阻层在该金属层上，且位于该图案化光阻层内的至少一第二开口暴露出该金属 层；形成一钌层在该第二开口所暴露出的该金属层上；去除该图案化光阻层；以及去除未 在该钌层下的该金属层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一接垫及一保护层，其中该保护层及该接垫位于该半导体基底上，且位于该 保护层内的至少一第一开口暴露出该接垫；形成一金属层在该接垫及该保护层上；形成一 图案化光阻层在该金属层上，且位于该图案化光阻层内的至少一第二开口暴露出该金属 层；形成一铼层在该第二开口所暴露出的该金属层上；去除该图案化光阻层；以及去除未 在该铼层下的该金属层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一接垫及一保护层，其中该保护层及该接垫位于该半导体基底上，且位于该 保护层内的至少一第一开口暴露出该接垫；形成一金属层在该接垫及该保护层上；形成一 图案化光阻层在该金属层上，且位于该图案化光阻层内的至少一第二开口暴露出该金属 层；形成一铜层在该第二开口所暴露出的该金属层上；形成一镍层在该铜层上；形成一钼 层在该镍层上；去除该图案化光阻层；去除未在该钼层下的该金属层；切割该半导体基底 形成复数半导体组件；以及利用一打线制造方法形成一打线导线在该半导体组件的该钼层 上，并经由该打线导线电性连接至一外界电路。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一接垫及一保护层，其中该保护层及该接垫位于该半导体基底上，且位于该 保护层内的至少一第一开口暴露出该接垫；形成一金属层在该接垫及该保护层上；形成一 图案化光阻层在该金属层上，且位于该图案化光阻层内之一第二开口暴露出该金属层；形 成一铜层在该第二开口所暴露出的该金属层上；形成一镍层在该铜层上；形成一钯层在该 镍层上；去除该图案化光阻层；去除未在该钯层下的该金属层；切割该半导体基底形成复 数半导体组件；以及利用一打线制造方法形成一打线导线在该半导体组件的该钯层上，并经由该打线导线电性连接至一外界电路。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一接垫及一保护层，其中该保护层及该接垫位于该半导体基底上，且位于该 保护层内的至少一第一开口暴露出该接垫；形成一金属层在该接垫及该保护层上；形成一 图案化光阻层在该金属层上，且位于该图案化光阻层内之一第二开口暴露出该金属层；形 成一铜层在该第二开口所暴露出的该金属层上；形成一镍层在该铜层上；形成一铑层在该 镍层上；去除该图案化光阻层；去除未在该铑层下的该金属层；切割该半导体基底形成复 数半导体组件；以及利用一打线制造方法形成一打线导线在该半导体组件的该铑层上，并 经由该打线导线电性连接至一外界电路。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一接垫及一保护层，其中该保护层及该接垫位于该半导体基底上，且位于该 保护层内的至少一第一开口暴露出该接垫；形成一金属层在该接垫及该保护层上；形成一 图案化光阻层在该金属层上，且位于该图案化光阻层内之一第二开口暴露出该金属层；形 成一铜层在该第二开口所暴露出的该金属层上；形成一镍层在该铜层上；形成一钌层在该 镍层上；去除该图案化光阻层；去除未在该钌层下的该金属层；切割该半导体基底形成复 数半导体组件；以及利用一打线制造方法形成一打线导线在该半导体组件的该钌层上，并 经由该打线导线电性连接至一外界电路。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少 一接垫，位于该半导体基底上；至少一含钽的金属层，包覆该接垫的下表面及侧壁；一保护 层，位于该半导体基底上，且位于该保护层内的至少一开口暴露出该接垫；一含钛的金属 层，位于该开口所暴露出的该接垫上；以及一金层，位于该含钛的金属层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少一 开口暴露出该接垫，其中该保护层包括一第一氮硅化合物层、位于该第一氮硅化合物层上 之一第一氧硅化合物层及位于该第一氧硅化合物层上的一第二氮硅化合物层；一含钛的金 属层，位于该开口所暴露出的该接垫上；以及一金层，位于该含钛的金属层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；介电常 数值(k)介于1. 5至3的复数薄膜绝缘层，位于该半导体基底上；复数薄膜线路层，位于该 半导体基底上，该些薄膜线路层之间存在该些薄膜绝缘层的至少其中之一，并透过位于该 些薄膜绝缘层内的复数导通孔连通相邻两层的该些薄膜线路层；至少一接垫，位于该些薄 膜绝缘层上；一保护层，位于该些薄膜绝缘层上及该些薄膜线路层上，且位于该保护层内的 至少一开口暴露出该接垫；一含钛的金属层，位于该开口所暴露出的该接垫上；以及一金 层，位于该含钛的金属层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；一第一 铜接垫，位于该半导体基底上；一含钽的第一金属层，包覆该第一铜接垫的下表面及侧壁； 一保护层，位于该半导体基底上，且位于该保护层内的一第一开口暴露出该第一铜接垫；一 金属线路，位于该保护层上，且该金属线路包括一金层。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；一第 一铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的一
7第一开口暴露出该第一铜接垫，其中该保护层包括一第一氮硅化合物层、位于该第一氮硅 化合物层上的一氧硅化合物层及位于该氧硅化合物层上之一第二氮硅化合物层；一金属线 路，位于该保护层上，且该金属线路包括一金层。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；介电常 数值(k)介于1. 5至3的复数薄膜绝缘层，位于该半导体基底上；复数薄膜线路层，位于该 半导体基底上，并透过位于该些薄膜绝缘层内的复数导通孔连通相邻两层的该些薄膜线路 层；一第一铜接垫，位于该些薄膜绝缘层上；一保护层，位于该些薄膜绝缘层上及该些薄膜 线路层上，且位于该保护层内之一第一开口暴露出该第一铜接垫；以及一金属线路，位于该 保护层上，且该金属线路包括一金层。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少 一开口暴露出该铜接垫；一铜层，位于该铜接垫上；以及一银层，位于该铜层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少 一开口暴露出该铜接垫；以及一银层，位于该铜接垫上，且该银层的厚度大于1.6微米。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少 一开口暴露出该铜接垫；一镍层，位于该铜接垫上，且该镍层的厚度是大于1.6微米；以及 一银层，位于该镍层上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少 一接垫，位于该半导体基底上；至少一含钽的金属层，包覆该接垫的下表面及侧壁；一保护 层，位于该半导体基底上，且位于该保护层内的至少一开口暴露出该接垫；以及一锡银合金 层，位于该开口所暴露出的该接垫上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；至少一 接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内的至少一 开口暴露出该接垫，其中该保护层包括一第一氮硅化合物层、位于该第一氮硅化合物层上 之一氧硅化合物层及位于该氧硅化合物层上之一第二氮硅化合物层；以及一锡银合金层， 位于该开口所暴露出的该接垫上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；介电常 数值(k)介于1. 5至3的复数薄膜绝缘层，位于该半导体基底上；复数薄膜线路层，位于该 半导体基底上，并透过位于该些薄膜绝缘层内的复数导通孔连通相邻两层的该些薄膜线路 层；至少一接垫，位于该些薄膜绝缘层上；一保护层，位于该些薄膜绝缘层上及该些薄膜线 路层上，且位于该保护层内的至少一开口暴露出该接垫；以及一锡银合金层，位于该开口所 暴露出的该接垫上。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；一第一 铜接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内之一第 一开口暴露出该第一铜接垫；以及一金属线路，位于该保护层上，且该金属线路包括一银层。为了实现本发明的上述目的，提出一种线路组件结构，包括一半导体基底；一第一接垫，位于该半导体基底上；一保护层，位于该半导体基底上，且位于该保护层内之一第一 开口暴露出该第一接垫；以及一金属线路，位于该保护层上，且该金属线路包括一锡银合金层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一铜接垫、至少一含钽的金属层及一保护层，其中该保护层及该铜接垫位于 该半导体基底上，该含钽的金属层包覆该铜接垫的下表面及侧壁，且位于该保护层内的至 少一第一开口暴露出该铜接垫；形成一含钛的金属层在该第一开口所暴露的该铜接垫上及 该保护层上；形成一图案化光阻层在该含钛的金属层上，且至少一第二开口位于该图案化 光阻层内；形成一金层在该第二开口内；去除该图案化光阻层；以及去除未在该金层下的 该含钛的金属层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一铜接垫及一保护层，其中该铜接垫位于该半导体基底上，该保护层包括一 第一氮硅化合物层、位于该第一氮硅化合物层上之一氧硅化合物层及位于该氧硅化合物层 上的一第二氮硅化合物层，且位于该保护层内的至少一第一开口暴露出该铜接垫；形成一 含钛的金属层在该第一开口所暴露的该铜接垫上及该保护层上；形成一图案化光阻层在该 含钛的金属层上，且至少一第二开口位于该图案化光阻层内；形成一金层在该第二开口内； 去除该图案化光阻层；以及去除未在该金层下的该含钛的金属层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一铜接垫及一保护层，其中该半导体基底包括复数介电常数值(k)介于1.5 至3的薄膜绝缘层及复数薄膜线路层，该些薄膜线路层位于该些薄膜绝缘层之间，并透过 位于该些薄膜绝缘层内的复数导通孔连通相邻两层的该些薄膜线路层，该保护层位于该些 薄膜绝缘层上及该些薄膜线路层上，且位于该保护层内的至少一第一开口暴露出该铜接 垫；形成一含钛的金属层在该第一开口所暴露出的该铜接垫上及该保护层上；形成一图案 化光阻层在该含钛的金属层上，且至少一第二开口位于该图案化光阻层内；形成一金层在 该第二开口内；去除该图案化光阻层；以及去除未在该金层下的该含钛的金属层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、位于该半导体基底上的至少一铜接垫及位于该半导体基底上之一保护层，且位 于该保护层内的至少一第一开口暴露出该铜接垫；形成一图案化光阻层在该保护层上，且 至少一第二开口位于该图案化光阻层内；无电电镀一第一金属层在该第二开口内；以及去 除该图案化光阻层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底；形成一第一金属层在该半导体基底上；形成一图案化光阻层在该第一金属层 上，且位于该图案化光阻层内的至少一开口暴露出该第一金属层；电镀一第二金属层在该 开口所暴露出的该第一金属层上；无电电镀一第三金属层在该第二金属层上；去除该图案 化光阻层；以及去除未在该第三金属层下的该第一金属层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底；形成一第一金属层在该半导体基底上；形成一图案化光阻层在该第一金属层 上，且位于该图案化光阻层内的至少一开口暴露出该第一金属层；无电电镀一第二金属层 在该开口所暴露出的该第一金属层上；电镀一第三金属层在该第二金属层上；去除该图案化光阻层；以及去除未在该第三金属层下的该第一金属层。为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供一半 导体基底、至少一铜接垫及一保护层，其中该保护层及该铜接垫位于该半导体基底上，且位 于该保护层内的至少一第一开口暴露出该铜接垫；形成一金属层在该铜接垫及该保护层 上；形成一图案化光阻层在该金属层上，且位于该图案化光阻层内的至少一第二开口暴露 出该金属层；形成一银层在该第二开口所暴露出的该金属层上；去除该图案化光阻层；以 及去除未在该银层下的该金属层。实现为了实现本发明的上述目的，提出一种线路组件制作方法，其步骤包括提供 一半导体基底、至少一铜接垫及一保护层，其中该保护层及该铜接垫位于该半导体基底上， 且位于该保护层内的至少一第一开口暴露出该铜接垫；形成一金属层在该铜接垫及该保护 层上；形成一图案化光阻层在该金属层上，且位于该图案化光阻层内的至少一第二开口暴 露出该金属层；形成一锡银合金层在该第二开口所暴露出的该金属层上；去除该图案化光 阻层；以及去除未在该锡银合金层下的该金属层。以下结合具体实施例、结合附图详加说明，当更容易了解本发明的目的、技术内 容、特点及其所达成的功效。


图Ia至图Ie为本发明半导体基底、细联机结构及保护层的制造方法剖面示意 图；图2a至图2k为本发明第一实施例的制造方法剖面示意图；图3a至图3g为本发明第二实施例的制造方法剖面示意图；图4a至图4h为本发明第三实施例的制造方法剖面示意图；图5a至图5i为本发明第四实施例的制造方法剖面示意图；图6a至图6k为本发明第五实施例的制造方法剖面示意图；图7a至图7d为本发明第六实施例的制造方法剖面示意图；图8a至图8k为本发明第七实施例的制造方法剖面示意图；图9a至图9j为本发明第八实施例的制造方法剖面示意图；图IOa至图IOj为本发明第九实施例的制造方法剖面示意图；图Ila至图Ilf为本发明第十实施例的制造方法剖面示意图；图12a至图12i为本发明第十一实施例的制造方法剖面示意图。附图标记说明10半导体基底；12电子组件；14细联机结构；16薄膜绝缘层；18 薄膜线路层；20无机保护层；22沟渠；24导通孔；26阻障层；28种子层；30铜金属；32铜 接垫；34保护层；36开口；38第一金属层；40种子层；42光阻层；44开口 ；46第二金属层； 48聚合物层；50开口 ；52半导体组件；54打线导线；56软性基板；58聚合物；60异方性导 电胶；62玻璃基板；64软性基板；66第二金属层；68第三金属层；70第二金属层；72第三 金属层；74第四金属层；76第二金属层；78第三金属层；80第四金属层；82第五金属层；84 第一金属层；86第二金属层；88光阻层；90第三金属层；92种子层；94光阻层；96开口 ；98 第四金属层；100间隙；102第四金属层；104第五金属层；106第六金属层；108聚合物层； 110第一开口 ；112第二开口 ；114第一金属层；116种子层；118光阻层；120开口 ；122第二金属；124金属线路；126聚合物层；128开口 ；130打线导线；132聚合物层；134第一金属 层；136种子层；138光阻层；140开口 ； 142第二金属层；144金属线路；146聚合物层；148 开口 ；150打线导线；152聚合物层；154开口 ；156第一金属层；158种子层；160光阻层；162 开口 ；164第二金属层；166金属线路；168聚合物层；170开口 ；172打线导线；174第一金属 层；176种子层；178光阻层；180开口 ；182金属凸块；184含锡凸块；186第一金属层；188 种子层；190图案化光阻层；192a开口 ； 192b开口 ； 192c开口 ； 194a第二金属层；194b第二 金属层；194c第二金属层；196a第三金属层；196b第三金属层；196c第三金属层；198图案 化光阻层；200a开口 ；200b开口 ；202a第四金属层；202b第四金属层；204a第五金属层； 204b第五金属层；206光阻层；208开口 ；210金属凸块；320第一铜接垫；322第二铜接垫； 324铜接垫；326铜接垫；328铜接垫；340开口；342开口；344开口。
具体实施例方式本发明是关于一种利用电镀制造方法或无电电镀制造方法以形成一多层结构的 金属层的结构及制作方法，其是与半导体基底上的铜接垫或铝接垫接合，且此金属层是适 用于打线接合、贴带自动接合、薄膜复晶接合或玻璃复晶接合等制造方法中。另外，在本发 明所揭露的每一种结构及方法皆是建构在一半导体基底上，且在此半导体基底上更设有一 细联机结构及一保护层，因此首先将解说有关半导体基底、细联机结构以及保护层的结构 及形成方法，接着再进行本发明各种实施例的说明。首先，请参阅图Ia所示，半导体基底10的形式比如是硅基底、砷化镓基底(GaAs)、 硅化锗基底、具有磊晶硅在绝缘层上(silicon-on-insulator，SOI)的基底，而在此实施 例中半导体基底10是为圆形的一半导体晶圆，且此半导体基底10具有一主动表面，并透 过掺杂五价或三价的离子(例如硼离子或磷离子等)在半导体基底10的主动表面形成多 个电子组件12，而此电子组件12例如是金氧半导体组件(MOS devices)，ρ信道金氧半导 体组件(p-channel MOS devices), η 信道金氧半导体组件(n-channel MOS devices)，双 载子互补式金氧半导体组件(BiCMOS devices)，双载子连接晶体管(Bipolar Junction Transistor, BJT)，互补金属氧化半导体(CMOS)，扩散区(Diffusion area),电阻组件 (resistor) ^^ ^ (capacitor)等。继续请参阅图Ib所示，在半导体基底10的主动表面上形成一细联机结构14，此 细联机结构14是由复数厚度小于3微米(μπι)的薄膜绝缘层16及厚度小于3微米的薄膜 线路层18所构成，其中薄膜线路层18是选自铜金属材质或铝金属材质，而薄膜绝缘层16 又称为介电层，一般是利用化学气相沉积的方式所形成。此薄膜绝缘层16比如为氧化硅、 化学气相沉积的四乙氧基硅烷(TEOS)氧化物、含硅、碳、氧与氢的化合物(例如SiwCxOyHz)、 氮硅化合物、氟化玻璃(FSG)、黑钻石薄膜(Black Diamond)、丝印层(SiLK)、多孔性氧化硅 (porous silicon oxide)或氮氧硅化合物，或是以旋涂方式形成的玻璃(SOG)、聚芳基酯 (polyarylene ether)、聚苯恶唑(polybenzoxazole, ΡΒ0)，或者是其它介电常数值(k)介 于1.5至3的材质。请参阅图Ic所示，就金属镶嵌制造方法而言，形成复数薄膜线路层18在半导体基 底10上的方式是先利用化学气相沉积(chemical vapor deposition, CVD)沉积一无机保 护层20在薄膜绝缘层16的上表面上，此无机保护层20的材质是选自氮硅化合物、氮氧硅化合物或碳硅化合物，接着形成一图案化光阻层在无机保护层20上，并利用位于图案化光 阻层内的图案化开口蚀刻无机保护层20与薄膜绝缘层16而形成由沟渠22与导通孔24所 组成的开口，接着利用溅镀或化学气相沉积的方式沉积一阻障层26在此开口内的下表面 与侧壁上以及无机保护层20的上表面上，其中此阻障层26的材质是选自钽(Ta)、氮化钽 (TaN)Ji (Co)、镍(Ni)、钨(W)、氮化钨(WN)Jjg (Nb)、硅酸铝(aluminum silicate)、氮化 钛(TiN)及氮化硅钛(TiSiN)其中之一，或者是上述材料所形成的合金；再来同样利用溅镀 或化学气相沉积的方式沉积一层例如是铜材质的种子层28在阻障层26上，接着电镀一铜 金属30在此种子层28上，最后利用化学机械研磨(chemical mechanical polish, CMP)的 方式去除位于此开口外的铜金属30、种子层28及阻障层26，直到曝露出无机保护层20的 上表面为止，为使结构简而易懂，仅绘示出细联机结构14其中一层的详细结构于图中。如图Ic所示，以此种方式在沟渠22内所形成的阻障层26、种子层28及铜金属30 是为薄膜线路层18，且薄膜线路层18的厚度是介于0. 1微米到2微米之间，而此些薄膜线 路层18可以透过薄膜绝缘层16内的复数导通孔24连通相邻两层之间的薄膜线路层18或 者是连接至电子组件12上。另外，请参阅图Id所示，以图Ic所述的方式在细联机结构14 最顶部所形成的薄膜线路层18是称为铜接垫32，其用以作为电子组件12对外电性连接的 使用，且同样地此铜接垫32的下表面及侧壁包覆有阻障层26及种子层28。继续请参阅图If所示，在曝露出细联机结构14最顶部的无机保护层20的上表面 后，接着利用化学气相沉积的方式设置一保护层34在曝露出的无机保护层20的上表面以 及铜接垫32上，且此保护层34开设有复数开口 36曝露出多数铜接垫32，其中此些开口 36 的最大横向尺寸是介于0. 5微米至15微米之间，或者是介于15微米至300微米之间。保护层34可以保护半导体基底10内的电子组件12免于湿气与外来离子污染 物(foreign ion contamination)的破坏，也就是说保护层34可以防止移动离子(mobile ions)(比如是钠离子)、水气(moisture)、过渡金属(transition metal)(比如是金、银、 铜)及其它杂质(impurity)穿透，而损坏保护层34下方的晶体管、多晶硅电阻组件或多晶 硅_多晶硅电容组件的电子组件12或薄膜线路。为了达到保护的目的，保护层34通常是 由氧硅化合物、磷硅玻璃、氮硅化合物以及氮氧硅化合物等所组成，且其中上述的氧硅化合 物是可包括有机氧化物或是无机氧化物，而适用于铜接垫32的保护层34目前的制作方式 约有四种不同方法，叙述如下。第一种保护层34制作方法可以是先利用化学气相沉积的步骤形成厚度介于0. 05 至0. 15微米间的一氮氧硅化合物层，接着再利用化学气相沉积的步骤形成厚度介于0. 2至 1. 2微米间的一氧硅化合物层在此氮氧硅化合物层上，接着再利用化学气相沉积的步骤形 成厚度介于0. 2至1. 2微米间的一氮硅化合物层在此氧硅化合物层上。第二种保护层34制作方法可以是选择性地先利用化学气相沉积的步骤形成厚度 介于0. 05至0. 15微米间的一第一氮氧硅化合物层，接着再利用化学气相沉积的步骤形成 厚度介于0. 2至1. 2微米间的一氧硅化合物层在此第一氮氧硅化合物层上，接着可以选择 性地利用化学气相沉积的步骤形成厚度介于0. 05至0. 15微米间的一第二氮氧硅化合物层 在此氧硅化合物层上，接着再利用化学气相沉积的步骤形成厚度介于0. 2至1. 2微米间的 一氮硅化合物层在此第二氮氧硅化合物层上或在此氧硅化合物层上，接着可以选择性地利 用化学气相沉积的步骤形成厚度介于0. 05至0. 15微米间的一第三氮氧硅化合物层在此氮
12硅化合物层上，接着再利用化学气相沉积的步骤形成厚度介于0. 2至1. 2微米间的一氧硅 化合物层在此第三氮氧硅化合物层上或在此氮硅化合物层上。第三种保护层34制作方法可以是先利用化学气相沉积的步骤形成厚度介于0. 2 至1. 2微米间的一第一氮硅化合物层，接着再利用化学气相沉积的步骤形成厚度介于0. 2 至1. 2微米间的一氧硅化合物层在此第一氮硅化合物层上，接着再利用化学气相沉积的步 骤形成厚度介于0. 2至1. 2微米间的一第二氮硅化合物层在此氧硅化合物层上。第四种保护层34制作方法可以是先利用化学气相沉积的步骤形成厚度介于0. 05 至0. 15微米间的一氮氧硅化合物层，接着利用化学气相沉积的步骤形成厚度介于0. 2至 1. 2微米间的一第一氧硅化合物层在此氮氧硅化合物层上，再来利用化学气相沉积的步骤 形成厚度介于0. 2至1. 2微米间的一氮硅化合物层在此第一氧硅化合物层上，接着再利用 化学气相沉积的步骤形成厚度介于0. 2至1. 2微米间的一第二氧硅化合物层在此氮硅化合 物层上。其中在半导体基底10上的保护层34的厚度一般是大于0. 35微米，在较佳的情况 下，氮硅化合物层的厚度通常大于0. 3微米。至此完成半导体基底10、细联机结构14及保护层34的解说，底下将以半导体基底 10上具有铜接垫32而依序分别说明本发明的各个实施例。第一实施例第一实施例是以在铜接垫32上形成金属层为说明标的。请参阅图2a所示，首先 利用溅镀、电镀或化学气相沉积的方式形成一第一金属层38在铜接垫32及保护层34上， 此第一金属层38的材质是选自钛、钨、钴、镍、氮化钛、钛钨合金、钒、铬、铬铜合金、铜、钽及 氮化钽其中之一或所组成的群组的至少其中之一，接着同样利用溅镀、电镀或化学气相沉 积的方式形成一种子层40在第一金属层38上，此种子层40有利于后续金属层的设置，因 此种子层40的材质会随后续的金属层材质有所变化，例如当种子层40上是电镀形成金材 质的金属层时，种子层40的材料是以金为佳；当要电镀形成银材质的金属层时，种子层40 的材料是以银为佳；当种子层40上是电镀形成铜材质的金属层时，种子层40的材料是以铜 为佳；当要电镀形成钯材质的金属层时，种子层40的材料是以钯为佳；当要电镀形成钼材 质的金属层时，种子层40的材料是以钼为佳；当要电镀形成铑材质的金属层时，种子层40 的材料是以铑为佳；当要电镀形成钌材质的金属层时，种子层40的材料是以钌为佳；当要 电镀形成铼材质的金属层时，种子层40的材料是以铼为佳；当要电镀形成镍材质的金属层 时，种子层40的材料是以镍为佳。再来，请参阅图2b所示，利用旋涂(spin-coating)的方式形成一光阻层42在种 子层40上，此光阻层42的型式是为正光阻型式，其材质可为非离子性(nonionic)或酯类 (ester-type)的感旋光性材料，或者是非感旋光性材料。继续请参阅图2c所示，图案化 此光阻层42以形成多数开口 44暴露出种子层40，其中在形成开口 44的过程中是以1倍 (IX)的步进曝光机(steppers)或扫描机(scanners)进行曝光显影，接着当光阻层42为感 光材质时，则比如可以利用微影制造方法(photolithography process)，将光阻层42图案 化而形成多数开口 44，而当光阻层42为非感光材质时，则比如可以利用微影蚀刻制造方法 (photolithography process and etching process), ^lfjfePlM 42 MM^WMM^MJf □ 44。另，在形成光阻层42及其开口 44上，本发明亦可利用网版印刷或热压合干膜的方式形成光阻层42，其中若是以网版印刷方式形成光阻层42则可直接在光阻层42内形成多 数开口 44而暴露出种子层40，然若是以热压合干膜方式形成光阻层42，则可在形成光阻层 42之后，再形成多数开口 44暴露出种子层40，但也可直接在光阻层42内形成多数开口 44 而暴露出种子层40。接着请参阅图2d所示，以电镀或无电电镀的方式形成厚度大于1. 6微米或是大于 2微米的一第二金属层46在开口 44所曝露出的种子层40上，此第二金属层46较佳的厚 度是介于2微米至10微米之间，且此第二金属层46比如是金、铜、银、钯、钼、铑、钌或铼的 单层金属层结构，或是由上述金属材质所组成的复合层，惟第二金属层46除了上述所提的 金属材质外也可使用焊料材料取代，此焊料材料是为锡铅合金层、锡银合金层、锡银铜合金 层、无铅焊料层。若此第二金属层46为焊料材质，则第二金属层46的较佳厚度是介于3微 米至150微米之间。最后，如图2e所示，去除光阻层42以及未在第二金属层46下的种子层40与第一 金属层38，而在去除第一金属层38与种子层40的方式上，可分为干式蚀刻及湿式蚀刻，其 中干式蚀刻是使用高压氩气进行溅击蚀刻而去除未在第二金属层46下的种子层40与第 一金属层38，而进行湿式蚀刻时若种子层40为金的种子层时，则可使用碘化钾溶液进行去 除，若第一金属层38为钛钨合金时，则可使用双氧水进行去除。以图2e所示的结构，本发明可透过曝露于外界的第二金属层46，与打线接合、贴 带自动接合(Tape Automated Bonding，TAB)、玻璃复晶接合(Chip-on-glass，COG)或薄膜 复晶接合(chip on film,C0F)等制造方法相互匹配。例如请参阅图2f至图2h所示，其是 为本实施例应用于打线接合的制造方法步骤的剖面示意图，首先请参阅图2f所示，在完成 图2e所示的结构后，接着形成一聚合物层48在保护层34与第二金属层46上，其中此聚合 物层48具有絶缘功能，其材质比如为热塑性塑料、热固性塑料、聚醯亚胺(p0lyimide，PI)、 苯基环丁烯(benzo-cyclo-butene，BCB)、聚氨脂(polyurethane)、环氧树脂、聚对二甲苯 类高分子、焊罩材料、弹性材料或多孔性介电材料，另外此聚合物层48主要是利用旋涂方 式设置，然亦可利用热压合干膜或网版印刷方式进行。继续请参阅图2g所示，利用蚀刻方式对此聚合物层48进行图案化，以形成多数 开口 50曝露出第二金属层46，其中，当聚合物层48为感光材质时，则比如可以利用微影 制造方法(photolithography process)，将聚合物层48图案化；当聚合物层48为非感 光材质时，则比如可以利用微影蚀刻制造方法(photolithography process and etching process)，将聚合物层48图案化。将聚合物层48图案化之后，可利用烘烤加热、微波加热、 红外线加热其中之一方式进行加热至介于摄氏200度与摄氏320度之间的温度或加热至介 于摄氏320度与摄氏450度之间的温度，以硬化(curing)聚合物层48。接着请参阅图2h，进行切割半导体基底10形成多数半导体组件52，并且藉由打线 制造方法形成打线导线54在所曝露出的第二金属层46顶面上，使半导体组件52电连接至 外界电路，其中以第二金属层46为金层、钼层或钯层时，是为进行打线制造方法的较佳材 质。另，亦可如图2i所示，在完成图2e所形成的结构后，进行切割半导体基底10形成 多数半导体组件52，并藉由卷带自动接合制造方法，使半导体组件52上的第二金属层46接 合在一软性基板56上，接着再以一聚合物58包覆软性基板56及第二金属层46的接合处；此外，请参阅图2 j所示，也可藉由玻璃覆晶封装技术，利用异方性导电胶(ACF) 60将半导体 组件52上的第二金属层46电性连接位于一玻璃基板62上的一接垫；请参阅如图2k所示， 同样也可藉由薄膜复晶技术，利用异方性导电胶60将半导体组件52上的第二金属层46电 性连接位于软性基板64上的一接垫，接着再以一聚合物58包覆软性基板64及第二金属层 46的接合处。第二实施例此实施例与第一实施例相似，不同点在于开口 44所曝露出的种子层40上形成两 层金属层。请参阅图3a所示，在完成图2c所示的结构后，接着以电镀的方式形成一第二金 属层66在开口 44所曝露出的种子层40上，而此第二金属层66的厚度可以是厚度大于1. 6 微米或是介于2微米至10微米之间，又此第二金属层66比如是厚度介于0. 1微米至10微 米之间的铜(较佳厚度是介于0. 5微米至5微米之间)，或者是厚度介于0. 1微米至10微 米之间的镍(较佳厚度是介于0. 5微米至3微米之间)的单层金属层结构。继续请参阅图3b所示，以电镀或无电电镀的方式形成一第三金属层68在第二金 属层66上，而此第三金属层68的厚度可以是大于1. 6微米、大于2微米或是介于2微米 至10微米之间，又此第三金属层68比如是金、铜、银、钯、钼、铑、钌、铼或镍的单层金属层结 构，或由上述金属材质所组成的复合层，惟第三金属层68除了上述所提的金属材质外也可 使用焊料材料取代，此焊料材料是为锡铅合金层、锡银合金层、锡银铜合金层、无铅焊料层。 若此第三金属层68为焊料材质，则第三金属层68的较佳厚度是介于3微米至150微米之 间。最后，如图3c所示，去除光阻层42以及未在第三金属层68下的种子层40与第一 金属层38，而在去除第一金属层38与种子层40的方式上，可分为干式蚀刻及湿式蚀刻，其 中干式蚀刻是使用高压氩气进行溅击蚀刻而去除未在第二金属层42下的种子层40与第 一金属层38，而进行湿式蚀刻时若种子层40为金的种子层时，则可使用碘化钾溶液进行去 除，若第一金属层38为钛钨合金时，则可使用双氧水进行去除。另外，请参阅图3d至图3g所示，在完成图3c所示的结构后，接着切割此半导体基 底10形成多数半导体组件52，而每一半导体组件52皆可使用打线制造方法、卷带自动接合 制造方法、玻璃覆晶封装技术及薄膜复晶接合技术连接至外界电路上，其中接合的过程已 在第一实施例中解说，在此就不重复说明。第三实施例此实施例与第一实施例相似，不同点在于开口 44所曝露出的种子层40上形成三 层金属层。请参阅图4a所示，在完成图2c所示的结构后，接着以电镀的方式形成厚度介于 0. 1微米至10微米之间的一第二金属层70在开口 44所曝露出的种子层40上，例如电镀一 铜层在开口 44所曝露出的种子层40上，而此铜层较佳的厚度是介于0. 5微米至5微米之 间。接着请参阅图4b所示，以电镀或无电电镀的方式形成厚度介于0. 1微米至10微 米之间的一第三金属层72在第二金属层70上，例如电镀一镍层在第二金属层70上，而此 镍层较佳的厚度是介于0.5微米至3微米之间，又例如无电电镀一材质为金、银、钼、钯、铑、 钌、铼的金属在第二金属层70上。再来请参阅图4c所示，以电镀或无电电镀的方式形成一第四金属层74在第三金 属层72上，而此第二金属层46的厚度可以是大于1. 6微米、大于2微米、介于2微米至10
15微米之间或介于2微米至30微米之间，又此第四金属层74比如是金、铜、银、钯、钼、铑、钌 或铼的单层金属层结构，或是由上述金属材质所组成的复合层，惟第四金属层74除了上述 所提的金属材质外也可使用焊料材料取代，此焊料材料是为锡铅合金层、锡银合金层、锡银 铜合金层、无铅焊料层。若此第四金属层74为焊料材质，则第四金属层74的较佳厚度是介 于3微米至150微米之间。最后请参阅图4d所示，去除光阻层42以及未在第四金属层74下的种子层40与第 一金属层38，而在去除第一金属层38与种子层40的方式上，可分为干式蚀刻及湿式蚀刻， 其中干式蚀刻是使用高压氩气进行溅击蚀刻而去除未在第二金属层42下的种子层40与第 一金属层38，而进行湿式蚀刻时若种子层40为金的种子层时，则可使用碘化钾溶液进行去 除，若第一金属层38为钛钨合金时，则可使用双氧水进行去除。另外，请参阅图4e至图4h所示，在完成图4d所示的结构后，接着切割此半导体基 底10形成多数半导体组件52，而每一半导体组件52皆可使用打线制造方法、卷带自动接合 制造方法、玻璃覆晶封装技术及薄膜复晶接合技术连接至外界电路上，其中接合的过程已 在第一实施例中解说，在此就不重复说明。第四实施例此实施例与第一实施例相似，不同点在于开口 44所曝露出的种子层40上先电镀 形成两层金属层后，再以无电电镀形成两层金属。请参阅图5a所示，在完成图2c所示的结 构后，接着以电镀的方式形成厚度介于0. 1微米至10微米之间的一第二金属层76在开口 44所曝露出的种子层40上，例如电镀一铜层在开口 44所曝露出的种子层40上，而此铜层 较佳的厚度是介于0. 5微米至5微米之间。继续请参阅图5b所示，以电镀的方式形成厚度介于0. 1微米至10微米之间的一 第三金属层78在第二金属层76上，例如电镀一镍层在第二金属层76上，而此镍层较佳的 厚度是介于0. 5微米至3微米之间。接着请参阅图5c所示，以无电电镀的方式形成厚度介于0. 001微米至2微米之间 的一第四金属层80在第三金属层78上，此第四金属层80比如是金、铜、银、钯、钼、铑、钌或 铼的单层金属层结构。再来请参阅图5d所示，以无电电镀的方式形成厚度介于2微米至30微米之间的 一第五金属层82在第四金属层80上，此第五金属层82比如是金、铜、银、钯、钼、铑、钌或铼 的单层金属层结构。最后请参阅图5e所示，去除光阻层42以及未在第五金属层82下的种子层40与第 一金属层38，而在去除第一金属层38与种子层40的方式上，可分为干式蚀刻及湿式蚀刻， 其中干式蚀刻是使用高压氩气进行溅击蚀刻而去除未在第二金属层42下的种子层40与第 一金属层38，而进行湿式蚀刻时若种子层40为金的种子层时，则可使用碘化钾溶液进行去 除，若第一金属层38为钛钨合金时，则可使用双氧水进行去除。另外，请参阅图5f至图5i所示，在完成图5e所示的结构后，接着切割此半导体基 底10形成多数半导体组件52，而每一半导体组件52皆可使用打线制造方法、卷带自动接合 制造方法、玻璃覆晶封装技术及薄膜复晶接合技术连接至外界电路上，其中接合的过程已 在第一实施例中解说，在此就不重复说明。第五实施例
16
此实施例是由图If所发展而来，请参阅图6a所示，首先利用溅镀、电镀或化学气 相沉积的方式形成一第一金属层84在铜接垫32及保护层34上，此第一金属层84的材质 是选自钛、钨、钴、镍、氮化钛、钛钨合金、钒、铬、铬铜合金、铜、钽及氮化钽其中之一或所组 成的群组的至少其中之一。继续请参阅图6b所示，利用溅镀、电镀或化学气相沉积的方式形成一第二金属层 86在第一金属层84上，此第二金属层86的材质是选自铝、金、银、钯、钼、铑、钌、铼、锡铅合 金及锡银合金其中之一或所组成的群组的至少其中之一。接着，请参阅图6c所示，利用旋涂(spin-coating)的方式形成一光阻层88在第 二金属层86上，此光阻层88的型式是为负光阻型式，其材质可为非离子性(nonionic)或 酯类(ester-type)的感旋光性材料，或者是非感旋光性材料。继续请参阅图6d所示，图案 化此光阻层88以形成多数开口暴露出第二金属层86，其中在形成开口的过程中是以1倍 (IX)的步进曝光机(steppers)或扫描机(scanners)进行曝光显影，接着当光阻层88为 感光材质时，则比如可以利用微影制造方法(photolithography process)，将光阻层88图 案化而形成多数开口，而当光阻层88为非感光材质时，则比如可以利用微影蚀刻制造方法
(photolithography process and etching process), 光阻层 88 图案化而形成多数开□。另，在形成光阻层88及其开口上，本发明亦可利用网版印刷或热压合干膜的方式 形成光阻层88，其中若是以网版印刷方式形成光阻层88则可直接在光阻层88内形成多数 开口而暴露出第二金属层86，然若是以热压合干膜方式形成光阻层88，则可在形成光阻层 88之后，再形成多数开口暴露出第二金属层86，但也可直接在光阻层88内形成多数开口而
暴露出第二金属层86。再来，请参阅图6e所示，首先去除未在光阻层88下的第二金属层86与第一金属 层84，接着再去除光阻层88。请参阅图6f所示，在完成图6e所示的结构后，利用溅镀、电 镀或化学气相沉积的方式形成一第三金属层90在第二金属层86及保护层34上，此第三金 属层90的材质是选自钛、钨、钴、镍、氮化钛、钛钨合金、钒、铬、铬铜合金、铜、钽及氮化钽其 中之一或所组成的群组的至少其中之一。接着同样利用溅镀、电镀或化学气相沉积的方式 形成一种子层92在第三金属层90上，此种子层92有利于后续金属层的设置，因此种子层 92的材质会随后续的金属层材质有所变化，例如当种子层92上是电镀形成金材质的金属 层时，种子层92的材料是以金为佳；当要电镀形成银材质的金属层时，种子层92的材料是 以银为佳；当种子层92上是电镀形成铜材质的金属层时，种子层92的材料是以铜为佳；当 要电镀形成钯材质的金属层时，种子层92的材料是以钯为佳；当要电镀形成钼材质的金属 层时，种子层92的材料是以钼为佳；当要电镀形成铑材质的金属层时，种子层92的材料是 以铑为佳；当要电镀形成钌材质的金属层时，种子层92的材料是以钌为佳；当要电镀形成 铼材质的金属层时，种子层92的材料是以铼为佳；当要电镀形成镍材质的金属层时，种子 层92的材料是以镍为佳。继续请参阅图6g所示，利用旋涂(spin-coating)的方式形成一光阻层94在种 子层92上，此光阻层94的型式是为正光阻型式，其材质可为非离子性(nonionic)或酯类 (ester-type)的感旋光性材料，或者是非感旋光性材料。接着请参阅图6h所示，图案化 此光阻层94以形成多数开口 96暴露出种子层92，其中在形成开口 96的过程中是以1倍(IX)的步进曝光机(steppers)或扫描机(scanners)进行曝光显影，接着当光阻层94为感 光材质时，则比如可以利用微影制造方法(photolithography process)，将光阻层94图案 化而形成多数开口 96，而当光阻层94为非感光材质时，则比如可以利用微影蚀刻制造方法 (photolithography process and etching process), 光阻层94 图案化而形成多数开口 96。另，在形成光阻层94及其开口 96上，本发明亦可利用网版印刷或热压合干膜的方 式形成光阻层94，其中若是以网版印刷方式形成光阻层94则可直接在光阻层94内形成多 数开口 96而暴露出种子层92，然若是以热压合干膜方式形成光阻层94，则可在形成光阻层 94之后，再形成多数开口 96暴露出种子层92，但也可直接在光阻层94内形成多数开口 96 而暴露出种子层92。接着请参阅图6i所示，以电镀或无电电镀的方式形成厚度介于0. 1微米至10微 米之间的一第四金属层98在开口 96所曝露出的种子层92上，此第四金属层98比如是金、 铜、银、钯、钼、铑、钌或铼的单层金属层结构，或是由上述金属材质所组成的复合层，惟第四 金属层98除了上述所提的金属材质外也可使用焊料材料取代，此焊料材料是为锡铅合金 层、锡银合金层、锡银铜合金层、无铅焊料层。若此第四金属层98为焊料材质，则第四金属 层98的较佳厚度是介于3微米至150微米之间。最后，如图6j所示，去除光阻层94以及未在第四金属层98下的种子层92与第一 金属层90，而在去除第一金属层90与种子层92的方式上，可分为干式蚀刻及湿式蚀刻，其 中干式蚀刻是使用高压氩气进行溅击蚀刻而去除未在第四金属层98下的种子层92与第 一金属层90，而进行湿式蚀刻时若种子层92为金的种子层时，则可使用碘化钾溶液进行去 除，若第一金属层90为钛钨合金时，则可使用双氧水进行去除。此外，当保护层34的顶层是为氧硅化合物层时，若使用干式蚀刻去除未在第四金 属层98下的种子层92与第一金属层90则会如图6k所示，保护层34顶层的氧硅化合物层 亦会被蚀刻，而在保护层34与第一金属层84之间形成一间隙100。另，在完成图6j所示的结构后，接着切割此半导体基底10形成多数半导体组件， 而每一半导体组件皆可使用打线制造方法、卷带自动接合制造方法、玻璃覆晶封装技术及 薄膜复晶接合技术连接至外界电路上，其中接合的过程已在第一实施例中解说，在此就不 重复说明。第六实施例此实施例与第五实施例相似，不同点在于开口 96所曝露出的种子层92上形成三 金属层。请参阅图7a所示，在完成图6h所示的结构后，接着以电镀的方式形成厚度介于 0. 1微米至10微米之间的一第四金属层102在开口 96所曝露出的种子层92上，例如电镀 一铜金属在开口 96所曝露出的种子层92上。再来请参阅图7b所示，同样以电镀的方式形 成厚度介于0. 1微米至10微米之间的一第五金属层104在第四金属层102上，例如电镀一 镍金属在第四金属层102上。继续请参阅图7c所示，以电镀或无电电镀的方式形成厚度 介于0. 1微米至10微米之间的一第六金属层106在第五金属层104上，此第六金属层106 比如是金、铜、银、钯、钼、铑、钌或铼的单层金属层结构，或是由上述金属材质所组成的复合 层，惟第六金属层106除了上述所提的金属材质外也可使用焊料材料取代，此焊料材料是 为锡铅合金层、锡银合金层、锡银铜合金层、无铅焊料层。若此第六金属层106为焊料材质，则第六金属层106的较佳厚度是介于3微米至150微米之间。最后，如图7d所示，去除光阻层94以及未在第六金属层106下的种子层92与第 一金属层90，而在去除第一金属层90与种子层92的方式上，可分为干式蚀刻及湿式蚀刻， 其中干式蚀刻是使用高压氩气进行溅击蚀刻而去除未在第六金属层106下的种子层92与 第一金属层90，而进行湿式蚀刻时若种子层92为金的种子层时，则可使用碘化钾溶液进行 去除，若第一金属层90为钛钨合金时，则可使用双氧水进行去除。此外，在完成图7d所示的结构后，接着切割此半导体基底10形成多数半导体组 件，而每一半导体组件皆可使用打线制造方法、卷带自动接合制造方法、玻璃覆晶封装技术 及薄膜复晶接合技术连接至外界电路上，其中接合的过程已在第一实施例中解说，在此就 不重复说明。第七实施例此实施例是为第一实施例在连接线路(interconnection)上的应用，然为使结构 简而易懂，仅绘示出两个铜接垫32利用一金属线路连接在一起的示意图，并以此做下列说 明，但并不能以此限定本发明。请参阅图8a所示，一半导体基底10上的细联机结构14具有二铜接垫32， 分别为第一铜接垫320与第二铜接垫322。接着请参阅图8b所示，形成一聚合物层 108在保护层34、第一铜接垫320及第二铜接垫322上，其中此聚合物层108具有絶缘 功能，其材质比如为热塑性塑料、热固性塑料、聚醯亚胺(polyimide，PI)、苯基环丁烯 (benzo-cyclo-butene, BCB)、聚氨脂(polyurethane)、环氧树脂、聚对二甲苯类高分子、焊 罩材料、弹性材料或多孔性介电材料，另外此聚合物层108主要是利用旋涂方式设置，然亦 可利用热压合干膜或网版印刷方式进行。继续请参阅图8c所示，利用蚀刻方式对此聚合物层108进行图案化，以形成多数 第一开口 110与第二开口 112而分别曝露出第一铜接垫320与第二铜接垫322，其中，当聚 合物层108为感光材质时，则比如可以利用微影制造方法(photolithography process), 将聚合物层108图案化；当聚合物层108为非感光材质时，则比如可以利用微影蚀刻制造 方法(photolithography process and etching process),聚合物层 108 图案化。MM 合物层108图案化之后，可利用烘烤加热、微波加热、红外线加热其中之一方式进行加热至 介于摄氏200度与摄氏320度之间的温度或加热至介于摄氏320度与摄氏450度之间的温 度，以硬化(curing)聚合物层108。再来请参阅图8d所示，利用溅镀、电镀或化学气相沉积的方式形成一第一金属层 114在第一铜接垫320、第二铜接垫322及聚合物层108上(或包括部份保护层34上)，此 第一金属层114的材质是选自钛、钨、钴、镍、氮化钛、钛钨合金、钒、铬、铬铜合金、铜、钽及 氮化钽其中之一或所组成的群组的至少其中之一，接着同样利用溅镀、电镀或化学气相沉 积的方式形成一种子层116在第一金属层114上，此种子层116有利于后续金属层的设置， 因此种子层116的材质会随后续的金属层材质有所变化，例如当种子层116上是电镀形成 金材质的金属层时，种子层116的材料是以金为佳；当要电镀形成银材质的金属层时，种子 层116的材料是以银为佳；当种子层116上是电镀形成铜材质的金属层时，种子层116的材 料是以铜为佳；当要电镀形成钯材质的金属层时，种子层116的材料是以钯为佳；当要电镀 形成钼材质的金属层时，种子层116的材料是以钼为佳；当要电镀形成铑材质的金属层时，种子层116的材料是以铑为佳；当要电镀形成钌材质的金属层时，种子层116的材料是以钌 为佳；当要电镀形成铼材质的金属层时，种子层116的材料是以铼为佳；当要电镀形成镍材 质的金属层时，种子层116的材料是以镍为佳。再来，请参阅图8e所示，利用旋涂(spin-coating)的方式形成一光阻层118在种 子层116上，此光阻层118的型式是为正光阻型式，其材质可为非离子性(nonionic)或酯 类(ester-type)的感旋光性材料，或者是非感旋光性材料。继续请参阅图8f所示，图案化 此光阻层118以形成开口 120暴露出位于第一铜接垫320上、第二铜接垫322上以及第一 铜接垫320与第二铜接垫322之间的种子层116，其中在形成开口 120的过程中是以1倍 (IX)的步进曝光机(steppers)或扫描机(scanners)进行曝光显影，接着当光阻层118为 感光材质时，则比如可以利用微影制造方法(photolithography process)，将光阻层118 图案化而形成多数开口 120，而当光阻层118为非感光材质时，则比如可以利用微影蚀刻制 造方法(photolithography process and etching process)，将光阻层 118 图案化而形成 多数开口 120。另，在形成光阻层118及其开口 120上，本发明亦可利用网版印刷或热压合干膜的 方式形成光阻层118，其中若是以网版印刷方式形成光阻层118则可直接在光阻层118内形 成多数开口 120而暴露出种子层116，然若是以热压合干膜方式形成光阻层118，则可在形 成光阻层118之后，再形成多数开口 120暴露出种子层116，但也可直接在光阻层118内形 成多数开口 120而暴露出种子层116。接着请参阅图8g所示，以电镀或无电电镀的方式形成一第二金属122在开口 120 所曝露出的种子层116上，此第二金属层122较佳的厚度是介于2微米至10微米之间，且 此第二金属层122比如是金、铜、银、钯、钼、铑、钌或铼的单层金属层结构，或是由上述金属 材质所组成的复合层，惟第二金属层122除了上述所提的金属材质外也可使用焊料材料取 代，此焊料材料是为锡铅合金层、锡银合金层、锡银铜合金层、无铅焊料层。若此第二金属层 122为焊料材质，则第二金属层122的较佳厚度是介于3微米至150微米之间。继续请参阅图8h所示，去除光阻层118以及未在第二金属层122下的种子层116 与第一金属层114，而在去除第一金属层114与种子层116的方式上，可分为干式蚀刻及湿 式蚀刻，其中干式蚀刻是使用高压氩气进行溅击蚀刻而去除未在第二金属层122下的种子 层116与第一金属层114，而进行湿式蚀刻时若种子层116为金的种子层时，则可使用碘化 钾溶液进行去除，若第一金属层114为钛钨合金时，则可使用双氧水进行去除。因此，如图8h所示，由所留下的第一金属层114、种子层116及第二金属层122形 成的金属线路124连接第一铜接垫320及第二铜接垫322，使第一铜接垫320与第二铜接垫 322电性连接。另，请参阅图8i，形成一聚合物层126在金属线路124及聚合物层108上， 其中此聚合物层126具有絶缘功能，其材质比如为热塑性塑料、热固性塑料、聚醯亚胺 (polyimide, PI)、苯基环丁烯(benzo-cyclo-butene, BCB)、聚氨月旨(polyurethane)、环氧 树脂、聚对二甲苯类高分子、焊罩材料、弹性材料或多孔性介电材料，另外此聚合物层126 主要是利用旋涂方式设置，然亦可利用热压合干膜或网版印刷方式进行。继续请参阅图8j所示，利用蚀刻方式对此聚合物层126进行图案化，以形成多数 开口 128曝露出金属线路124的第二金属层122，其中，当聚合物层126为感光材质时，则比如可以利用微影制造方法(photolithography process)，将聚合物层126图案化；当聚合 物层126为非感光材质时，则比如可以利用微影蚀刻制造方法(photolithography process and etching process)，将聚合物层126图案化。将聚合物层126图案化之后，可利用烘烤 加热、微波加热、红外线加热其中之一方式进行加热至介于摄氏200度与摄氏320度之间的 温度或加热至介于摄氏320度与摄氏450度之间的温度，以硬化(curing)聚合物层126。最后请参阅图8k，进行切割半导体基底10形成多数半导体组件52，并且藉由打线 制造方法形成打线导线130在所曝露出金属线路124的第二金属层122的顶面上，使半导 体组件52电连接至外界电路，其中以第二金属层122为金层、钼层或钯层时，是为进行打线 制造方法的较佳材质。本实施例形成连接线路(interconnection)的方式亦可应用在第二实施例至第 六实施例上，在此特以说明，惟并不再次详加叙述。第八实施例此实施例是以在半导体基底10上形成被动组件为说明标的，其中此被动组件例 如是电感(线圈)组件、电阻组件、电容组件等，且此半导体基底10上具有铜接垫32。请 参阅图9a所示，利用旋涂(spin-coating)方式形成一聚合物层132在保护层34上，此 聚合物层132具有絶缘功能，且此聚合物层132的材质是选自材质比如为热塑性塑料、热 固性塑料、聚醯亚胺(polyimide，PI)、苯基环丁烯(benzo-cyclo-butene，BCB)、聚氨脂 (polyurethane)、环氧树脂、聚对二甲苯类高分子、焊罩材料、弹性材料或多孔性介电材料 其中之一。另外，此聚合物层132除了利用旋涂(spin-coating)方式也可以利用热压合干 膜方式、网版印刷方式进行，此聚合物层132的厚度是介于2微米至50微米之间。接着将聚合物层132以烘烤加热、微波加热、红外线加热其中之一方式进行加热 至介于摄氏200度与摄氏320度之间的温度或加热至介于摄氏320度与摄氏450度之间的 温度，以硬化(curing)聚合物层132。请参阅图9b所示，再来利用溅镀、电镀或化学气相沉积的方式形成一第一金属层 134在聚合物层132上，此第一金属层134的材质是选自钛、钨、钴、镍、氮化钛、钛钨合金、 钒、铬、铬铜合金、铜、钽及氮化钽其中之一或所组成的群组的至少其中之一，接着同样利用 溅镀、电镀或化学气相沉积的方式形成一种子层136在第一金属层134上，此种子层136有 利于后续金属层的设置，因此种子层136的材质会随后续的金属层材质有所变化，例如当 种子层136上是电镀形成金材质的金属层时，种子层136的材料是以金为佳；当要电镀形成 银材质的金属层时，种子层136的材料是以银为佳；当种子层136上是电镀形成铜材质的金 属层时，种子层136的材料是以铜为佳；当要电镀形成钯材质的金属层时，种子层136的材 料是以钯为佳；当要电镀形成钼材质的金属层时，种子层136的材料是以钼为佳；当要电镀 形成铑材质的金属层时，种子层136的材料是以铑为佳；当要电镀形成钌材质的金属层时， 种子层136的材料是以钌为佳；当要电镀形成铼材质的金属层时，种子层136的材料是以铼 为佳；当要电镀形成镍材质的金属层时，种子层136的材料是以镍为佳。继续请参阅图9c所示，利用旋涂(spin-coating)的方式形成一光阻层138在种 子层136上，此光阻层138的型式是为正光阻型式，其材质可为非离子性(nonionic)或酯 类(ester-type)的感旋光性材料，或者是非感旋光性材料。接着请参阅图9d所示，图案化 此光阻层138以形成一线圈形状的开口 140暴露出种子层136，其中在形成开口 140的过程
21中是以1倍(IX)的步进曝光机(steppers)或扫描机(scanners)进行曝光显影，接着当光 阻层138为感光材质时，则比如可以利用微影制造方法(photolithography process)，将 光阻层138图案化而形成线圈形状的开口 140，而当光阻层138为非感光材质时，则比如可 以利用微影蚀刻制造方法(photolithography process and etching process)，将光阻层 138图案化而形成线圈形状的开口 140。另，在形成光阻层138及其线圈形状的开口 140上，本发明亦可利用网版印刷或热 压合干膜的方式形成光阻层138，其中若是以网版印刷方式形成光阻层138，则可直接在光 阻层138内形成线圈形状的开口 140而暴露出种子层136，然若是以热压合干膜方式形成光 阻层138，则可在形成光阻层138之后，再形成线圈形状的开口 140暴露出种子层136，但也 可直接在光阻层138内形成线圈形状的开口 140而暴露出种子层136。接着请参阅图9e所示，以电镀或无电电镀的方式形成厚度大于1微米的一第二金 属层142在开口 140所曝露出的种子层136上，此第二金属层142较佳的厚度是介于2微 米至30微米之间，且此第二金属层142比如是金、铜、银、钯、钼、铑、钌或铼的单层金属层结 构，或是由上述金属材质所组成的复合层，惟第二金属层142除了上述所提的金属材质外 也可使用焊料材料取代，此焊料材料是为锡铅合金层、锡银合金层、锡银铜合金层、无铅焊 料层。若此第二金属层142为焊料材质，则第二金属层142的较佳厚度是介于3微米至150 微米之间。请参阅图9f所示，最后去除光阻层138以及未在第二金属层142下的种子层136 与第一金属层134，而在去除第一金属层134与种子层136的方式上，可分为干式蚀刻及湿 式蚀刻，其中干式蚀刻是使用高压氩气进行溅击蚀刻而去除未在第二金属层142下的种子 层136与第一金属层134，而进行湿式蚀刻时若种子层136为金的种子层时，则可使用碘化 钾溶液进行去除，若第一金属层134为钛钨合金时，则可使用双氧水进行去除。因此，所留下的第二金属层142、种子层136与第一金属层134即形成一呈线圈形 状的金属线路144，如第9g图所示，此线圈形状的金属线路144可作被动组件中的电感，当 此线圈形状的金属线路144通过电流时，即产生感应电动势，使保护层34下方的薄膜线路 层18感应。另外，在此说明此线圈形状的金属线路144在使用时(通入电流)，会产生大量 的静电，大约为1500伏特(V)，因为聚合物层132必须有一定程度的厚度，才能防止薄膜线 路层18及薄膜绝缘层16损坏。再来，如图9h所示，形成一聚合物层146在金属线路144及聚合物层132上， 其中此聚合物层146具有絶缘功能，其材质比如为热塑性塑料、热固性塑料、聚醯亚胺 (polyimide, PI)、苯基环丁烯(benzo-cyclo-butene, BCB)、聚氨月旨(polyurethane)、环氧 树脂、聚对二甲苯类高分子、焊罩材料、弹性材料或多孔性介电材料，另外此聚合物层146 主要是利用旋涂方式设置，然亦可利用热压合干膜或网版印刷方式进行。继续请参阅图9i所示，利用蚀刻方式对此聚合物层146进行图案化，以形成多数 开口 148曝露出金属线路144的第二金属层142，其中，当聚合物层146为感光材质时，则比 如可以利用微影制造方法(photolithography process)，将聚合物层146图案化；当聚合 物层146为非感光材质时，则比如可以利用微影蚀刻制造方法(photolithography process and etching process)，将聚合物层146图案化。将聚合物层146图案化之后，可利用烘烤 加热、微波加热、红外线加热其中之一方式进行加热至介于摄氏200度与摄氏320度之间的温度或加热至介于摄氏320度与摄氏450度之间的温度，以硬化(curing)聚合物层146。最后请参阅图9j，进行切割半导体基底10形成多数半导体组件52，并且藉由打线 制造方法形成打线导线150在所曝露出金属线路144的第二金属层142的顶面上，使半导 体组件52电连接至外界电路，其中以第二金属层142为金层、钼层或钯层时，是为进行打线 制造方法的较佳材质。惟本实施例形成线圈状的金属线路的方式亦可应用在第二实施例至第六实施例 上，在此特以说明，惟并不再次详加叙述。第九实施例此实施例是为第一实施例在重配置线路(RDL)上的应用，然为使结构简而易懂， 仅绘示出一铜接垫利用一金属线路连接至一对外接垫的示意图，并以此做下列说明。请参阅图IOa所示，在形成保护层34后，接着形成厚度介于3微米至50微米之间 的一聚合物层152在此保护层34及铜接垫32上，此聚合物层152具有絶缘功能，且此聚合 物层152的材质是选自材质比如为热塑性塑料、热固性塑料、聚醯亚胺(p0lyimide，PI)、苯 基环丁烯(benzo-cyclo-butene，BCB)、聚氨脂(polyurethane)、环氧树脂、聚对二甲苯类 高分子、焊罩材料、弹性材料或多孔性介电材料，此外此聚合物层152主要是利用旋涂方式 设置，另也可利用热压合干膜或网版印刷方式进行。接着如图IOb所示，利用蚀刻方式对此聚合物层152进行图案化，以形成多数开口 154曝露出铜接垫32。其中值得注意的是，当聚合物层152是为感光材质时，则比如可以利 用微影制造方法(photolithography process)，将聚合物层152图案化；当聚合物层152 是为非感光材质时，则比如可以利用微影蚀刻制造方法(photolithography process and etching process)，将聚合物层152图案化。将聚合物层152图案化之后，可利用烘烤加热、 微波加热、红外线加热其中之一方式进行加热至介于摄氏200度与摄氏320度之间的温度 或加热至介于摄氏320度与摄氏450度之间的温度，以硬化(curing)聚合物层152。继续请参阅图IOc所示，利用溅镀、电镀或化学气相沉积的方式形成一第一金属 层156在聚合物层152上，此第一金属层156的材质是选自钛、钨、钴、镍、氮化钛、钛钨合 金、钒、铬、铬铜合金、铜、钽及氮化钽其中之一或所组成的群组的至少其中之一，接着同样 利用溅镀、电镀或化学气相沉积的方式形成一种子层158在第一金属层156上，此种子层 158有利于后续金属层的设置，因此种子层158的材质会随后续的金属层材质有所变化，例 如当种子层158上是电镀形成金材质的金属层时，种子层158的材料是以金为佳；当要电镀 形成银材质的金属层时，种子层158的材料是以银为佳；当种子层158上是电镀形成铜材质 的金属层时，种子层158的材料是以铜为佳；当要电镀形成钯材质的金属层时，种子层158 的材料是以钯为佳；当要电镀形成钼材质的金属层时，种子层158的材料是以钼为佳；当要 电镀形成铑材质的金属层时，种子层158的材料是以铑为佳；当要电镀形成钌材质的金属 层时，种子层158的材料是以钌为佳；当要电镀形成铼材质的金属层时，种子层158的材料 是以铼为佳；当要电镀形成镍材质的金属层时，种子层158的材料是以镍为佳。继续请参阅图IOd所示，利用旋涂(spin-coating)的方式形成一光阻层160在 种子层158上，此光阻层160的型式是为正光阻型式，其材质可为非离子性(nonionic)或 酯类(ester-type)的感旋光性材料，或者是非感旋光性材料。接着请参阅图IOe所示，图 案化此光阻层160以形成开口 162暴露出位于铜接垫32上的种子层158以及位于铜接垫32旁的部份聚合物层152上的种子层158，其中在形成开口 162的过程中是以1倍(IX) 的步进曝光机(steppers)或扫描机(scanners)进行曝光显影，接着当光阻层160为感 光材质时，则比如可以利用微影制造方法(photolithography process)，将光阻层160图 案化而形成开口 162，而当光阻层160为非感光材质时，则比如可以利用微影蚀刻制造方 夕去(photolithography process and etching process),^fjfePlM 160j^Jf Π
162。另，在形成光阻层160及其开口 162上，本发明亦可利用网版印刷或热压合干膜的 方式形成光阻层160，其中若是以网版印刷方式形成光阻层160，则可直接在光阻层160内 形成开口 162而暴露出种子层158，然若是以热压合干膜方式形成光阻层160，则可在形成 光阻层160之后，再形成开口 162暴露出种子层158，但也可直接在光阻层160内形成开口 162而暴露出种子层158。再来请参阅图IOf所示，以电镀或无电电镀的方式形成厚度大于1微米的一第二 金属层164在开口 162所曝露出的种子层158上，此第二金属层164较佳的厚度是介于2 微米至30微米之间，且此第二金属层164比如是金、铜、银、钯、钼、铑、钌或铼的单层金属层 结构，或是由上述金属材质所组成的复合层，惟第二金属层164除了上述所提的金属材质 外也可使用焊料材料取代，此焊料材料是为锡铅合金层、锡银合金层、锡银铜合金层、无铅 焊料层。若此第二金属层164为焊料材质，则第二金属层164的较佳厚度是介于3微米至 150微米之间。请参阅图IOg所示，最后去除光阻层160以及未在第二金属层164下的种子层158 与第一金属层156，而在去除第一金属层156与种子层158的方式上，可分为干式蚀刻及湿 式蚀刻，其中干式蚀刻是使用高压氩气进行溅击蚀刻而去除未在第二金属层164下的种子 层158与第一金属层156，而进行湿式蚀刻时若种子层158为金的种子层时，则可使用碘化 钾溶液进行去除，若第一金属层156为钛钨合金时，则可使用双氧水进行去除。因此，由所留下的第二金属层164、种子层158与第一金属层156则形成一金属线 路166，亦即一重配置线路层，值得注意的特点在于此实施例主要是将金属线路166形成在 开口 154上及延伸至部分的聚合物层152上，并不是单纯形在开口 154上，而所延伸的金属 线路166则有利于后续的线路的设置。再来，请参阅图IOh所示，形成一聚合物层168在金属线路166及聚合物层152 上，其中此聚合物层168具有絶缘功能，其材质比如为热塑性塑料、热固性塑料、聚醯亚胺 (polyimide, PI)、苯基环丁烯(benzo-cyclo-butene, BCB)、聚氨月旨(polyurethane)、环氧 树脂、聚对二甲苯类高分子、焊罩材料、弹性材料或多孔性介电材料，另外此聚合物层168 主要是利用旋涂方式设置，然亦可利用热压合干膜或网版印刷方式进行。继续请参阅图IOi所示，利用蚀刻方式对此聚合物层168进行图案化，以形成多数 开口 170曝露出金属线路166的第二金属层164，其中当聚合物层168为感光材质时，则比 如可以利用微影制造方法(photolithography process)，将聚合物层168图案化；当聚合 物层168为非感光材质时，则比如可以利用微影蚀刻制造方法(photolithography process and etching process)，将聚合物层168图案化。将聚合物层168图案化之后，可利用烘烤 加热、微波加热、红外线加热其中之一方式进行加热至介于摄氏200度与摄氏320度之间的 温度或加热至介于摄氏320度与摄氏450度之间的温度，以硬化(curing)聚合物层168。此外，由开口 170所曝露出的金属线路166的第二金属层164顶面即作为一对外接垫，此对 外接垫透过金属线路166连接至铜接垫32，另从俯视透视图观之，此对外接垫的位置是不 同于铜接垫32的位置。请参阅图10j，最后进行切割半导体基底10形成多数半导体组件52，并且藉由打 线制造方法形成打线导线172在对外接垫上，使半导体组件52电连接至外界电路，其中以 第二金属层164为金层、钼层或钯层时，是为进行打线制造方法的较佳材质。惟本实施例形成重配置线路(RDL)的方式亦可应用在第二实施例至第六实施例 上，在此特以说明，惟并不再次详加叙述。第十实施例此实施例与第九实施例相似，不同点在于对外接垫是用来连接高度大于8微米之 一金凸块。请参阅图Ila所示，在完成图IOi所示的结构后，接着利用溅镀、电镀或化学气相 沉积的方式形成一第一金属层174在聚合物层168及作为对外接垫的第二金属层164顶面 上，此第一金属层174的材质是选自钛、钨、钴、镍、氮化钛、钛钨合金、钒、铬、铬铜合金、铜、 钽及氮化钽其中之一或所组成的群组的至少其中之一，接着同样利用溅镀、电镀或化学气 相沉积的方式形成一种子层176在第一金属层174上，此种子层176有利于后续金属层的 设置，因此种子层176的材质会随后续的金属层材质有所变化，例如当种子层176上是电镀 形成金材质的金属层时，种子层176的材料是以金为佳；当要电镀形成银材质的金属层时， 种子层176的材料是以银为佳；当种子层176上是电镀形成铜材质的金属层时，种子层176 的材料是以铜为佳；当要电镀形成钯材质的金属层时，种子层176的材料是以钯为佳；当要 电镀形成钼材质的金属层时，种子层176的材料是以钼为佳；当要电镀形成铑材质的金属 层时，种子层176的材料是以铑为佳；当要电镀形成钌材质的金属层时，种子层176的材料 是以钌为佳；当要电镀形成铼材质的金属层时，种子层176的材料是以铼为佳；当要电镀形 成镍材质的金属层时，种子层176的材料是以镍为佳。再来，请参阅图lib所示，利用旋涂(spin-coating)的方式形成一光阻层178在 种子层176上，此光阻层178的型式是为正光阻型式，其材质可为非离子性(nonionic)或 酯类(ester-type)的感旋光性材料，或者是非感旋光性材料。继续请参阅图Ilc所示，图 案化此光阻层178以形成开口 180暴露出位于对外接垫上的种子层176，其中在形成开口 180的过程中是以1倍(IX)的步进曝光机(steppers)或扫描机(scanners)进行曝光显 影，接着当光阻层178为感光材质时，则比如可以利用微影制造方法(photolithography process)，将光阻层178图案化，而当光阻层178为非感光材质时，则比如可以利用微影蚀 刻制造方法(photolithography process and etching process)，将光阻层 178 图案化。另，在形成光阻层178及其开口 180上，本发明亦可利用网版印刷或热压合干膜的 方式形成光阻层178，其中若是以网版印刷方式形成光阻层178则可直接在光阻层178内 形成开口 180而暴露出种子层176，然若是以热压合干膜方式形成光阻层178，则可在形成 光阻层178之后，再形成开口 180暴露出种子层176，但也可直接在光阻层178内形成开口 180而暴露出种子层176。接着请参阅图Ild所示，以电镀的方式形成高度大于8微米之一金属凸块182在 开口 180所曝露出的种子层176上，此金属凸块182比如是金、铜、银、钯、钼、铑、钌或铼的 单层金属层结构，或是由上述金属材质所组成的复合层。
最后，如图lie所示，去除光阻层178以及未在金属凸块182下的种子层176与第 一金属层174，而在去除第一金属层174与种子层176的方式上，可分为干式蚀刻及湿式蚀 刻，其中干式蚀刻是使用高压氩气进行溅击蚀刻而去除未在金属凸块182下的种子层176 与第一金属层174，而进行湿式蚀刻时若种子层176为金的种子层时，则可使用碘化钾溶液 进行去除，若第一金属层174为钛钨合金时，则可使用双氧水进行去除。另，金属凸块182可 利用打线接合、贴带自动接合、薄膜复晶接合或玻璃复晶接合等技术接合在一外界基板上。 因此，铜接垫32可透过金属线路166连接对外接垫，并利用对外接电连接高度大于8微米 的金属凸块，进而电性连接外界基板。此外，若图lie所示的结构是以电镀的方式形成高度大于10微米之一含锡凸块 184在对外接垫上，并在经过回焊(re-flow)之后，含锡凸块184呈如图Ilf所示的形状而 与对外接垫连接。第—^一实施例请参阅图12b至图12i所示，其是形成图12a的结构所经过的每一步骤中相对应 的结构剖面示视图。首先，请参阅图12b所示，提供一半导体基底10，此半导体基底10上包括有复数电 路组件12，如晶体管、内存以及/或是逻辑组件、复数薄膜绝缘层16与复数薄膜线路缘层 18，此些薄膜线路层18可以透过薄膜绝缘层16内的复数导通孔24连通相邻两层之间的薄 膜线路层18或者是连接至相对应的电子组件12上。另外，复数个铜接垫324、326、328形 成在半导体基底10的顶部表面上，而此些铜接垫324、326、328是为半导体基底10上的薄 膜线路层18顶部表面的一部份，可分别与底层的集成电路电性连接，且同样地此些铜接垫 324、326、328的下表面及侧壁均包覆有阻障层26及种子层28。一保护层34是覆盖在半导体基底10上的无机保护层20的顶部表面，并且铜接垫 324、326、328是分别藉由保护层34上的开口 340、342、344以部分地暴露在外。一般而言， 开口 340、342、344的最大横向尺寸约介于0. 5至15微米之间，而在其它的实施态样中，开 口 340、342、344的最大横向尺寸亦可介于15至300微米之间。形成一第一金属层186覆盖在保护层34顶部表面以及开口 340、342、344所暴露 出的铜接垫324、326、328上，另外此第一金属层186的轮廓是与保护层34的顶部表面及开 口 340、342、344的轮廓相符合，并且更将上述的复数个开口 340、342、344密封。其中，第一 金属层186的较佳厚度是介于0. 1至10微米之间。根据本实施例，可用于第一金属层186的材料包括钛、钨、钴、镍、氮化钛、氮化 钨、钒、铬、铜、铬铜、钽、氮化钽、上述材料所形成的合金，或是上述材料组合而成的复合层。 随后，一种子层(seed layer) 188是可选择性地形成在此第一金属层186上方。接续，请参考图12c所示，一图案化光阻层190是形成在种子层188上，且此图案 化光阻层190是可藉由一般微影成像(lithography)的制造方法方式形成，一般而言，微影 成像制造方法是包括有以下步骤光阻涂布、光阻烘烤、曝光以及显影，其中，上述的光阻是 可为一干燥的薄膜。此图案化光阻层190具有复数个开口 192a、192b、192c，此外开口 192a 是直接形成在铜接垫324的上方，开口 192b是直接形成在铜接垫326的上方，其是用以定 义出形成重配置线路(RDL)所需的沟渠位置，而开口 192c则是直接形成在铜接垫328的上 方。
26
再来，请参阅图12d，以电镀的制造方法在开口 192a、192b、192c上分别形成第二 金属层194a、194b、194c，例如电镀形成一铜层，且此第二金属层194a、194b、194c的厚度是 介于0. 1至10微米之间，而在其它的实施态样中，上述的第二金属层194a、194b、194c的 厚度可介于10至250微米之间。随后，再进行一次电镀制造方法以在第二金属层194a、 194b、194c上分别形成第三金属层196a、196b、196c，例如电镀形成一镍层，而此第三金属 层196a、196b、196c是可避免其下方的第二金属层194a、194b、194c的表面发生氧化的情 形，同时，亦可提供一强而有力的阻绝功能。进行至此，上述图案化光阻层190可将其进行 去除。继续请参阅图12e所示，形成另一图案化光阻层198在种子层188以及第三金属 层196a、196b、196c上，且在铜接垫324的上方，此图案化光阻层198形成有一开口 200a，然 而，位于此图案化的光阻层198内的开口 200b并未直接对准于铜接垫326的上方，其中，藉 由开口 200a是可让第三金属层196a的顶部表面进行曝光制造方法，而开口 200b则是可在 第三金属层196b上的预选择重配置区域中进行曝光制造方法。接着请参阅图12f，无电电 镀第四金属层202a、202b分别形成在开口 200a、200b中，此第四金属层202a、202b比如是 金、银、钯、钼、铑、钌、铼的材质，然而此无电镀第四金属层202a、202b的形成是为可选择性 的。随后，电镀第五金属层204a、204b分别形成在第四金属层202a、202b上。进行至此，上 述图案化光阻层198可将其进行去除。接着请参考图12g所示，形成一光阻层206在种子层188、部份第三金属层196b、 第三金属层196c以及第五金属层204a、204b上，再来请参阅图12h，图案化此光阻层206以 形成开口 208暴露出第三金属层196c，其中此开口 208是形成于铜接垫328的上方，并使第 三金属层196c的顶部表面上可以进行曝光制造方法。接着请参阅图12i，在开口 208中， 一金属凸块210形成在已曝光的第三金属层196c上方，其中此属凸块210的材质为锡铅合 金、锡银合金、锡银铜合金。进行至此，上述图案化光阻层206可将其进行去除，最后再将未 在第二金属层194a、194b、194c下的种子层188与第一金属层186去除，即形成如第12a图 所示的结构。另，有关在本实施例中形成第一金属层186、种子层188、光阻层190、198、206，以 及图案化光阻层190、198、206和去除未在第二金属层194a、194b、194c下的种子层188与 第一金属层186的方式均与上述各实施例相同，在此并不再次详加叙述。本发明在半导体基底(晶圆)的铜接垫上藉由电镀或无电电镀的方式，产生了许 多不同型态的多层金属层结构，而形成各种不同对外的接点结构，比如形成接垫(pad)、凸 块(bump)等，此接垫及凸块皆可透过打线或异方性导电胶电连接至外界电路上，使半导体 组件的应用更具多元化连接方式。另外，有关上述各种实施例的叙述除了可以应用在铜接 垫之外，亦可应用在铝接垫上，在此特以说明，但并不再次详加阐述。综上所述，藉由实施例说明本发明的特点，其目的在使熟悉该领域的普通一般技 术人员能暸解本发明的内容并据以实施，而非限定本发明专利的权利要求保护范围，故，凡 其它未脱离本发明所揭示的精神所完成的等效修饰或修改，仍应包含在以下所述的权利要 求范围中。
权利要求
一种半导体组件，其特征在于，包括一硅基底；一介电层，位于该硅基底上；一线路层，位于该介电层上；一铜接垫，位于该线路层上；一阻障层，包覆该铜接垫的下表面及侧壁，且该阻障层的材质含钽、氮化钽或氮化钛；一保护层，位于该介电层上、位于该线路层上以及位于该铜接垫的部分上表面上，该保护层具有一开口，且该铜接垫位于该开口下；一第一金属层，位于该铜接垫上、位于该保护层的部分上表面上以及位于该开口内，且该第一金属层的材质含钛、氮化钛、钛钨合金、钽或氮化钽；一第二金属层，位于该第一金属层上，且该第二金属层的材质含铝；一第三金属层，位于该第二金属层上且接触该第二金属层，该第三金属层的材质含钛、氮化钛、钛钨合金、铬、铬铜合金、钽或氮化钽；一种子层，位于该第三金属层上且接触该第三金属层；以及一金层，位于该种子层上且接触该种子层，该金层经由该种子层、该第三金属层、该第二金属层及该第一金属层连接该铜接垫。
2.如权利要求1所述的半导体组件，其特征在于，该线路层含铜金属材质或铝金属材质。
3.如权利要求1所述的半导体组件，其特征在于，该保护层含氮硅化合物。
4.如权利要求1所述的半导体组件，其特征在于，该金层的厚度介于0.1微米至10微 米之间。
5.如权利要求1所述的半导体组件，其特征在于，该种子层的材质为金。
6.如权利要求1所述的半导体组件，其特征在于，该半导体组件使用卷带自动接合制 造方法、玻璃覆晶封装技术或薄膜复晶接合技术连接至外界电路。
7.如权利要求1所述的半导体组件，其特征在于，还包括一氮硅化合物层，且该氮硅化 合物层位于该介电层上、位于该线路层上以及位于该铜接垫旁，该保护层还位于该氮硅化 合物层的上表面上。
8.如权利要求1所述的半导体组件，其特征在于，还包括一氮氧硅化合物层，且该氮氧 硅化合物层位于该介电层上、位于该线路层上以及位于该铜接垫旁，该保护层还位于该氮 氧硅化合物层的上表面上。
9.如权利要求1所述的半导体组件，其特征在于，该开口的最大横向尺寸介于0.5微米 至15微米之间。
10.如权利要求1所述的半导体组件，其特征在于，该金层以电镀的方式形成。
全文摘要
本发明涉及一种半导体组件，其结构在此半导体基底的顶部表面上设有至少一接垫；一保护层(passivation layer)是位于半导体基底的顶部表面上，且位于此保护层内的至少一开口暴露出接垫；及一金属层是堆栈形成在接垫上。
文档编号H01L23/495GK101958288SQ20101026564
公开日2011年1月26日 申请日期2006年7月31日 优先权日2005年7月29日
发明者周健康, 周秋明, 林茂雄, 罗心荣, 陈科宏 申请人:米辑电子股份有限公司