专利名称：一种静电放电防护器件的制作方法
技术领域：
本发明涉及集成电路技术领域，尤其涉及一种静电放电防护器件。
技术背景
自然界的静电放电(ESD)现象对集成电路的可靠性构成严重的威胁。在工业界， 集成电路产品的失效30%都是由于遭受静电放电现象所引起的，而且越来越小的工艺尺 寸，更薄的栅氧厚度都使得集成电路受到静电放电破坏的几率大大增加。因此，改善集成电 路静电放电防护的可靠性对提高产品的成品率具有不可忽视的作用。
静电放电现象的模式通常分为四种HBM(人体放电模式)，匪(机器放电模式)， CDM(组件充电放电模式)以及电场感应模式(FIM)。而最常见也是工业界产品必须通过的 两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而从 另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电 压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同 时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路失效。因 此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防护，对ESD 电流进行泄放。
在ESD防护的发展过程中，二极管、GGNMOS (栅接地的N型场效应晶体管)、SCR(可 控硅)等器件通常被作为ESD防护单元。
常用的GGNMOS如图1所示，P型衬底上是P阱，P阱上有两个注入区，分别是N+ 注入区和P+注入区。其中P+注入区设置在外侧两端，N+注入区作为源漏极设置在多晶 硅栅和栅氧的两端；P+和N+注入区之间使用浅壕沟隔离(STI)。NMOS的漏极接电学阳极 (AnOde)，NM0S源极N+注入区，栅极，P+注入区接电学阴极(Cathode)。图2是和该GGNMOS 结构相对应的电原理图。
在集成电路的正常工作状态下，静电放电保护器件是处于关闭的状态，不会影响 输入输出引脚上的电位。而在外部静电灌入集成电路而产生瞬间的高电压的时候，这个器 件会开启导通，迅速的排放掉静电电流。但是普通GGNMOS由于尺寸较大，需要叉指较多，在 瞬态ESD脉冲下各个叉指导通不均勻，鲁棒性较差，ESD防护效果受到较大影响。发明内容
本发明提供了一种静电放电防护器件，该器件鲁棒性好，抗ESD能力强，占用版图 面积小，并且根据耐ESD等级可以调整器件尺寸。
一种静电放电防护器件，包括P型衬底，所述的P型衬底上设有P阱，P阱上设有 从内向外同心环列的圆形或环形的第一 N+注入区、第二 N+注入区、第一 P+注入区、第三N+ 注入区、第四N+注入区、第五N+注入区、第二 P+注入区、第六N+注入区以及第三P+注入 区；
第二 N+注入区、第一 P+注入区和第三N+注入区依次紧挨，第五N+注入区、第二P+注入区和第六N+注入区依次紧挨，第六N+注入区和第三P+注入区通过浅壕沟隔离；
第一 N+注入区和第二 N+注入区之间、第三N+注入区和第四N+注入区之间以及第 四N+注入区和第五N+注入区之间的P阱表面覆有从下至上依次层叠的栅氧和多晶硅栅。
本发明还提供上述静电放电器件在集成电路ESD防护中的应用，包括
将第三P+注入区、第四N+注入区以及所有的多晶硅栅连接电学阴极，第六N+注 入区、第五N+注入区、第三N+注入区以及第二 N+注入区连接电学阳极，第一 P+注入区、第 二 P+注入区和第一 N+注入区相互连接。
其中两个用P+注入区间隔N+注入区以及它们之间的层叠栅氧和多晶硅栅构成一 个环形叉指，因此上述结构相当于设置了 3个环形叉指，其中第一 N+注入区、第四N+注入 区相当于NMOS管的源极，第二 N+注入区、第三N+注入区、第五N+注入区相当于NMOS管的 漏极，多晶硅栅为栅极。
相对于传统的GGMOS管，本发明ESD防护器件利用衬底触发环形栅NMOS管，能有 效改善多叉指GGNMOS的导通均勻性，具有面积小，电流均勻的优点。
图1为现有GGNMOS管的剖面图2为图所示GGNMOS管的等效电路原理图3为本发明静电放电防护器件的剖面图4为图3所示静电放电防护器件的俯视图5为图3所示静电放电防护器件的等效电路原理图。
具体实施方式
如图3和图4所示，一种静电放电防护器件，包括P型衬底31，P型衬底31上设有 P阱32，P阱32上同心环列的内向外同心环列的圆形或环形的第一 N+注入区45、第二 N+ 注入区43、第一 P+注入区42、第三N+注入区41、第四N+注入区39、第五N+注入区37、第 二 P+注入区36、第六N+注入区；35以及第三P+注入区33。
第二 N+注入区43、第一 P+注入区42和第三N+注入区41依次紧挨，第五N+注入 区37、第二 P+注入区36和第六N+注入区35依次紧挨，第六N+注入区35和第三P+注入 区33通过浅壕沟34隔离。
第一 N+注入区45和第二 N+注入区43之间相互隔开，它们之间的P阱32表面覆 有从下至上依次层叠的栅氧44b和多晶硅栅44a ；第三N+注入区41和第四N+注入区39之 间相互隔开，它们之间的P阱32表面覆有从下至上依次层叠的栅氧40b和多晶硅栅40a ； 第四N+注入区39和第五N+注入区37相互隔开，它们之间的P阱32表面覆有从下至上依 次层叠的栅氧38b和多晶硅栅38a。
两个相互隔开的N+注入区以及它们之间P的栅氧和多晶硅栅与与P阱构成NMOS 管，因此上述结构相当于三个环形栅NMOS管(即三个环形叉指结构)，其中第一 N+注入区 45、第四N+注入区39相当于NMOS管的源极，第二 N+注入区43、第三N+注入区41、第五N+ 注入区37相当于NMOS管的漏极，多晶硅栅为栅极。
应用时，该器件的第三P+注入区33、第四N+注入区39与所有多晶硅栅38a、40a、44a连接电学阴极，第二 P+注入区36、第一 P+注入区42和第一 N+注入区45互相连接在 一起，第六N+注入区35、第五N+注入区37、第三N+注入区41、第二 N+注入区43连接电学 阳极。
如图5所示，由第一 N+注入区45、第二 N+注入区43、多晶硅栅4 和栅氧44b等 效构成NMOS场效应晶体管Ml ；由第四N+注入区39、第三N+注入区41、多晶硅栅40a和栅 氧40b等效构成NMOS场效应晶体管M2 ；由第五N+注入区37、第四N+注入区39、多晶硅栅 38a和栅氧38b等效构成NMOS场效应晶体管M3。
当阳极出现ESD信号时，连接阳极的N+注入区与P阱反向PN结发生雪崩击穿，由 于最外层P+注入区将P阱连接到阴极，雪崩电流流过P阱串联电阻会产生压降。因此，环 形中心的NMOS场效应晶体管Ml沟道下方P阱区域电势比外环区域的P阱电势要高，当这 个压降大于NMOS场效应晶体管Ml内部寄生NPN三极管的开启电压，NMOS场效应晶体管Ml 的NPN寄生三极管最先开启，通过外层NMOS场效应晶体管M2、NMOS场效应晶体管M3漏极 中间的P+注入区提供衬底触发电流注入，外环的NMOS场效应晶体管M2、NMOS场效应晶体 管M3的寄生NPN三极管的基区被NMOS场效应晶体管Ml注入电流，从而辅助外环NMOS场 效应晶体管M2、NMOS场效应晶体管M3的NPN寄生三级管开启，开始泄放ESD电流，同时将 电学阴阳极两端电压钳制在较低电位。
权利要求
1. 一种静电放电防护器件，包括P型衬底，所述的P型衬底上设有P阱，其特征在于p 阱上设有从内向外同心环列的圆形或环形的第一 N+注入区、第二 N+注入区、第一 P+注入 区、第三N+注入区、第四N+注入区、第五N+注入区、第二 P+注入区、第六N+注入区以及第 三P+注入区；第二 N+注入区、第一 P+注入区和第三N+注入区依次紧挨，第五N+注入区、第二 P+注 入区和第六N+注入区依次紧挨，第六N+注入区和第三P+注入区通过浅壕沟隔离；第一 N+注入区和第二 N+注入区之间、第三N+注入区和第四N+注入区之间以及第四 N+注入区和第五N+注入区之间的P阱表面覆有从下至上依次层叠的栅氧和多晶硅栅。
全文摘要
本发明公开了一种静电放电防护器件，包括P型衬底，所述的P型衬底上设有P阱，P阱上设有从内向外同心环列的圆形或环形的第一N+注入区、第二N+注入区、第一P+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第二P+注入区、第六N+注入区以及第三P+注入区；第二N+注入区、第一P+注入区和第三N+注入区依次紧挨，第五N+注入区、第二P+注入区和第六N+注入区依次紧挨，第六N+注入区和第三P+注入区通过浅壕沟隔离；第一N+注入区和第二N+注入区之间、第三N+注入区和第四N+注入区之间以及第四N+注入区和第五N+注入区之间的P阱表面覆有从下至上依次层叠的栅氧和多晶硅栅。本发明ESD防护器件利用衬底触发环形栅NMOS管，能有效改善多叉指GGNMOS的导通均匀性，具有面积小，电流均匀的优点。
文档编号H01L27/02GK102034814SQ20101052261
公开日2011年4月27日 申请日期2010年10月28日 优先权日2010年10月28日
发明者吴健, 宋波, 李明亮, 苗萌, 董树荣, 郑剑锋, 韩雁, 马飞 申请人:浙江大学