显示装置、电子装置和驱动显示装置的方法

专利名称：显示装置、电子装置和驱动显示装置的方法
技术领域：
本发明涉及具有其上显示字符和图像的显示屏的显示装置，以及涉及用于改进显 示屏的可视性的技术。
背景技术：
近年来，所说的自发光显示装置一直受到关注，它具有由如发光二极管的发光元 件构成的像素。作为此类自发光显示装置中使用的发光元件，有有机发光二极管(也称为 0LED，有机EL元件、电致发光(EL)元件等)，它一直受到关注并用于EL显示器(例如，有机 EL显示器)。因为如OLED的发光元件是自发光类型，所以较之液晶显示器，在保证像素的 高可视性、无需背光、实现高响应速度等方面具有优势。发光元件的亮度由流入其中的电流 值来控制。作为此类显示装置中控制发光的灰度级(亮度)的驱动方法，有数字灰度级方法 和模拟灰度级方法。在数字灰度级方法中，通过以数字方式控制发光元件的开/关来表示 灰度级。另一方面，就模拟灰度级方法而言，有以模拟方式控制发光元件的发光强度的方法 和以模拟方式控制发光元件的发光时间的方法。在数字灰度级方法中，可以仅选择两个状态的发光元件，它们是发光状态和非发 光状态；因此，仅可以表示两个灰度级。由此，数字灰度级方法常常与实现多灰度级显示 器的另一种方法组合来使用。作为用于实现多个灰度级的方法，时间灰度级方法常常组 合使用(参考1 日本公开特许公报编号2001-324958和参考2 日本公开特许公报编号 2001-343933)。此外，在一些情况中，使用区域灰度级方法(参考3 日本公开特许公报编 号 2001-125526)。另一方面，开发了清晰显示图像和字符的像素配置(参考4:日本专利公开编号 2005-062416)。一般来说，采用三角形阵列或条形阵列作为像素配置；但是在参考4中，采 用六边形像素配置。

发明内容
然而，当采用六边形像素配置时难以为每种颜色形成像素。具体来说，在有机EL 元件的情况中，因为对应于每种颜色淀积一个有机层，所以在此类复杂结构的情况中，有机 层淀积得不是很好。针对上述问题，本发明的目的在于提出一种显示装置，其中可以利用简单像素配 置，根据需要更改显示方法。本发明的一个特征是一种显示装置，包括第一显示区域；第二显示区域；以及第 三显示区域；其中在第一、第二和第三区域中，显示相同颜色；在第一状态下，像素包括第
4一显示区域和第二显示区域；其中在第二状态下，像素包括第二显示区域和第三显示区域； 以及第一显示区域的面积等于第三显示区域的面积。本发明的另一个特征是在上述的显示装置中，像素通过选择包括在像素中的显示 区域来发光以表示灰度级。注意在本发明中可以使用多种晶体管。因此，可应用于本发明的晶体管不限于特 定类型。由此，本发明可以采用如薄膜晶体管(TFT)的晶体管，它使用以非晶硅或多晶硅为 代表的非单晶半导体薄膜。由此，制造可以在低制造温度、低成本下完成，装置可以在大基 板或透明基板上形成，或者晶体管可以传导光。还可以使用利用半导体基板或SOI基板等 形成的MOS晶体管、结型晶体管、双极晶体管。由此，可以形成变化小的晶体管、电流供电能 力高的晶体管或尺寸小的晶体管，或者可以获得功耗小的电路。此外，还可以应用利用如 aiCKa-hfeaiCKSiGe或GaAs的复合半导体形成的晶体管、及其薄膜晶体管等。由此，制造 可以在低制造温度或室温下完成，或者可以直接在如塑料基板或薄膜基板的低耐热基板上 形成。还可以使用通过喷墨方法或印刷方法获得的晶体管。由此，在室温或低真空度条件下 制造或利用大基板制造是可能的。因为在无掩模(丝网)的制造是可能的，所以可以容易 地更改晶体管的布局。还可以应用使用有机半导体或纳米碳管的晶体管或其他晶体管。由 此，可以在柔性基板上形成此类晶体管。在使用非单晶半导体薄膜的情况中，它可以含有氢 或卤素。此外，形成晶体管的基板不限于特定类型，还可以使用多种类型的基板。因此，晶 体管可以形成在单晶基板、SOI基板、玻璃基板、石英基板、塑料基板、纸基板、玻璃纸基板、 石质基板、不锈钢基板、含不锈钢片的基板等上。或者，在将晶体管形成于某种基板上之后， 可以将该晶体管转移到另一个基板。使用此类基板，可以形成具有良好特征的晶体管或功 耗低的晶体管，或者可以制造不易脆装置或耐热装置。还要注意，晶体管的结构不限于特定类型，还可以采用多种结构。例如，可以使用 具有两个或多个栅的多栅结构。在多栅结构的情况中，因为沟道区域是串联的，所以获得多 个晶体管串联的结构。使用多栅结构，可以降低截止电流(off-current)，以及可以提高耐 电压，以改进晶体管的可靠性，即使当漏源电压在晶体管于饱和区域工作时波动，仍可以提 高平稳特征，而不会导致漏源电流的变化。此外，还可以采用将栅电极形成为包夹沟道的此 类结构。使用栅电极形成为包夹沟道的此类结构，可以扩大沟道区域的面积，以增加其中流 动的电流值，以及可以容易地形成耗尽层以提高S值。当栅电极形成为包夹沟道时，获得一 种以并联方式配置多个晶体管的结构。此外，还可以采用如下结构的任何一种栅电极形成 在沟道上的结构；栅电极形成在沟道下的结构；交错式结构；反交错式结构；沟道区域被分 成多个区域且沟道区域并联的结构；沟道区域被分成多个区域且沟道区域串联的结构。此 外，沟道(或它的一部分)可以覆盖源电极或漏电极。利用沟道(或它的一部分)覆盖源 电极或漏电极的结构，可以防止沟道的一部分中累积的电荷导致的不稳定操作。此外，还可 以设置LDD区域。通过设置LDD区域，可以降低截止电流，以及提高耐电压以改进晶体管的 可靠性。即使漏源电压在晶体管在饱和区域工作时波动时，仍可以提供稳定的特征，而不会 导致漏源电流的变化。注意，本发明中的晶体管可以任何类型的晶体管以及可以形成于多种类型的基板 上。由此，可以将所有电路形成于玻璃基板、塑料基板、单晶基板、SOI基板或其他基板上。 通过在一个基板上形成所有电路，可以减少部件数量以降低制造成本，或可以减少与电路元件的连接点以增强可靠性。或者，可以采用如下结构，将一部分电路形成于一个基板上而 将另一部分电路形成于另一个基板上。即，无需将所有电路形成于同一个基板上。例如，可 以采用如下结构，将一部分电路形成于具有晶体管的玻璃基板上而将另一部分电路形成于 单晶基板上，由此通过COG(玻璃晶片(Chipon Glass))将IC芯片绑定在玻璃基板上。或 者，可以通过TAB(卷带自动绑定)或使用印刷板将IC芯片连接到玻璃基板。以此方式，通 过在同一个基板上形成一部分电路，可以减少部件数量以降低制造成本，或可以减少与电 路元件的连接点以增强可靠性。此外，因为高驱动电压部分或高驱动频率部分消耗大量功 率，所以不允许此部分形成在同一个基板上，由此可以防止功耗的增加。注意，晶体管是具有至少三个端即栅极、漏极和源极的元件。沟道区域设在漏极区 域和源极区域之间，以及电流可以流经漏极区域、沟道区域和源极区域。这里，视晶体管的 结构、操作条件等而定，源极和漏极可以交换，由此难以确定哪个是源极或漏极。由此，在本 发明的一些情况中，作为源极和漏极的区域不称为源极或漏极。在此情况中，例如将它们称 为第一端或第二端。再者，晶体管可以是包括至少三个端即基极、发射极和集电级的元件。 在此情况中，也可以将发射极和集电级称为第一端和第二端。此外，在多栅晶体管的情况中，例如，导电薄膜将晶体管的栅电极连接到另一个晶 体管的栅电极，在许多情况中，该导电薄膜是由与栅电极相同的材料制成。因为该区域是用 于将栅电极连接到另一个栅电极的区域，所以可以称它为栅极导线，而还可以称它为栅电 极，因为多栅晶体管可以被视为一个晶体管。即，只要是由与栅电极或栅极导线相同的材料 制成并与之连接，则可以称此类区域为栅电极或栅极导线。此外，导电薄膜中将栅电极连接 到栅极导线的部分，例如也可以称为栅电极或栅导线。注意栅极端系指栅电极的区域或电气连接到栅电极的区域部分。注意源极系指源极区域的一部分或整个部分、源电极和源极导线(也称为源极 线、源极信号线等)。源极区域是含有大量P型杂质(例如硼或镓)或η型杂质(例如磷或 砷)的半导体区域。因此，它不包括含有少量P型杂质或η型杂质的区域，即所说的LDD (轻 掺杂漏极)区域。源电极是由与源极区域不同的材料制成的导电层，电气连接到源极区域。 注意有一种情况，源电极和源极区域通称为源电极。源极导线是用于连接不同像素的源电 极的导线，或用于将源电极与另一个导线连接的导线。注意，有一个部分同时用作源电极和源极导线。此类区域可以称为源电极或源极 导线。即，有一个区域，其中无法明确地将源电极和源极导线彼此区分。注意有一种情况， 其中源极区域覆盖延伸的源极导线，被覆盖区域同时用作源极导线和源电极。因此，此类区 域可以称为源电极或源极导线。此外，以与源电极相同的材料制成同时连接到源电极的区域可以称为源电极。覆 盖源极区域的部分也可以称为源电极。相似地，以与源极导线相同的材料制成同时连接到 源极导线的区域也可以称为源极导线。就严格的意义而言，在一些情况中，此类区域没有连 接到另一个源电极的功能。但是，有一种情况，其中该区域以与源电极或源极导线相同的 材料制成同时连接到源电极或源极导线，以便提供足够的制造余裕。因此，此类区域也可以 称为源电极或源极导线。此外，将源电极连接到源极导线的导电薄膜例如可以称为源电极或源极导线。注意源极端系指源极区域的一部分、源电极或电气连接到源电极的区域。
注意与源极相似，这也适用于漏极。在本发明中，连接包括电气连接、功能连接和直接连接。因此，在本发明公开的配 置中，还包括非预定的连接的其他连接。启用电气连接的至少一个源极(例如开关、晶体 管、电容器元件、电感器、电阻器元件或二极管)可以插入一个元件与另一个元件之间。此 外，启用功能连接的至少一个电路(例如逻辑电路(如NAND电路或NOP电路)；信号转换 电路(如DA转换电路、AD转换电路或迦玛校正电路)；电位转换电路(如升压电路或降压 电路，或用于更改H信号或L信号的电位的电位偏移电路)、电源、电流源或开关电路、放大 器电路(例如运算放大器、差分放大器电路、源输出电路、缓冲器电路或可以增加信号振幅 或电流量的电路)；信号发生电路、存储器电路；控制电路等)可以配置在一个元件与另一 个元件之间。或者，可以直接导通连接，而不插入其他元件或其他电路。注意，仅可以直接 导通连接，而不插入其他元件或其他电路被描述为“直接连接”。同时，“电气连接”的描述 包括电连接(即与插入的另一个元件的连接)、功能连接(即与插入的另一个电路的连接) 以及直接连接(即没有插入的另一个元件或另一个电路的连接)。在本发明中，像素系指图像的最小单元。由此，在具有色元件R(红)、G(绿)和 B (蓝)的彩色显示装置的情况中，一个像素由R色元件的一个点、G色元件的一个点和B色 元件的一个点构成。注意，色元件不限于三种颜色，以及它可以由多于三种颜色构成。例 如，有RGBW(W系指白色)、或RGB加黄色、青色和/或洋红色。此外，还可以添加与RGB的 至少其中一种颜色相似的颜色。例如，可以采用R、G、B1和B2。Bl和B2都是蓝色，但是具 有稍微不同的频率。使用此类色元件，可以实现如同真实物体的图像或可以达到功耗的降 低。注意可以将某种色元件的多个点包括在一个像素中。此时，多个色元件可以具有不同 尺寸的有助于显示的区域。此外，通过控制电路色元件的多个点，可以表示灰度级。这称为 区域灰度级方法。或者，可以使用多个点的电路色元件，以及提供到每个点的信号可以稍微 不同以拓宽视角。注意在本发明中，“半导体装置”系指包括含有半导体元件(如晶体管或二极管) 的电路的装置。此外，可接受的是“半导体装置”系指可以利用半导体特征工作的一般装置。 “显示装置”系指具有显示元件(如液晶元件或发光元件)的装置。再者，它还系指其中包 含如液晶元件或EL元件的显示元件或用于驱动像素的周边驱动器电路形成于基板上的显 示屏本身。再者，“显示装置”可以包括通过线焊接或使用凸块(bump)，即所说的玻璃晶片 (COG)配置在基板上的周边驱动器电路。再者，它还可以包括被柔性印刷电路(FPC)或印刷 线路板(PWB)附着的装置(例如IC、电阻器元件、电容器元件、电感器、晶体管等)。它可以 包括光学镜片，如偏光板或相位板。再者，它可以包括背光(例如光导板、三棱镜片、散射镜 片、反射镜片或光源(例如LED或冷阴极管))。再者，“发光装置”系指具有自发光型显示 元件，具体如EL元件或FED元件的显示装置。“液晶显示装置”系指具有液晶元件的显示装 置。在本发明中，一个对象“形成在”或“形成于”不同对象之上的表述并非一定系指 该对象直接与另一个对象直接接触。该表述可以包括两个对象彼此不直接接触，而有另一 个对象包夹在它们之间的情况。因此，当描述层B形成在层A上(于层A之上)时，系指层 B形成在层A上并与之直接接触，或另一个层(例如层C或层D)形成在层A上且与之直接 接触，然后层B形成在层C或D上并与之直接接触的情况。此外，当描述一个对象“形成
7于”不同对象上方时，系指该对象与另一个对象直接接触，以及可以在它们之间包夹另一个 对象。因此，当描述层B形成于层A之上或上方时，系指层B形成以与层A直接接触，或另 一个层(例如层C或层D)形成以与层A直接接触，然后层B形成以与层C或D直接接触的 情况。相似地，当描述一个对象“形成于，，不同对象之下或下方时，系指这些对象彼此直接 接触或彼此不直接接触。 根据本发明，可以根据图像更改构成一个像素的单元。因此，可以清晰地显示字符 和平滑地显示图像。


在这些附图中
图1示出本发明的显示装置的结构；
图2示出本发明的显示装置的结构；
图3示出本发明的显示装置的结构；
图4示出本发明的显示装置的结构；
图5示出本发明的显示装置的结构；
图6示出本发明的显示装置的结构；
图7示出本发明的显示装置的结构；
图8示出本发明的显示装置的结构；
图9示出本发明的显示装置的结构；
图10示出本发明的显示装置的结构；
图11示出本发明的显示装置的结构；
图12A至12D分别示出本发明的显示装置的结构；
图13示出本发明的显示装置的结构；
图14示出本发明的显示装置的驱动方法；
图15示出本发明的显示装置的驱动方法；
图16示出本发明的显示装置的驱动方法；
图17示出本发明的显示装置的驱动方法；
图18示出本发明的显示装置的结构；
图19示出本发明的显示装置的结构；
图20示出本发明的显示装置的结构；
图21示出本发明的显示装置的结构；
图22示出本发明的显示装置的截面图23A至2 分别示出本发明的显示装置的截面图
图24A至24B分别示出本发明的显示装置的截面图
图25A至25B分别示出本发明的显示装置的截面图
图26示出本发明的显示装置的结构；
图27示出本发明的显示装置的结构；
图28A和28B分别示出本发明的显示装置的结构；
图四示出本发明的显示装置的结构；
图30示出本发明的显示装置的结构；图3IA至3IH分别图示应用本发明的电子装置；图32A至32C是本发明的显示装置的俯视图和剖视图；图33A至33D示出本发明的显示装置的横截面结构；图34A至34C示出本发明的显示装置的横截面结构；图35A至35D示出本发明的显示装置的横截面结构；图36A至36D示出本发明的显示装置的横截面结构；图37A至37D示出本发明的显示装置的横截面结构；图38A至38B示出本发明的显示装置的横截面结构；图39A至39B示出本发明的显示装置的横截面结构；图40示出本发明的显示装置的横截面结构；图41A至41E分别示出本发明的显示装置的结构；图42A和42B示出本发明的显示装置的结构；图43A和4 示出本发明的显示装置的结构；图44A和44B示出本发明的显示装置的结构；图45示出本发明的显示屏的结构；图46示出本发明的显示屏的子像素配置；图47示出本发明的显示屏的子像素配置；图48示出用于形成EL层的蒸镀设备的结构；以及图49示出用于形成EL层的蒸镀设备的结构。
具体实施例方式下文，将参考附图描述本发明的实施方式。要注意本发明并不局限于下文说明，以 及本领域技术人员容易理解，在不背离本发明精神和范围的前提下可以以多种方式修改本 文所公开的方式和细节。因此，本发明不应视为限于下文将给出的实施方式的说明。实施方式1图1示出三个像素的像素配置。通常，区域101对应于一个像素。 Rl和R2构成红色子像素，Gl和G2构成绿色子像素以及Bl和B2构成蓝色子像素。 一个像素由每种颜色的子像素构成。这里，在Rl和R2中，有助于发光或显示的区域设置Rl 和R2 = l 2。在Gl和G2中，有助于发光或显示的区域设置Gl和G2 = 1 2。在Bl和 B2中，有助于发光或显示的区域设置Bl和B2= 1 2。可以通过对Rl和R2选择其中之 一、同时都选或都不选来发光(或有助于显示)以表示灰度级。换言之，可以使用区域灰度 级方法。在图1中，粗线包围的正方形区域(点)是构成子像素一部分的显示区域。该显 示区域的形状不限于图1所示的形状。Rl是构成红色子像素的最小显示区域，而R2是具有 Rl两倍面积的显示区域。由此，这适用于构成蓝色子像素的Bl和B2，以及构成绿色子像素 的 Gl 和 G2。此夕卜，这还适用于1 1、1 2、1 4、61、62、64、81、82 和 B4。
引用号101所示的部分是正方形。当该正方形被视为一个像素单元时，可以在整 个显示屏幕上产生条形阵列。由此可以产生清晰的显示。在每种颜色中，子像素按列对齐， 由此易于形成有机EL元件。
接下来，示出一种情况，其中引用号102所示的部分构成一个像素。在红色子像素 中，R2和Rl依此顺序对齐，并在蓝色子像素中，B2和Bl依此顺序对齐。在绿色子像素中， G2和Gl依此顺序对齐。在一个像素101的情况中，采用Gl和G2的顺序形成一个像素，而 在一个像素102的情况中，则采用G2和Gl的顺序。因此，构成一个像素的部分的形状是锯 齿化形的。由此，可以实施模糊化显示，由于模糊化显示，可以实现平滑显示。这使结构与 以三角形阵列配置子像素的情况相似。通过采用更锯齿化的形状，部分103可以构成一个像素。由此可以产生平滑的显示。以此方式，可以根据需要更改一个像素单元，换言之确定哪些子像素构成一个像 素，由此可以更改表示显示的方式。例如，当主要显示字符时，形成具有正方形形状的一个 像素即清晰显示，而当主要显示图像时，通过向上和向下移动子像素来形成具有锯齿化形 状，即非正方形形状的一个像素。由此可以执行平滑的显示。每种颜色的子像素中的显示区域(有助于显示)被分成多个区域。该区域的尺寸 比设为1 2.由此，可以应用区域灰度级方法。要注意图1示出一列中三个像素；但是，本发明不限于这种结构。例如，如图2所示，在红色子像素中，Rl和R2依此顺序对齐，在蓝色子像素中，Bl 和B2依此顺序对齐，以及在绿色子像素中，G2和Gl依此顺序对齐。就图2而言，可以通过利用部分201、部分202和部分203与图1所示的相同方式 构成一个像素，以根据需要更改像素配置。部分201是正方形；部分202是具有锯齿化形状 的正方形；部分203是更锯齿化的形状。在图1或图2中，示出一列，以及当形成多列时，图1或图2所示的多个这种列可 以平行地排列。或者，可以交替地排列图1的列和图2的列。在交替地排列这些列的情况 中，子像素排列成更复杂(锯齿化)，由此构成更平滑的显示。注意，在图1或图2中，子像素按水平方向上红色(R)、绿色(G)和蓝色(B)的顺序 排列，但是，本发明不限于此。可以以适合的顺序排列这些子像素。再者，在图1或图2中，红色(R)、绿色(G)和蓝色⑶的显示区域(有助于显示或 也称为发光区域)的面积是相等的。但是，本发明不限于此。在考虑速度降级的情况下，可 以对应于每种颜色来更改这些子像素的尺寸。注意，图1或图2示出三种颜色红色(R)、绿色(G)和蓝色(B)构成一个像素的情 况；但是，本发明不限于此。还将白色(W)添加到这三种颜色，或者将所有这三种颜色替换 为其他颜色。注意在图1和图2中，每种颜色的子像素包括两个显示区域；但是，本发明不限于 此。可以采用更多的显示区域。图3中作为示例示出每种颜色的子像素包括三个显示区域 的情况。每种颜色的子像素的显示区域(有助于显示或也称为发光区域)的尺寸之比设为 1:2:4。由此，可以在采用区域灰度级方法的情况中表示3位灰度级。相似地，在图3 中，可以如301至303所表示的部分所示构成一个像素。此外，在图1至图3中，每种颜色的子像素的显示区域(有助于显示)的面积比设 为1 2或1 2 4;但是，本发明不限于此。该比例还可以设为1 4或1 1，只要该 比例可以较好表示灰度级即可。表示灰度级的最佳方法是采用2的幂，它是优选的。
实施方式2在实施方式2中，将描述对每个子像素的信号提供。在图4中，对应于每种颜色配 置一个信号线，对应于每种颜色的每个显示区域配置一个栅极信号线。图4对应于图1的 结构；但是，本发明不限于这种结构。第二行的R2经选择晶体管401连接到信号线421。第二行的Rl经选择晶体管402 连接到信号线421。换言之，Rl和R2连接到相同的信号线。第三行的R2经选择晶体管 403连接到信号线421。栅极信号线连接到每个选择晶体管。栅极信号线411连接到选择晶体管401。栅 极信号线412连接到选择晶体管402。栅极信号线413连接到选择晶体管403。通过依次 选择每个栅极信号线，可以经信号线421将信号提供到每个子像素。这里，栅极信号线配置在部分101的上方和下方。由此，可以将栅极信号线配置为直线。接下来，图5示出通过共享栅极信号线来减少栅极信号线的数量的情况。第二行的R2经选择晶体管501连接到信号线521。第二行的Rl经选择晶体管502 连接到信号线522。换言之，Rl和R2连接到不同的信号线。相似地，第三行的R2经选择晶 体管503连接到信号线521。上下方子像素的两个选择晶体管连接到栅极信号线的其中一个栅极信号线。换言 之，共享一个栅极信号线。选择晶体管501连接到栅极信号线511，选择晶体管502连接到 栅极信号线512，以及选择晶体管503也连接到该栅极信号线512。当选择栅极信号线512 时，选择晶体管502和503同时转为开状态。但是因为信号线是不同的，所以可以无问题地 将信号提供到子像素。注意，该实施方式与实施例模式1相关地进行详细描述。由此该实施方式可以自 由地与实施方式1组合。实施方式3接下来，示出像素电路的一个示例。图6示出有机EL的像素。图6表示每个显示 区域的像素电路。使用作为第一导线的栅极信号线4901控制作为第一个晶体管的选择晶体管 4904。当选择晶体管4904转为开状态时，从作为第二导线的源极信号线4902将视频信号输 入到存储电容器4905中。此时，作为第二晶体管的驱动晶体管4906根据视频信号转为开 /关状态，以及电流经发光元件4907从作为第三导线的电源线4903流到相对电极4908。注意图6的选择晶体管4904对应于图4的晶体管401至403，以及图5的晶体管 501至503。此外，图6的源极信号线4902对应于图4的信号线421和图5的信号线521 或 522。接下来，图7示出两个显示区域的像素电路。其中示出两个发光元件4907和4807。 相应地适当设置两个发光元件的显示区域的尺寸。这些尺寸通常设为1 2。虽然图7对 应于图4的情况，但是可以将图7的配置应用于图5。注意图7的选择晶体管4904对应于图4的晶体管401，以及图7的选择晶体管 4804对应于图4的晶体管402。此外，图7的源极信号线4902对应于图4的信号线421。 图7的栅极信号线4901对应于图4的栅极信号线411，以及图7的栅极信号线4801对应于
11图4的栅极信号线412。像素配置不限于图6和图7所示的那些。例如可以应用一种用于校正驱动晶体管 的特征变化的配置。作为广义分类的用于校正特征变化的像素配置，有一种用于校正阈值电压的变化 的像素配置或一种将电流作为视频信号输入其中的像素配置。图8示出一种用于校正阈值电压的变化的像素配置。通过控制开关3106将驱动晶 体管3101的阈值电压保存在电容器元件3104中。开关3103具有初始化驱动晶体管3101 的栅电位的功能。将视频信号从源极信号线3111经开关3102输入。该视频信号被写入到 电容器元件3105。开关3107控制驱动晶体管3101的源极端与电源线3116之间的导通或 非导通。第一扫描线3113控制开关3102的开/关状态。第二扫描线3114控制开关3103 的开/关状态。第三扫描线3115控制开关3107的开/关状态。图8的配置需要用于初始化驱动晶体管3101的栅电位的导线3112。换言之，图9 示出取消了导线3112的一种配置。驱动晶体管3101的栅极经开关3203连接到驱动晶体 管3101的漏极。应该注意，有多种不同的像素配置，用于校正阈值电压的变化；由此，本发明不限 于图8和图9的配置。以此方式，通过使用用于校正阈值电压的变化的像素配置，可以减少 流到发光元件的电流的变化。接下来，图10示出将电流作为视频信号输入其中的一种像素配置。当根据视频信 号的电流提供到源极信号线3311，且开关3302和3304转为开状态时，该电流流过驱动晶体 管3301，并由此通过该电流在栅极和源极之间生成电压。栅极和源极之间的电压保存在电 容器元件3305中，然后当开关3302和3304转为关状态且开关3306转为开状态时，电流从 电源线3316提供到发光元件。第一扫描线3313控制开关3302的开/关状态。第二扫描 线3314控制开关3304的开/关状态。第三扫描线3315控制开关3306的开/关状态。在 图10中，要提供给信号电流的晶体管和将电流提供到发光元件的晶体管是同一个元件；但 是，它们也可以是不同元件。图11中示出了这些晶体管不是同一个元件的情况。在图11 中，要提供给信号电流的晶体管3401和将电流提供到发光元件的晶体管3421是不同的元 件。注意有多种不同的像素配置，其中输入电流来校正变化；由此，本发明不限于图 10和图11的配置。如上所述，使用通过输入电流来校正变化的像素配置，可以减少流到发 光元件的电流的变化。在图8至图11中，示出了根据显示区域的像素电路；但是，连同图6的情况，即使 设置多个显示区域，仍可以容易地实现本发明。注意特定的发光元件不一定配置在像素中。再者，发光元件可以采用多种模式。 例如，有许多其对比度通过电磁操作来改变的显示媒体，如EL元件(例如有机EL元件、无 机EL元件或包含有机材料和无机材料的EL元件)、电子放射元件、液晶元件、电子墨水、光 学衍射元件、放电元件、数字微镜装置(DMD)、压电元件或纳米碳管。此外，使用EL元件设 有EL板的显示装置包括EL显示器；使用电子放射元件的显示装置包括场致发射显示器 (FED)、表面传导电子发射显示器(SED)等；使用液晶元件设有液晶屏的显示装置包括液晶 显示器；使用电子墨水的数字纸类型的显示装置包括电子纸张；使用光学衍射元件的显示装置包括光栅阀(GLV)型显示器；以及使用放电元件的等离子显示屏(PDP)型的显示器包 括等离子显示器；使用数字微镜装置(DMD)的显示装置包括数字光处理(DLR)显示装置；) 使用液晶元件设有液晶屏的显示装置包括液晶显示器；使用压电元件的显示装置包括压电 陶瓷显示器；以及使用纳米碳管的显示装置包括NED (纳米发射显示器)等。注意如存储电容器4905的存储电容器用于保存驱动晶体管的栅电位。虽然存储 电容器4905连接在驱动晶体管4906与电源线4903之间，但是本发明不限于此配置。存储 电容器4905可以设在任何位置，只要它可以保存驱动晶体管4906的栅电位即可。此外，在 可以使用驱动晶体管4906的栅电容等来保存驱动晶体管4906的栅电位的情况中，还可以 省略存储电容器4905。注意，对于图8至图11所示的开关，例如可以使用多种类型的元件，如电子开关或 机械开关。B卩，可以使用任何开关，只要它可以控制电流流动即可，以及可以不限于特定元 件地使用多种元件。例如，它可以是晶体管、二极管(例如PN 二极管、PIN 二极管、肖特基 二极管或二极管连接的晶体管)、闸流晶体管或配置有它们的逻辑电路。因此，在使用晶体 管作为开关的情况中，不特定地限制其极性(连通性)，因为它仅用作开关。但是当截止电 流优选为小值时，最好使用具有截止电流小的极性的晶体管。作为一种截止电流小的晶体 管，有设有LDD区域的晶体管、具有多栅结构的晶体管等。再者，最好当用作开关的晶体管 的源极端的电位接近于低电位端电源电位(例如Vss、GND或0V)时采用N沟道晶体管，而 当源极端的电位接近于高电位端的电源电位(例如Vdd)时采用P沟道晶体管。这有助于 开关有效率地工作，因为可以增加栅源电压的绝对值。注意还可以同时用N沟道和P沟道 晶体管来构造CMOS开关。在此类CMOS开关的情况中，因为当P沟道晶体管或N沟道晶体 管是导通时可以流过电流，所以CMOS可以容易地用作开关。例如，即使至开关的输入信号 的电压是高或低时，仍可以输出适合的电压。此外，因为可以使作为打开/关闭开关的信号 的电压的振幅值降低，所以可以降低功耗。注意当晶体管用作开关时，包括了输入端(源极 端和漏极端的其中一端)、输出端(源极端和漏极端的另一端)以及用于控制导通的端(栅 极端)。换言之，当二极管用作开关时，存在一种情况。，不包括用于控制导通的端。由此，可 以减少用于控制端的导线。图12A至12D分别示出一个开关的示例。图12A以示意图形式示出一种开关。图 12B示出一种使用AND电路的开关。是否将来自输入1501的信号传送到输出1503由控制 线1502控制。注意在图12B中，此类控制是可能的，其中不管输入信号，而从输出1503输 出L信号。但是输出1503从不处于浮空状态。因此，在输出1503连接到数字电路等的输 入的情况中，优选地使用图12B所示的开关。只要数字电路的输入设在浮空状态，则其输出 变得不稳定，这是非期望的。因此，当开关连接到数字电路的输入时，可以优选地使用图12B 所示的开关。虽然图12B示出一种使用AND电路的开关，但是本发明不限于此。可以使用OR电 路、NAND电路或NOR电路实施相似的功能。换言之，为了将开关的输出侧上的电路输入设在浮空状态，可以使用图12C或图 12D所示的开关。图12C示出一种称为传输门或模拟开关的电路。在图12C中，输入1511 的电位几乎直接传输到输出1513。因此，这适于传输模拟信号。图12D是称为拍频倒相器 的电路。在图12D中，将来自输入1521的信号倒相，以便传送到输出1523。因此，这适于传输数字信号。在图6至图11中，示出了有机EL的像素电路；但是，本发明不限于此。图13示出 一种作为示例使用液晶元件的情况。图13示出两个显示区域的像素电路。其中示出两个 液晶元件5907、5807和相对电极5908。相应地适当设置液晶元件的显示区域的尺寸。这 些尺寸通常设为1 2。注意图13的选择晶体管5904对应于图4的晶体管401，以及图13 的选择晶体管5804对应于图4的晶体管402。此外，图13的源极信号线5902对应于图4 的信号线421。图13的栅极信号线5901对应于图4的栅极信号线411，以及图13的栅极 信号线5801对应于图4的栅极信号线412。该实施方式与实施例模式1和2相关地来详细描述。由此该实施方式可以自由地 与实施方式1或2组合。实施方式4在使用数字灰度级方法时，仅可以表示发光元件的两个状态，它们是发光状态 (也称为透光状态)和非发光状态(也称为不透光状态)。由此，数字灰度级方法常常与实 现多个灰度级显示器的另一种方法组合使用。下文将描述用于多灰度级的像素的驱动方 法。作为用于实现多灰度级的方法，有时间灰度级方法和区域灰度级方法。时间灰度 级方法是一种用于通过在某个周期更改发光时间的长度来表示灰度级的方法。区域灰度级 方法是一种用于通过更改发光区域的大小来表示灰度级的方法。注意，时间灰度级方法和区域灰度级方法可以彼此组合。就区域灰度级方法而言，如图1至图3所示，设置多个显示区域(有助于显示的区 域)，并使哪个显示区域来发光，由此表示灰度级。这里，将详细描述时间灰度级方法。在数字时间灰度级方法中，将一个帧周期分成 多个子帧周期。然后通过更改每个帧周期的发光子帧周期的组合来表示灰度级。图14示出分开向像素写信号的周期(也称为信号写周期)和发光的周期(也称为 发光周期)的情况中的时序图。首先，在信号写周期内将一个屏幕的信号输入到所有像素。 在该周期，像素不发光。在完成信号写周期之后，发光周期开始以及像素发光。接下来，后 续子帧开始，以及在信号写周期内将一个屏幕的信号输入到所有像素。在该周期，像素不 发光。在完成信号写周期之后，发光周期开始以及像素发光。通过重复相似的操作，可以表示灰度级。此时，以每个子帧周期的发光周期长度的 2次幂，如1 :2:4:8:...来表示多种灰度级是可能的。再者，将区域灰度级方法与时间灰度级方法组合，由此表示更多的灰度级。例如， 在通过区域灰度级方法表示两位以及通过时间灰度级方法表示六位的情况中，总共可以表 示8位。该情况中的像素配置具有图6和图7的配置。注意，在信号写周期，控制电源线4903和相对电极4908的电位，使得无电压施加 到发光元件4907。注意，使相对电极4908的电位处于高，由此无电压施加到发光元件4907， 或者可以使相对电极4908处于浮空状态，而不提供电荷。由此，可以防止发光元件4907在
信号写周期发光。接下来，图15示出不分开向像素写信号的周期(也称为信号写周期)和发光的周期(也称为发光周期)的情况中的时序图。在每行写入信号之后，发光周期随即开始。在某一行中，写入信号以及预定的发光周期完成之后，在后续子帧开始信号写操 作。通过重复此类操作，可以分别控制发光周期的长度。以此方式，即使慢速写入信号，仍可以将多个子帧配置在一个帧中。此外，因为一 个帧周期的发光周期的比例(所说的占空比)可以是高的，所以降低功耗，抑制发光元件的 损耗或抑制伪轮廓是可能的。在该情况中的像素配置可以具有图6和图7的配置。在该情况中，图15中时间 是t0，同时将信号输入到三行的像素中是必要的。通常，无法同时将信号输入到多行的像 素中。由此，如图16所示，将一个栅极选择周期分成多个周期(图16中为三个周期)。在 每个划分的选择周期内选择每个栅极信号线4901，并将对应的信号输入到源极信号线 4902。例如，在一个栅极选择周期，在Gl (t0)内选择第i行，在G2 (t0)内选择第j行，以及 在G3(t0)内选择第k行。因此，可以如同在一个栅极选择周期内同时选择三行一样执行操 作。注意，虽然图15和图16分别显示同时将信号输入到三行的像素中的情况，但是本 发明不限于此。还可以将信号输入更多行或更少行。注意，此类驱动方法的细节在例如日本公开特许公报编号2001-3M958、美国专利 申请公布编号2001/0022565等中予以公开，它可以结合本发明来应用。以及这些专利的整 个公开内容通过引用结合于本文。这样，图17示出擦除像素中的信号的情况中的时序图。在每行中，执行信号写操 作，并在后续信号写操作之前擦除像素中的信号。据此，可以容易地控制发光周期的长度。在某一行中，写入信号以及预定的发光周期完成之后，在后续子帧开始信号写操 作。在发光周期短的情况中，执行信号擦除操作以提供不发光状态。通过重复此类操作，可 以控制发光周期的长度。据此，即使慢速写入信号，仍可以将多个子帧配置在一个帧中。再者，在执行信号 擦除操作的情况中，无需以与获得视频信号的方法相同的方法来获得用于擦除的数据；因 此，还可以减少源驱动器的驱动频率。图18示出此情况中的像素配置。擦除晶体管1104连接在驱动晶体管4906的栅 极与电源线4903之间。使用栅极信号线4901控制选择晶体管4904。当选择晶体管4904转为导通状态 时，从源极信号线4902将视频信号输入到存储电容器4905中。由此，驱动晶体管4906根 据视频信号转为导通/截止状态，以及电流经发光元件4907从电源线4903流到相对电极 4908。当需要擦除信号时，选择第二栅极线1101以将擦除晶体管1104转为开状态，从而 将驱动晶体管4906转为关状态。这样，无电流经发光元件4907从电源线4903流到相对电 极4908。由此，可以提供不发光周期，以及可以自由地控制发光周期的长度。虽然在图18中使用擦除晶体管1104，但是也可以使用另一种方法。这是因为可 以强制提供不发光周期，由此不提供电流到发光元件4907。由此，可以通过在电流经发光 元件4907从电源线4903到相对电极4908的路径中任何位置配置开关并控制该开关的开 /关状态来提供不发光周期。或者，可以控制驱动晶体管4906的栅源电压来强制将驱动晶体管转为关状态。图19示出强制关闭驱动晶体管的情况中的像素配置的一个示例。擦除二极管 1204连接在驱动晶体管4906的栅极与第二栅极线1201之间。当需要擦除信号时，选择第二栅极线1201(这里是高电位)以将该擦除二极管 1204转为开状态，从而电流从第二栅极线1201流到驱动晶体管4906的栅极。由此，将驱动 晶体管4906关闭。这样，无电流经发光元件4907从电源线4903流到相对电极4908。由 此，可以提供不发光周期，以及可以自由地控制发光周期的长度。当需要保存信号时，不选择第二栅极信号线1201(这里是低电位)。这样，擦除二 极管1204转为关状态，由此保存驱动晶体管4906的栅极电位。注意擦除二极管1204可以是任何元件，只要它具有整流的特性即可。擦除二极管 1204可以是PN 二极管、PIN 二极管、肖特基二极管或齐纳二极管。此外，还可以使用二极管连接的晶体管(其栅极和漏极连接)。图20示出此情况 中的电路图。作为擦除二极管1204，使用二极管连接的晶体管1304。虽然这里使用N沟道 晶体管，但是本发明不限于此，还可以是P沟道晶体管。注意作为再一种电路，如图17所示的驱动方法可以使用图6和图7中的电流来实 现。该情况的时序图可以与图16中所示的情况相似。如图16所示，将一个栅极选择周期 分成三个周期；但是，这里将一个栅极选择周期分成二个周期。在每个划分的选择周期内 选择一个栅极线，并将对应的信号(视频信号和擦除信号)输入到源极信号线4902。例如， 在一个栅极选择周期，在前半个周期内选择第i行，在后半个周期内选择第j行。然后，当 选择第i行时，将视频信号输入其中。另一方面，当选择第j行时，输入将驱动晶体管转为 关的信号。因此，可以如同在一个栅极选择周期内同时选择二行一样执行操作。注意，此类驱动方法的细节在例如日本专利早期公开编号2001-3M958、美国专利 申请公布编号2001/0022565等中予以公开，它可以结合本发明来应用。以及这些专利的整 个公开内容通过引用结合于本文。注意，本实施方式中所示的时序图、像素配置和驱动方法仅仅是示例，本发明本发 明不限于这些示例。应用多种时序图、像素配置和驱动方法是可能的。然后，下文将描述数字灰度级方法的情况中的驱动晶体管的操作区域。例如，在驱动晶体管在饱和区域中工作的情况中，有如下优点，即使其电压电流特 征下降时，发光元件中流动的电流值也不改变。因此，不可能发生图像烧伤。但是，当驱动晶 体管的电流特征变化时，其中流过的电流也会变化。在这种情况中，可能发生显示不均勻。相反，当驱动晶体管在线性区域中工作时，即使驱动晶体管的电流特征变化，也几 乎不影响其中流动的电流值。因此，不可能发生图像模糊不均勻。此外，因为可以防止驱动 晶体管的此栅源电压(电压的绝对值)增加太多，所以可以降低功耗。再者，当增加驱动晶 体管的栅源电压(电压的绝对值)时，即使驱动晶体管的电流特征变化，也几乎不影响其中 流动的电流值。但是，当发光元件的电压电流特征下降时，其中流过的电流值可能变化。因 此，不可能发生图像烧伤。以此方式，当驱动晶体管在饱和区域中工作时，即使发光元件的特征变化，其中 流动的电流值也不改变。因此，在此情况中，驱动晶体管可以视为作为电流源在工作。由此， 此类驱动器称为恒定电流驱动器。
16
此外，当驱动晶体管在线性区域中工作时，即使驱动晶体管的电流特征变化，流动 的电流值也不改变。因此，在此情况中，驱动晶体管可以视为作为开关在工作。此外，可以 认为电源线的电压直接施加到发光元件。由此，此类驱动器称为恒定电压驱动器。该实施方式与实施例模式1至3相关地来详细描述。由此，该实施方式可以自由 地与实施方式1至3组合。实施方式5接下来，将描述本发明的显示装置中的像素布局。图21示出例如图7所示的电路 图的布局图。注意电路图和布局图不限于图7和图21中的那些。敷设了选择晶体管4904和4804、驱动晶体管4906和4806以及发光元件4907和 4807。选择晶体管4904和4804的源极和漏极连接到源极信号线4902以及分别连接到驱 动晶体管4906和4806的栅极。驱动晶体管4904的栅极连接到栅极信号线4901，以及选择 晶体管4804的栅极连接到栅极信号线4801。驱动晶体管4906和4806的源极和漏极分别 连接到电源线4903和发光元件4907和4807的电极。存储电容器4905和4805各连接在 驱动晶体管4906或4806的栅极与电源线4903之间。源极信号线4902和电源线4903由第二导线构成，而栅极信号线4901和4801由
第一导线构成。在上栅极结构的情况中，基板、半导体层、栅极绝缘膜、第一导线、内层绝缘膜以及 第二导线依此顺序形成，以形成薄膜。在下栅极结构的情况中，基板、第一导线、栅极绝缘 膜、半导体层、内层绝缘膜以及第二导线依此顺序形成，以形成薄膜。接下来，图22示出包括薄膜晶体管(TFT)和发光元件与之连接的像素的截面图。在图22中，基层701、用于形成TFT 750的半导体层702以及用于形成电容器部 分751的一个电极的半导体层752形成在基板700上。第一绝缘层703形成于其上，它用 作TFT 750的栅极绝缘层以及用于形成电容器部分751的电容的电介质层。用于形成电容器部分751的另一个电极的栅电极704和导电层7M形成在第一绝 缘层703上。连接到TFT 750的导线707连接到发光元件712的第一电极708。第一电极 708形成于第三绝缘层706上。第二绝缘层705可以形成于第一绝缘层703和第三绝缘层 706之间。发光元件712由第一电极708、EL层709和第二电极710构成。再者，形成第四 绝缘层711以覆盖第一电极708的周边端部以及第一电极708与导线707之间的连接部 分。接下来，将描述前述结构的细节。基板700可以是例如，如钡硼矽酸玻璃或铝硼矽 酸玻璃的玻璃基板、石英基板、陶瓷基板等。或者，它可以是具有表面覆盖由绝缘薄膜的含 不锈钢的金属基板或半导体基板。此外，还可以使用由如塑料的柔性合成树脂制成的基板。 可以通过如化学机械抛光(CMP)的抛光来平整基板700的表面。基层701可以是由氧化硅、氮化硅、氮氧化硅等制成的绝缘薄膜。基层701可以用 于防止基板700中所含的如钠或碱土金属等的碱金属扩散到半导体层702，这会负面影响 TFT 750的特征。虽然图22示出基层701具有单层结构的示例，但是它可以具有两层或多 层。注意当杂质扩散不是大问题时，如使用石英基板的情况中，不一定需要基层701。此外，可以通过微波激励、2eV或更低的电子温度、5eV或更低的离子能量以及约 IO11至1013/Cm3的电子密度条件下的高密度等离子直接处理玻璃基板的表面。可以使用等离子处理设备利用使用径向槽天线的微波激励生成等离子。此时，通过引入含氮气体如氮 (N2)、氨(NH3)或一氧化氮(N2O),可以氮化玻璃基板的表面。形成在玻璃基板表面的氮层 具有氮化硅作为它的主要成分；因此，它可以用作阻挡从玻璃基板一侧扩散的杂质的阻隔 层。通过等离子CVD可以将氧化硅薄膜或氮氧化硅薄膜可以形成于氮层，以便也用作基层 701。此外，当使用氧化硅、氮氧化硅等对基层701的表面执行相似的处理时，也可以氮 化基层701的表面或基层701中从表面深达1至10纳米处的部分。此类极薄氮化硅层可 以用作阻隔层，而不会对形成于其上的半导体层产生应力影响。半导体层702和半导体层752的每一个优选地利用图案化晶体半导体薄膜制成。 注意，“图案化”系指通过光刻技术将薄膜变换成特定形状(例如在光敏丙烯酸中形成接触 孔或将光敏丙烯酸处理成定距片的形状)，通过光刻技术形成掩模图案以及使用掩模图案 来蚀刻等的过程。可以通过将非晶半导体薄膜结晶来获得晶状半导体薄膜。作为一种结晶 方法，有激光结晶、使用RTA或退火炉的热结晶、使用促进结晶的金属元素的热结晶等。半 导体层702具有沟道形成区域和掺杂有加入一种导电性类型的杂质元素的一对杂质区域。 注意低浓度地掺杂有前述杂质元素的杂质区域可以设在沟道形成区域与杂质区域对之间。 半导体层752可以具有如下结构，整个层掺杂有加入一种导电性类型的杂质元素或掺杂有 与之相反导电性的杂质元素。第一绝缘层703可以通过堆叠氧化硅、氮化硅、氮氧化硅或/和类似物质以单层或 多层形式形成。在此情况中，与前述处理相似，可以对绝缘薄膜的表面氧化或氮化，以便通 过微波激励、2eV或更低的电子温度、5eV或更低的离子能量以及约IO11至1013/Cm3的电子 密度条件下的高密度等离子处理进行增密。该处理可以先于第一绝缘层703的薄膜淀积执 行。即，可以对半导体层702的表面执行等离子处理。此时，可以通过在基板温度300到 4500C以及氧气氛(如O2或N2O)或氮气氛(如N2或NH3)的条件下执行等离子处理来形成 将要堆叠于其上的栅极绝缘层的有利界面。可以形成栅电极704和导电层754的每一个，以具有含从Ta、W、Ti、Mo、Al、Cu、Cr 或Nd中选择的元素或含此类元素的合金或混合物的单层结构或堆叠层结构。TFT 750由半导体层702、栅电极704和位于半导体层702与栅电极704之间的第 一绝缘层703构成。图22示出构成像素的TFT 750连接到发光元件712的第一电极708的 情况的一个示例。TFT 750具有多栅极结构，其中多个栅电极704形成于半导体层702上。 即，多个TFT串联。利用此类结构，可以防止截止电流超过需要地增加。虽然图22示出TFT 750是上栅极TFT的示例，但是还可以采用在半导体层下方具有栅电极的下栅极TFT或在半 导体层上下具有栅电极的双栅极TFT。电容器部分751包括用作电介质的第一绝缘层703和通过包夹第一绝缘层703彼 此面对的一对电极，即半导体层752和导电层754。虽然图22示出与TFT 750的半导体层 702同时形成的半导体层752用作设在像素中的电容器元件的一对电极的其中之一，与栅 电极704同时形成的导电层7M用作另一个电极，但是本发明不限于这种结构。第二绝缘层705优选地是对离子杂质具有阻隔特性的阻隔绝缘薄膜，例如氮化硅 薄膜。第二绝缘薄膜705由氮化硅或氮氧化硅制成。第二绝缘层705具有用于防止半导体 层702的污染的保护薄膜的功能。在淀积第二绝缘薄膜705之后，可以通过以与前述处理相似地引入氢气的微波激励下的高密度等离子处理来对它氢化。或者，可以通过引入氨气 氮化并氢化第二绝缘薄膜705。再者，可以通过引入氧气、队0气体等以及氢气来氮氧化和 氢化第二绝缘薄膜705。利用前述方法执行氮化、氧化或氮氧化处理，可以增密第二绝缘层 705的表面。因此，可以增强它用作保护薄膜的功能。可以通过执行400至450°C的热处理 将引入氮化硅制成的第二绝缘层705中的氢释放，从而氢化半导体层702。第三绝缘层706可以利用无机绝缘薄膜或有机绝缘薄膜制成。无机绝缘薄膜包括 CVD、S0G(旋涂玻璃)薄膜(通过涂敷形成的氧化硅薄膜)等形成的氧化硅薄膜。有机绝 缘薄膜包括聚酰亚胺、聚胺、BCB(苯并环丁烯)、丙烯酸、正光敏有机树脂、负光敏有机树脂 等制成的薄膜。此外，第三绝缘层706还可以利用具有硅(Si)和氧(0)的骨架结构的材料 制成。作为该材料的一种替代品，使用含有至少氢(例如烷基或芳烃)的有机基。作为一 种替代品，可以使用氟基作为替代品。再者，可以使用含氢的有机基和氟基作为替代品。可以形成导线707，以具有从Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au或Mn中选择的元 素的单层结构或堆叠层结构。第一电极708或第二电极710的其中之一或二者可以形成为透明电极。作为 透明电极，有含三氧化钨的氧化铟(IWO)、含氧化钨的氧化铟(IWZO)、含氧化钛的氧化铟 (ITiO)、含氧化钛的氧化铟锡(ITTiO)、含钼的氧化铟锡(ITMO)等。不必说，还可以使用氧 化铟(ITO)、氧化铟锌(IZO)、掺杂氧化硅的氧化铟锡(ITSO)等。第一电极708和第二电极710的至少其中之一或二者可以由不具有发光特性的材 料制成。例如，它可以利用如Li或Cs的强碱材料、如Mg、Ca或Sr的碱土材料、含此类金属 的合金(例如MgAg, AlLi、或Mgln)、含此类金属的化合物(例如CaF2或Ca3N2)或如Yb或 Er的稀土材料制成。第四绝缘层711可以利用与第三绝缘层706相似的材料制成。发光元件712由第一电极708、第二电极710和被包夹于其间的EL层709形成。 第一电极708和第二电极710的至少其中之一或二者用作阳极，而另一个用作阴极。当将 高于阈值电压的电压正向施加于阳极和阴极之间时，发光元件712利用经阳极流到阴极的 电流发光。EL层709以单层或多层形式形成。当EL层709利用多个层形成时，根据载流子 传输特性，这些层可以分成空穴注入层、空穴传输层、发光层、电子传输层、电子注入层等。 注意每个层之间的边界并非一定是明确的，以及可能存在如下情况，因为形成每个层的材 料彼此混合，所以边界是不明确的。每个层可以使用有机材料或无机材料形成。作为有机 材料，可以使用高分子化合物、中分子化合物和低分子化合物。EL层709优选地利用具有不同功能的多个层形成，如空穴注入-传输层、发光层以 及电子注入-传输层。空穴注入-传输层优选地利用含具有空穴传输特性的有机化合物材 料和向有机化合物材料表征电子接受特性的无机化合物材料的复合材料形成。采用这种结 构，在固有地具有很少载流子的有机化合物中生成许多空穴载流子，由此可以获得优良的 空穴注入和传输特性。根据这种效应，可以较常规技术中更大地抑制驱动电压。再者，因为 空穴注入-传输层可以形成得厚一些而不会导致驱动电压的增加，所以可以抑制因灰尘等 导致的发光元件的短路。作为具有空穴传输特性的有机化合物材料，例如有铜酞菁(简称为CuPc) ；4,4'，
194〃 -三[N-(3-甲基苯基)-N-苯基氨基]三苯胺(简称为MTDATA) ；1，3，5_三[N，N-二 (间-甲苯基)氨基]苯(简称为m-MTDAB) ;N，N' - 二苯基-N，N'-双(3-甲基苯基)-1， 1'-联苯基-4，4' -二胺(简称为TPD) ;4，4'-双[N-(1-萘基)-N-苯基氨基]联苯 (简称为NPB) ；4,4'-双{N-[4-二(间-甲苯基)氨基]苯基-N-苯基氨基}联苯(简 称为DNTPD)等等。但是，本发明不限于这些。作为表征电子接受特性的无机化合物材料，有氧化钛、氧化锆、氧化钒、氧化钼、氧 化钨、氧化铼、氧化钌、氧化锌等。具体来说，氧化钒、氧化钼、氧化钨和氧化铼是优选的，因 为它们可以在真空中淀积，并易于处理。电子注入-传输层使用具有电子传输特性的有机化合物材料形成。确切地来说， 有三(8-喹啉酚根)合铝(简称为Alq3)；三(4-甲基-8-喹啉酚根)合铝(简称为Almq3)； 双O-甲基-8-喹啉酚根)(4-苯基酚根)合铝(简称为Balq)；浴铜灵(简称为BCP)； 2-(4-联苯基)-5-(4-叔丁基苯基)-l，3，4- P^二唑(简称为PBD) ；3-(4-联苯基)-4-苯 基-5-(4-叔丁基苯基)-1，2，4_三唑(简称为TAZ)等等。但是，本发明不限于这些。EL层709可以利用如下材料形成，例如9，10-二 萘基)蒽(简称为DNA) ；9， 10-二(2-萘基)-2-叔丁基蒽(简称为t-BuDNA) ；4,4'-双(2，2-二苯基乙烯基)联苯 (简禾尔为 DPVBi) ；coumarin 30 ；coumarin6 ；coumarin 545 ；coumarin 545T ；红焚烯；2, 5, 8，11-四(叔丁基)芘(简称为TBP) ；9，10-二苯基蒽(简称为DPA) ；5，12-二苯基并四苯 (简称为DPT) ；4-( 二氰基亚甲基)-2-甲基-6-(对二甲氨基苯乙烯基)-4H-吡喃(简称为 DCM1) ；4-( 二氰基亚甲基)-2-甲基-6-[2-(久洛里定-9-基)乙烯基]-4H-吡喃(简称 为DCM2)等等。或者，可以使用能够生成磷光的如下化合物(吡啶甲酸根)·双{2-[3'， 5'-双(三氟甲基)苯基]吡啶酚根_N，C2' }合铱(简称为Ir (CF3ppy)2 (pic))；双(2-苯 基吡啶酚根-N，C2')合铱(简称为Ir(ppy)3)；(乙酰丙酮根) 双(2-苯基吡啶酚根-N， C2，)合铱(简称为Ir(ppy)2(acac))；(乙酰丙酮根) 双[2-(2' _噻吩基)吡啶酚根-N， C3’ ]合铱(简称为Ir(thp)2(acac))；(乙酰丙酮根) 双(2-苯基喹啉酚根-N，C2’ )合铱 (简称为 Ir(pq)2(acac))等等。再者，EL层709可以使用包括金属络合物的单态激发(singlet excitation)发 光材料以及三态激发(triplet excitation)发光材料来形成。例如，在用于红色发光、绿 色发光和蓝色发光的发光像素中，具有相对较短亮度寿命减半的红色发光的发光像素使用 三态激发发光材料形成，而其他发光像素使用单态激发发光材料形成。三态激发发光材料 具有高亮度效率，这在需要以较低功耗获得相同亮度时是优势。即，当将三态激发发光材料 应用于红色发光的像素时，可以减小施加到发光元件的电流值，从而促成提高的可靠性。为 了抑制功耗，用于红色发光和绿色发光的发光像素可以使用三态激发发光材料形成，而用 于蓝色发光的发光元件可以使用单态激发发光材料形成。当使用三态激发发光材料形成用 于对人眼高度可见的绿色发光的发光元件时，可以实现更低的功耗。作为EL层709的一种结构，可以在每个像素中形成具有不同发射光谱的发光层， 以执行颜色显示。通常，形成对应于R(红色)、G(绿色)和B(蓝色)的发光层。在该情况 中，采用在像素发光侧设置用于以前述发射光谱发光的滤光镜的结构，可以提高颜色的纯 净度，还可以防止像素部分的类似反射镜的表面(眩光)。通过设置滤光镜，可以省略常规 技术所必需的圆偏振片等，并由此可以无光损耗地抽取从发光层发射的光。再者，可以降少
20斜角观察像素部分时觉察到的色调变化。作为晶体管，可以采用使用非晶硅的晶体管，以及使用多晶硅作为半导体层的晶 体管。接下来，将描述使用非晶硅(a-Si:H)薄膜形成晶体管的半导体层的情况。图23A 和2 示出上栅极晶体管的示例，而图24A和24B和图25A和25B示出下栅极晶体管的示 例。图23A示出使用非晶硅作为其半导体层的上栅极晶体管的横截面。如图23A所示， 基薄膜观02形成于基板观01上。再者，像素电极观03形成于基薄膜观02上。此外，第一 电极观04利用与像素电极观03相同的材料以及在相同层中形成。基板可以是玻璃基板、石英基板、陶瓷基板等的任何一种。此外，基薄膜观02可以 利用氮化铝(AIN)、氧化硅(SiO2)和/或氮氧化硅(SiOxNy)以单层或多层形式形成。此外，导线观05和导线观06形成于基薄膜观02上，像素电极观03的端部被导线 2805覆盖。在导线观05和导线观06上，形成各具有η型导电性的η型半导体层观07和η 型半导体层观08。半导体层观09形成在导线观06与导线观05之间以及基薄膜观02之 上。半导体层观09的一部分延伸到η型半导体层观07和η型半导体层观08上。注意，半 导体层观09利用如非晶硅(a-Si:H)或微晶半导体(P-Si = H)的非晶半导体薄膜形成。栅 极绝缘薄膜观10形成于半导体层观09上。此外，绝缘薄膜观11利用与栅极绝缘薄膜观10 相同的材料以及在相同层中形成于第一电极观04上。注意栅极绝缘薄膜观10由氮化硅薄 膜、氮氧化硅薄膜等制成。栅电极观12形成于栅极绝缘薄膜观10上。此外，第二电极观13利用与栅电极 观12相同的材料以及在相同层中形成于第一电极观04上，其间设有绝缘薄膜观11。由此， 形成将绝缘薄膜观11包夹在第一电极观04与第二电极观13之间的电容器元件观19。形成 中间层绝缘薄膜观14，以覆盖像素电极观03的端部、驱动晶体管观18和电容器元件观19。含有有机化合物的层观15和相对电极观16形成于中间层绝缘薄膜观14和位于 中间层绝缘薄膜观14的开口部分中的像素电极观03上。由此，发光元件观17形成于含有 机化合物的层观15被包夹在像素电极观03和相对电极观16之间的区域。如图23A所示的第一电极观04可以以图2 所示的第一电极观20替代。第一电 极观20利用与导线观05和观06相同的材料以及在相同层中形成。图24A和24B示出具有使用非晶硅作为其半导体层的下栅极晶体管的显示装置的 显示屏的局部横截面。基薄膜四02形成于基板四01上。再者，栅电极四03形成于基薄膜四02上。此 外，第一电极四04在与栅电极四03相同的层中以及利用相同的材料形成。作为栅电极四03 的材料，可以使用掺杂磷的多晶硅。不仅可以使用多晶硅，而且还可以使用由金属和硅合成 的硅化物。此外，栅极绝缘薄膜四05形成为覆盖栅电极四03和第一电极四04。栅极绝缘薄 膜四05使用氧化硅薄膜、氮氧化硅薄膜等形成。半导体层四06形成于栅极绝缘薄膜四05上。此外，半导体层四07利用与半导体 层四06相同的材料以及在相同层中形成。基板可以是玻璃基板、石英基板、陶瓷基板等的任何一种。此外，基薄膜四02可以利用氮化铝(AIN)、氧化硅(SiO2)和/或氮氧化硅(SiOxNy)以单层或多层形式形成。各具有η型导电性的N型半导体层四08和四09形成于半导体层四06上，而η型 半导体层四10形成于半导体层四07上。导线四11和四12分别形成于η型半导体层四08和四09上，以及半导体层四13 利用与导线四11和四12相同的材料以及在相同层中形成于η型半导体层四10上。第二电极由半导体层^07、η型半导体层四10和导电层四13形成。注意电容器元 件四20形成为具有如下结构，其中栅极绝缘薄膜四05被包夹在第二电极与第一电极四04 之间。此外，导线四11的一部分延伸，以及形成像素电极四14以与导线四11的延伸部 分的上表面接触。形成绝缘体四15，以覆盖像素电极四14的端部、驱动晶体管四19和电容器元件 2920。含有有机化合物的层四16和相对电极四17形成于像素电极四14和绝缘体四15 上，以及发光元件四18形成于含有机化合物的层四16被包夹在像素电极四14和相对电极 四17之间的区域。部分用作电容器元件的第二电极的半导体层四07和η型半导体四10并非一定设 置。即，导电层四13可以用作第二电极，以便设置具有如下结构的电容器元件，其中栅极绝 缘薄膜四05被包夹在第一电极四04与导电层四13之间。注意通过在形成图24Α所示的导线四11之前形成像素电极四14，可以形成如图 24Β所示的电容器元件四20，它具有如下结构，其中栅极绝缘薄膜四05被包夹在与像素电 极四14相同材料制成的第二电极四21与第一电极四04之间。虽然图24Α和图24Β示出具有沟道蚀刻结构的逆向交错晶体管(inversely staggered transistor)，但是还可以采用具有沟道保护结构的晶体管。接下来，将参考图 25A和25B描述具有沟道保护结构的晶体管的情况。图25A所示具有沟道保护结构的晶体管与图24A所示具有沟道蚀刻结的驱动晶体 管四19不同之处在于，用作蚀刻掩模的绝缘体3001设在半导体层四06中的沟道形成区 域。图25A与图24A之间的共同部分通过共同的引用号表示。相似地，图25B所示具有沟道保护结构的晶体管与图24B所示具有沟道蚀刻结构 的驱动晶体管四19不同之处在于，用作蚀刻掩模的绝缘体3001设在半导体层四06中的沟 道形成区域。图25B与图24B之间的共同部分通过共同的引用号表示。通过对构成本发明的像素的晶体管的半导体层(例如沟道形成区域、源极区域或 漏极区域)使用非晶半导体薄膜，可以降低制造成本。例如，在使用图6或图7所示的像素 结构的情况中，可以使用非晶半导体薄膜。注意可应用本发明像素结构的晶体管电容器元件结构不限于上文所述结构，以及 可以采用多种结构的晶体管或电容器元件。注意该实施方式可以自由地与实施方式1至4组合。实施方式6将参考图45至47描述本发明的显示装置中的像素和驱动器电路的配置。图45示出本发明的显示屏的配置。该显示屏包括其中配置构成子像素的多个显示区域30的像素部分21、控制扫描线33的信号的扫描线驱动器电路22和控制基板上数据 线31的信号的数据线驱动器电路23。再者，还可以设有监视器电路M，用于校正包括在构 成子像素的显示区域30中的发光元件37的亮度变化。发光元件37和包括在监视器电路 M中的发光元件具有相同的结构。发光元件37具有如下结构，其中含有表征场致发光的 材料的层被包夹在一对电极之间。在基板20的周边部分中设有用于将信号从外部电路输入到扫描线驱动器电路22 的输入端25、用于将信号从外部电路输入到数据线驱动器电路23的输入端沈以及用于将 信号输入到监视器电路M的输入端四。构成子像素的显示区域30包括，连接到数据线31的晶体管34和串联在电源线32 与发光元件37之间的晶体管35。晶体管34的栅极连接到扫描线33。当扫描信号选择晶 体管34时，它将数据线31的信号输入到构成子像素的显示区域30。将该输入信号施加到 晶体管35的栅极，并对存储电容器部分36充电。根据该信号，电源线32和发光元件37变 为导通状态，由此发光元件37发光。电源需要从外部电路提供，以使设在构成子像素的显示区域30中的发光元件37 发光。设在像素部分21中的电源线32在输入端27连接到外部电路。因为电源线32中发 生由要引入的导线长度决定的电阻损耗，所以优选的是将输入端27设在基板20的周边部 分中的多个位置上。将输入端27设在基板20的相对端部，以使像素部分21的区域中亮度 变化不致变得明显。即，防止屏幕的一侧变得明亮，而其另一侧变得暗淡。再者，在具有一 对电极的发光元件37中，形成位于与电源线32连接的电极相对侧的电极，以作为多个构成 子像素的显示区域30共享的公共电极。为了减少该电极的电阻损耗，设置多个端观。接下来，将参考图46和47描述构成子像素的显示区域30的示例。要注意图46 示出构成子像素的显示区域的俯视图，以及图47示出沿图46中直线A-B、C-D和E-F的纵 向截面图。下文参考图46至图47进行描述。扫描线33和数据线31形成在不同的层中并彼此交叉，且其间插入有绝缘层57。 扫描线33在它与半导体层40交叉且其间插入有栅极绝缘层55的位置处用作晶体管的栅 电极。在该情况中，通过根据半导体层40的布置设置半导体34并使扫描线33偏离以在 多个位置处与半导体层40交叉，可以提供其中多个沟道形成区域串联配置在一对源极和 漏极之间的所说的多栅极晶体管。优选的是，连接到晶体管35的电源线32的电阻应该低，因此优选地使用具有特别 低电阻的Al、Cu等材料。在形成Cu导线的情况中，Cu导线可以与阻隔层组合形成在绝缘 层中。图47示出其中电源线32形成在基板20上以及半导体层41之下的示例。阻隔层50 形成在基板的表面上，由此阻止基板20中所含如碱金属的杂质渗透。电源线32在绝缘层 51中形成的开口中，由阻隔层52和Cu层59形成。阻隔层52由钽(Ta)、氮化钽(TaN)、氮 化钨(WN)、氮化钛(TiN)等。Cu层59通过电镀并以化学机械抛光溅镀和累积1至5 μ m的 厚度形成。即，使用金属镶嵌工艺，可以将Cu导线嵌入绝缘层51中。半导体层40和41的基极绝缘薄层40形成于绝缘层51上。基极绝缘层的结构不 限于此；但是，它优选地由氮化硅层53和氧化硅层M形成。此外，作为绝缘层的结构，绝缘 层56还作为保护薄膜由氮化硅等形成于栅极绝缘层55上，以及半导体层40和41上。电源线32和晶体管35通过导线45经穿通前述绝缘层的接触孔连接。再者，栅电极42通过导线44连接到晶体管34。晶体管34和35的栅电极可以通过堆叠多个层形成。 例如，可以考虑与栅极绝缘层的粘合以及电阻以将第一导电层和第二导电层组合。此外，覆 盖层和底层的形状可以改变(例如具有护目镜的帽子形状)，由此可以将源极和漏极区域 以及低浓度杂质(LDD)区域可以以自对准方式形成在半导体层中。通过延伸栅电极42设置的存储电容器部分36的电极43通过利用第一导电层与 第二导电层的组合优选地形成为具有低电阻，即设置第一导电层的薄膜部分并将掺杂一种 导电性类型的杂质元素添加到半导体层作为下层。即，存储电容器部分36由如下部分形 成存储电容器部分36中通过延伸栅电极设置的电极43、通过延伸晶体管35的半导体层 41获得的半导体层60和它们包夹的栅极绝缘层55。存储电容器36可以通过将掺杂一种 导电性类型的杂质元素添加到半导体层60以便具有低电阻来有效率地实施功能。发光元件的像素电极可以具有晶体管35的半导体层41的直接接触，但是他们也 可以如图47所示通过导线46连接。在该情况中，优选的是在导线46的端部处设置多个阶 梯，因为可以增加与像素电极47的接触面积。此类阶梯可以通过使用如缝隙或半透光膜的 减光功能的光掩模来形成。该实施方式中所述的显示屏具有如Cu的低电阻材料制成的电源线，因此，特别当 屏幕尺寸大时它是有效率的。例如当屏幕尺寸约13英寸时，屏幕的对角线长度是340mm，而 它在约60英寸的屏幕中是1500mm或更长。在此类情况中，无法忽略导线电阻，因此导线优 选地由如Cu的低电阻材料制成。再者，当考虑到导线延迟时，数据线和扫描线可以相似的 方式形成。要注意该实施方式可以自由地与实施方式1至5组合。实施方式7在实施方式7中，参考附图描述用于制造显示屏的蒸镀设备。显示屏是通过在元件基板上形成EL层来制造的，而在元件基板中使用晶体管形 成像素电路和/或驱动器电路。EL层形成为含有至少其一部分中表征场致发光的材料。EL 层可以由具有不同功能的多个层形成。在该情况中，EL层在一些情况使用具有不同功能的 层形成，它们也称为空穴注入-传输层、发光层、电子注入-传输层等。图48示出用于在形成晶体管的元件基板上形成EL层的蒸镀设备的结构。该蒸镀 设备具有与传送室60和61连接的多个处理室。这些处理室包括用于提供基板的装载室 62、用于收集基板的卸载室63、热处理室68、等离子处理室72、用于蒸镀EL材料的薄膜形 成处理室69至71以及73至75以及用于形成铝或含铝的导电薄膜作为EL元件的其中一 个电极的主要元件的薄膜形成处理室76。再者，在传送室和每个处理室之间设有阀门77a 至77m。每个处理室的气压可以独立控制，由此防止处理室之间的互相污染。从装载室62引入到传送室60的基板通过能够旋转的臂型传送部件66传送到预 定处理室。基板被传送部件66从某个处理室传送到另一个处理室。传送室60和61通过 薄膜形成处理室70连接，其中执行在单元66与传送部件67之间传送基板。连接到传送室60和61的每个处理室保持在降低的气压下。因此，在该蒸镀设备 中，连续执行EL元件的薄膜形成处理，而不会使基板暴露于空气中。施加了薄膜形成处理 且具有EL层的显示屏可能因水汽等而质量下降。因此，密封处理室65连接到用于密封处 理的传送室61，以在与空气接触之前保持质量。密封室65保持在大气压下或接近大气压的降低的气压下，因此在传送室61与密封处理室65之间设有中间处理室64。中间处理室65 设为用于传送基板并缓冲这些室之间的气压。装载室62、卸载室63、传送室和薄膜形成处理室设有用于保持降低的气压的抽气 部件。作为此类抽气部件，可以使用多种真空泵，如干泵、涡轮分子泵以及扩散泵。在图48所示的蒸镀设备中，与传送室60和61连接的处理室的数量和组成可以根 据EL元件的堆叠层结构进行组合。下文描述该组合的一个示例。热处理室68通过加热其上形成有下方电极、绝缘分区等的基板来执行脱气处理。 等离子处理室72利用稀有气体或氧气对下方电极的表面执行等离子处理。执行该等离子 处理是为了清理表面，稳定表面状况以及在物理或化学方面稳定该表面(例如功函数)。薄膜形成处理室69是用于形成接触EL元件的一个电极的电极缓冲层的处理 室。电极缓冲层具有载流子注入特性(空穴注入特性或电子注入特性)，并抑制EL元件 的短路以及暗点缺陷。电极缓冲层通常由有机和无机混合物材料形成，以具有5X104至 IX 106 Ω cm以及30到300纳米的厚度。薄膜形成处理室71是用于形成空穴传送层的处 理室。在单色发光和发射白光的情况中，EL元件的发光层具有不同的结构。在蒸镀设备 中，薄膜形成处理室优选地根据发光颜色来配置。例如，在显示屏中形成多种类型具有不同 发光颜色的EL元件的情况中，需要形成根据每种发光颜色的发光层。在该情况中，薄膜形 成处理室70可以用于形成第一发光层，薄膜形成处理室73可以用于形成第二发光层，以及 薄膜形成处理室74用于形成第三发光层。通过对应于每个发光层更改薄膜形成处理室，可 以防止不同发光材料的互相污染，从而提高薄膜形成处理的生产量。再者，薄膜形成处理室70、73和74的每一个可以用于依次蒸镀具有不同发光颜色 的三种EL材料。在该情况中，通过根据要淀积的区域移动荫罩来执行蒸镀。在形成表征发白光的EL元件的情况中，垂直堆叠具有不同发光颜色的发光层。在 该情况中，还可以顺序将元件基板从一个薄膜形成处理室移到另一个薄膜形成处理室，以 便形成每个发光层。或者，也可以将不同的发光层连续在同一个薄膜形成处理室中形成。在薄膜形成处理室76中，在EL层上形成电极。可以通过电子束蒸镀方法或溅镀 方法形成电极，但是优选使用耐热蒸镀方法。形成到电极的元件基板经中间处理室64传送到密封处理室65。如氦、氩、氖或氮 的惰性气体填充密封处理室65。在这种气氛中，将密封基板附着于形成EL层的元件基板一 侧。在密封的条件中，惰性气体或树脂材料可以填充元件基板与密封基板之间的空间。在 密封处理室65中，设有用于抽取密封材料的配料器、机械部件，如用于固定密封基板以对 置元件基板的支架或固定台、用于填充树脂材料的配料器或旋转涂镀装置等。图49示出薄膜形成处理室的内部结构。薄膜形成处理室保持在降低的气压下。上 板91和下板92之间包夹的空间是保持降低的气压的内部。在该处理室中，设有一个或多个蒸镀源。在形成具有不同成分的多个层或共同蒸 镀不同材料的情况中，优选地设置多个蒸镀源。在图49中，蒸镀源81a、81b和81c设在蒸 镀源容器80中。蒸镀源容器80被多关节机械臂夹持住。多关节机械臂83可以通过关节 的展开或收缩在其可移动的区域内自由地移动蒸镀源容器80。再者，可以在蒸镀源容器80 中设置距离传感器82以蒸镀源81a至81c与基板89之间的距离，以便控制蒸镀的最优距离。在该情况中，多关节机械臂还可以沿上下方向(Z方向)移动。基板台86和基板夹具87成对地固定基板89。基板台86可以结合于其中的加热 器构成，以便可以加热基板89。基板89被基板夹具87固定在基板台86上来传送。可以 根据需要淀积的图案使用设有开口部分的荫罩90。在该情况中，荫罩90设在基板89与蒸 镀源81a至81c之间。荫罩90通过遮罩夹具88固定在基板上或与基板保持某个距离。当 荫罩90需要对齐时，在处理室中设置摄像头，以及为遮罩夹具88设置定位部件以用于在 X-Y-Z方向上微调移动。由此，完成定位对齐。将用于持续向蒸镀源提供蒸镀材料的蒸镀材料供料部件连接到蒸镀源81。蒸镀材 料供料部件包括与蒸镀源81分设的蒸镀材料供料源85a、^b和85c，以及连接它们的材料 供应管84。材料供料源85a、^b和85c通常对应于蒸镀源81来设置。在图49中，材料供 料源8 和蒸镀源81a彼此对应。这同样适用于材料供料源8 和蒸镀源81b，以及材料供 料源85c和蒸镀源81c。蒸镀材料可以通过气流传送方法、喷雾方法等来提供。通过气流传送方法，微粒状 粉末的蒸镀材料通过如惰性气体的气流传送到蒸镀源81。喷雾方法是一种蒸镀方法，传送 在溶剂中溶解或扩散蒸镀材料的材料液体并通过喷枪将其形成喷雾，由此蒸发喷雾中的溶 剂。在任何一种情况中，为蒸镀源81设有加热部件，它将传送的蒸镀材料蒸发以在基板89 上形成为薄膜。在图49的情况中，材料供料管84由可以柔韧弯曲并具有足够硬度不致在 甚至降低的气压下变形的窄管形成。在应用气流传送方法或喷雾方法的情况中，优选的是在大气压或较低气压下在薄 膜形成处理室中形成薄膜，优选的条件是133至13300帕的降低的气压。薄膜形成处理室 填充以惰性气体，如氦、氩、氖、氪、氙或氮。或者，可以在提供气体时控制气压(同时抽气)。 再者，用于形成氧化薄膜的薄膜形成处理室通过引入如氧气或氧化亚氮的气体而具有含氧 气氛。再者，可以向薄膜形成处理室中引入如氢的气体，以用于蒸镀有机材料，以便具有降 低的气氛。作为提供蒸镀材料的另一种方法，可以在材料供料管184中设置螺栓，以便持续 地将蒸镀材料推送到蒸镀源。利用该实施方式的蒸镀设备，可以持续为甚至大显示屏均勻地形成薄膜。再者，无 需每次用完蒸镀源中的蒸镀材料才提供蒸镀材料，因此可以提高生产量要注意该实施方式可以自由地与实施方式1至6组合。实施方式8在实施方式8中，将描述用于控制实施方式1至5中描述的形式装置的硬件。图沈示出示意图。像素阵列2704设在基板2701上方。在许多情况中，源极驱动 器2706和栅极驱动器2705形成于基板2701上方。此外，还可以将电源电路、预充电路、定 时发生电路等设在基板2701上方。还有一种情况，未设驱动器2706或栅极驱动器2705。 在该情况中，基板2701上未设的电路常常形成在IC中。IC常常通过COG (玻璃晶片)绑定 贴装在基板2701上。或者，IC可以贴装在连接板2707上，以用于将周边电路基板2702连 接到基板2701。换言之，本发明中的晶体管可以任何类型的晶体管以及可以形成于任何类型的基 板上。因此，可以将所有电路形成于玻璃基板、塑料基板、单晶基板、SOI基板或其他基板
26上。或者，可以采用如下结构，将一部分驱动器电路形成于一个基板上而将另一部分电路形 成于另一个基板上。即，无需将所有电路形成于同一个基板上。例如，在图沈等中，可以采 用如下结构，像素阵列和栅极驱动器通过TFT形成于玻璃基板上，同时源驱动器(或其一部 分)形成于单晶基板上，以便通过COG(玻璃晶片)将IP芯片附着于玻璃基板上。或者，可 以通过TAB (卷带自动绑定)或使用印刷板将IC芯片连接到玻璃基板。将信号2703输入到周边电路基板2702，以及控制器2708控制该信号以便将其存 储在存储器2709、存储器2710等中。在信号2703是模拟信号的情况中，常常要经过模数转 换，然后再存储在存储2709、存储器2710等中。控制器2708使用存储在存储器2709、存储 器2710等中的信号将信号输出到基板2701。为了实现实施方式1至5所述的驱动方法，控制器2708控制多种类型的脉冲信 号，并将它们输出到基板2701。注意该实施方式可以自由地与实施方式1至6任何一个组合。实施方式9下文将参考图27描述具有本发明的显示装置的移动电话的一个示范结构。显示屏MlO以可连接/分拆方式集成在外壳MOO中。外壳MOO的形状和尺寸 可以根据显示屏Mio的尺寸适合地更改。固定显示屏MlO的外壳MOO设在印刷板MOl 中，以便装备模块。显示屏MlO经FPC Mll连接到印刷板M01。在印刷板MOl上，形成有扬声器 讨02、麦克风M03、发射-接收电路讨04以及包括CPU、控制器等的信号处理电路M05。这 种模块与输入部件讨06和电池M07组合，然后集成到外壳M09中。显示屏MlO的像素 部分敷设为使它可以从外壳M12中形成的开口窗口看到。可以如下方式构造显示屏M10，使用TFT将周边驱动器电路的一部分(例如多个 驱动器电路中具有低工作频率的驱动器电路)形成于与像素部分相同的基板上，而将周 边驱动器电路的另一部分(多个驱动器电路中具有高工作频率的驱动器电路)形成在IC 芯片中。然后，可以使用COG(玻璃晶片)方法将该IC芯片贴装在显示屏MlO上。或者， 可以通过TAB (卷带自动绑定)或使用印刷板将IC芯片连接到玻璃基板。图28A示出其中 周边驱动器电路的一部分形成于与像素部分相同的基板上的这种显示屏的示范结构，而将 周边驱动器电路的另一部分形成在IC芯片中以便通过COG方法等贴装在基板上。注意图 28A中所示的显示屏包括基板5300、信号线驱动器电路5301、像素部分5302、第一扫描线驱 动器电路5303、第二扫描线驱动器电路5304、FPC 5305、IC芯片5306、IC芯片5307、密封 基板5308以及密封材料5309，以及通过COG方法等贴装形成在IC芯片中的信号线驱动器 电路5301。采用此类结构，可以降低显示装置的功耗，以及可以延长移动电话的每次充电的 工作时间。此外，还可以实现移动电话的成本降低。此外，通过利用缓冲器阻抗转换设置到扫描线或信号线的信号，可以缩短每行将 信号写入到像素中所需的时间。由此，可以提供高分辨率的显示装置。此外，为了进一步降低功耗，可以采用如下结构，将像素部分形成于具有TFT的基 板上，以及将所有周边电路形成在通过COG(玻璃晶片)贴装在显示屏上的IC芯片中。利用本发明的这种显示装置，可以提供精细且高对比度的图像。注意该实施方式中所示的配置仅是移动电话的示范示例，以及由此可以将本发明的显示装置应用于具有多种结构的移动电话，而不限于具有前述结构的移动电话。注意该实施方式还可以自由地与实施方式1至8的任何一个组合。实施方式10图四示出通过将显示屏5701与电路板5702组合构造的EL模块。显示屏5701 包括像素部分5703、扫描线驱动器电路5704以及信号线驱动器电路5705。在电路板5702 上，形成例如控制电路5706、信号分路电路5707等。利用连接导线5708将显示屏5701和 电路板5702彼此连接。可以使用FPC等作为连接导线。在实施方式8中，控制电路5706对应于控制器2708、存储器2709、存储器2710等。 在实施方式8中，控制电路5706对应于控制器2708、存储器2709、存储器2710等。可以如下方式构造显示屏5701，使用TFT将(例如多个驱动器电路中具有低工 作频率的驱动器电路)周边驱动器电路的一部分形成于与像素部分相同的基板上，而将周 边驱动器电路的另一部分(多个驱动器电路中具有高工作频率的驱动器电路)形成在IC 芯片中，以便通过COG(玻璃晶片)绑定等将IC芯片贴装在显示屏5701。或者，可以通过 TAB(卷带自动绑定)或使用印刷板将IC芯片贴装到显示屏5701上。图28A示出如下情 况的示范配置周边驱动器电路的一部分形成于与像素部分相同的基板上，以及该周边驱 动器电路的另一部分形成在IC芯片中，以便通过COG绑定等将IC芯片贴装在基板上。采 用此类结构，可以降低显示装置的功耗，以及可以延长移动电话的每次充电的工作时间。此 外，还可以实现移动电话的成本降低。此外，通过利用缓冲器阻抗转换设置到扫描线或信号线的信号，可以缩短每行将 信号写入到像素中所需的时间。由此，可以提供高分辨率的显示装置。此外，为了进一步降低功耗，可以采用如下结构，将像素部分形成于具有TFT的基 板上，以及将所有信号线驱动器电路形成在通过COG(玻璃晶片)绑定贴装在显示屏上的IC 芯片中。注意还期望有如下结构，将像素部分形成于具有TFT的基板上，以及将所有周边 驱动器电路形成在通过COG(玻璃晶片)绑定贴装在显示屏上的IC芯片中。图28B示出如 下的示范结构，其中将像素部分形成于具有TFT的基板上，以及通过COG方法等将形成在IC 芯片中的信号线驱动器电路贴装在基板上。注意图^B中所示的显示屏包括基板5310、 信号线驱动器电路5311、像素部分5312、第一扫描线驱动器电路5313、第二扫描线驱动器 电路5314、FPC 5315、IC芯片5316、IC芯片5317、密封基板5318以及密封材料5319，以及 通过COG方法等贴装形成在IC芯片中的信号线驱动器电路5311、第一扫描线驱动器电路 5313和第二扫描线驱动器电路5314。利用这种EL模块，可以完成EL电视接收机。图30是示出EL电视接收机的主要 配置的框图。频道调谐器5801接收视频信号和音频信号。视频信号由视频信号放大器电 路5802、视频信号处理电路5803以及控制电路5706处理，其中视频信号处理电路5803用 于将从视频信号放大器电路5802输出的信号转换成对应于红色、绿色和蓝色的每种颜色 的颜色信号，以及控制电路5706用于转换视频信号以便输入到驱动器电路。控制电路5706 将信号输出到每个扫描线侧和信号线侧。在执行数字驱动的情况中，可以在信号线侧上设 置信号分路电路5007，以便将输入的数字信号分路成m个(m是自然数)信号，以便提供到 像素部分。
在频道调谐器5801上接收到的信号中，将音频信号传送到音频信号放大器电路 5804、以及经音频信号处理电路5805将其输出提供到扬声器5806。控制电路5807接收接 收台上的控制数据(接收频率)或从输入部分5808接收音量，并将信号传送到频道调谐器 5801以及音频信号处理电路5805。将EL模块集成在外壳中，可以完成TV接收机。TV接收机的显示部分利用这种EL 模块形成。此外，根据需要设置扬声器、视频输入终端等。无需提及，本发明不限于TV接收机，而是可以应用于多种装置作为具有大面积的 显示媒体，如个人计算机的监视器、火车站、机场等中的信息显示牌或街道上的广告显示 牌。以此方式，使用本发明的显示装置，可以提供精细且高对比度的图像。注意该实施方式可以自由地与实施方式1至9组合。实施方式11实施方式11将解释使用等离子处理作为用于制造包括晶体管的半导体装置的方 法的制造半导体装置的方法。图32A至32C是分别示出包括晶体管的半导体装置的结构示例的示意图。注意在 图32A至32C中，图32B对应于沿图32A中的a_b截取的截面图，以及图32C是沿图32A中 的c-d截取的截面图。图32A至32C中所示的半导体装置包括设在基板4601上且其间包夹绝缘薄膜 4602的半导体薄膜4603a和4603b、设在半导体薄膜4603a和460 之上且其间包夹栅极绝 缘薄膜4604的栅电极4605、设为覆盖栅电极的绝缘薄膜4606和4607、以及电气连接到半 导体薄膜4603a和4603b的源极和漏极区域且设在绝缘薄膜4607上的导电薄膜4608。注 意图32A至32C分别示出使用半导体薄膜4603a的一部分作为沟道区域来提供N-沟道晶 体管4610a以及使用半导体薄膜460 的一部分作为沟道区域来提供P-沟道晶体管4610b 的情况；但是，本发明不限于这种结构。例如，虽然在图32A至32C中，LDD区域设在N-沟 道晶体管4610a中，而不是在P沟道晶体管4610b中，但是可以采用LDD区域同时设在这两 种晶体管中的结构或LDD区域同时都不设在这两种晶体管中的结构。注意，在该实施方式中，图32A至32C所示的半导体装置通过如下步骤来制造，通 过等离子处理氧化或氮化基板4601、绝缘薄膜4602、半导体薄膜4603a和4603b、栅极绝缘 薄膜4604、绝缘薄膜4606、以及绝缘薄膜4607，以氧化或氮化半导体薄膜和绝缘薄膜。以此 方式，通过等离子处理氧化或氮化半导体薄膜或绝缘薄膜，修改了半导体薄膜或绝缘薄膜 的表面。由此，可以形成较之通过CVD方法或溅镀方法形成的绝缘薄膜更致密的绝缘薄膜。 因此，可以抑制如针孔等的缺陷，以及可以改进半导体装置的特征等。在该实施方式中，下文将参考附图解释制造半导体装置的方法，它通过对半导体 薄膜4603a、半导体薄膜4603b、或上述图32A至32C的栅极绝缘薄膜4604执行等离子处理， 并氧化或氮化半导体薄膜4603a、半导体薄膜4603b、或栅极绝缘薄膜4604来实现。最初，设在基板上的岛形半导体薄膜的端部形成为差不多垂直的。首先，岛形半导体薄膜4603a和460 形成于基板4601上(图33A)。通过如下步 骤形成岛形半导体薄膜4603a和4603b 通过溅镀方法、LPCVD方法、等离子CVD方法等使 用含硅(Si)的材料作为主要成分(例如SixGei_x等)将非晶半导体薄膜形成在预先在基板4601形成的绝缘薄膜4602上，然后结晶并选择性地蚀刻该非晶半导体薄膜。注意，可以通 过如下方法来结晶非晶半导体薄膜如激光结晶方法的结晶方法，使用RTA或退火炉的热 结晶方法、使用促进结晶的金属元素的热结晶方法、或组合使用这些方法的方法。注意，在 图33A至33D中，岛形半导体薄膜4603a和4603b的端部形成为差不多垂直的(Θ =85° 至 100° )。接下来，通过等离子处理氧化或氮化半导体薄膜4603a和4603b，以分别在半导体 薄膜4603a和4603b的表面上形成绝缘薄膜4621a和4621b (图33B)。注意可以使用氧化 薄膜或氮化薄膜作为绝缘薄膜4621a和4621b。在对半导体薄膜4603a和460 使用Si的 情况中，例如，氧化硅(SiOx)或氮化硅(SiNx)作为绝缘薄膜4621a和4621b形成。此外， 在通过等离子处理氧化半导体薄膜4603a和460 之后，可以再次通过等离子处理氮化它 们。在此情况中，氧化硅(SiOx)形成为与半导体薄膜4603a和460 接触，以及将氮化亚硅 (SiNxOy) (x > y)形成于氧化硅的表面上。注意，在通过等离子处理氧化半导体薄膜的情况 中，该等离子处理在含氧气氛下执行，(例如在含有氧气(O2)和稀有气体(在He、Ne、Ar、Kr 和Xe的至少其中之一)下，含氧、氢气Ol2)以及稀有气体的气氛下，或含有氧化亚氮以及 稀有气体的气氛下)。另一方面，在通过等离子处理氮化半导体薄膜的情况中，该等离子处 理在氮气氛下执行(例如在含有氮气(N2)和稀有气体(在He、Ne、Ar、Kr和Xe的至少其中 之一)的气氛下，含氮气、氢气以及稀有气体的气氛下，或含NH3以及稀有气体的气氛下)。 作为稀有气体，例如可以使用Ar。还可以使用混合Ar和Kr的气体。因此，绝缘薄膜4621a 和4621b包含用于等离子处理的稀有气体(含He、Ne、Ar、Kr和Xe的至少其中之一)。当 使用Ar时，绝缘薄膜4621a和4621b含有Ar。此外，该等离子处理在如下条件来执行，在含有上述气体的气氛中等离子的电子 密度为1父1011至1\1013(^_3，以及等离子的电子温度为0.5至1.^^。等离子的电子密度 高，而形成于基板4601上的物体(这里是半导体薄膜4603a和4603b)周围的电子温度低。 由此，可以避免等离子对物体的损害。此外，因为等离子的电子密度是IXlO11cnT3或更高， 通过等离子处理氧化或氮化物体形成的氧化薄膜或氮化薄膜在薄膜厚度上较之通过CVD 方法、溅镀方法等形成的薄膜具有更好的平滑度，因此可以是密致的薄膜。再者，因为等离 子的电子温度是IeV或更低，所以氧化处理或氮化处理较之常规等离子处理或热氧化方法 可以在更低温度下执行。例如，即使在比玻璃基板的畸变点低至少100°C的温度下执行等离 子处理，也可以充分执行氧化处理或氮化处理。作为产生等离子的频率，可以采用高频波， 如微波(2.45GHz)。除非特别指出，下文中等离子依据上述条件执行。接下来，形成栅极绝缘薄膜4604，以覆盖绝缘薄膜4621a和4621b (图33C)。栅极 绝缘薄膜4604可以通过溅镀方法、LPD方法、等离子CVD方法等形成为具有单层结构或多层 结构的含氮或氧的绝缘薄膜，如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy) (χ > y)或 氮化亚硅(SiNxOy) (χ > y)。例如，当对半导体薄膜4603a和4603b使用Si，以及通过等离 子方法氧化硅时，在半导体薄膜4603a和460 的表面上形成氧化硅以作为绝缘薄膜4621a 和4621b。在该情况中，在绝缘薄膜4621a和4621b上形成氧化硅(SiOx)作为栅极绝缘薄 膜。此外，在图3 中，当通过等离子处理氧化或氮化半导体薄膜4603a和460 形成的绝 缘薄膜4621a和4621b的厚度足够厚时，可以使用绝缘薄膜4621a和4621b作为栅极绝缘 薄膜。
然后，通过在栅极绝缘薄膜4604上形成栅电极4605等，可以制造具有分别使用岛 形半导体薄膜4603a和460 作为沟道区域的N-沟道晶体管4610a和P-沟道晶体管4610b 的半导体装置。在半导体薄膜4603a和460 上形成栅极绝缘薄膜4604之前，通过等离子处理氧 化或氮化半导体薄膜4603a和4603b的每一个的表面。由此，可以防止因为沟道区域的端 部4651a和4651b等中的栅极绝缘薄膜460的覆盖缺陷导致栅电极与半导体薄膜之间的短 路等。换言之，在岛形半导体薄膜的端部的角度形成为差不多垂直(θ =85至100° )的 情况中，当通过CVD方法、溅镀方法等栅极绝缘薄膜形成为覆盖半导体薄膜时，存在半导体 薄膜的端部上因栅极绝缘薄膜破损等导致覆盖缺陷的风险。但是，当对半导体薄膜的表面 执行等离子处理以氧化或氮化该表面时，可以防止半导体薄膜的端部上栅极绝缘薄膜的覆 盖缺陷等。在图33Α至图33D中，可以通过在形成栅极绝缘薄膜4604之后执行等离子处理来 氧化或氮化栅极绝缘薄膜4604。在该情况中，栅极绝缘4604形成为覆盖半导体薄膜4603a 和460 (图34A)，并对栅极绝缘薄膜4604执行等离子处理，以氧化或氮化栅极绝缘薄膜 4604 ；因此，在栅极绝缘薄膜4604的表面上方形成绝缘薄膜4623 (图34B)。注意可以使用 氧化薄膜或氮化薄膜作为绝缘薄膜4623。等离子处理的条件可以类似于图3 的那些。此 外绝缘薄膜4623包含等离子处理中的稀有气体，例如使用Ar的情况中，绝缘薄膜4623中 含有Ar。在图34B中，在含有氧的气氛中执行等离子处理以氧化栅极绝缘薄膜4604之后， 可以在含氮的气氛中再次执行等离子处理，以氮化栅极绝缘薄膜4604。在该情况中，在半导 体薄膜4603a和460 上形成氧化硅(SiOx)或氮氧化硅(SiOxNy) (x > y),以及形成氮化 亚硅(SiNxOy) (x>y)与栅电极4605接触。此后，通过在绝缘薄膜4623上形成栅电极4605 等，可以制造使用岛形半导体薄膜4603a和460 作为沟道区域的N-沟道晶体管4610a和 P-沟道晶体管4610b的半导体装置(图34C)。以此方式，通过对栅极绝缘薄膜执行等离子 处理，氧化或氮化栅极绝缘薄膜的表面，以在其薄膜质量上予以增强。由此可以获得致密的 薄膜。等离子处理获得的绝缘薄膜较之通过CVD方法或溅镀方法形成的绝缘薄膜是较致密 的，且具有更少如针孔等的缺陷，由此可以增强薄膜晶体管的特征。在图34A至34C中，描述该情况，其中预先对半导体薄膜4603a和460 执行等离 子处理，以及氧化或氮化半导体薄膜4603a和460 的表面。但是，可以采用如下的一种方 法，其中不对半导体薄膜4603a和460 执行等离子处理，而在形成栅极绝缘薄膜4604之 后执行等离子处理。以此方式，通过在形成栅电极之前执行等离子处理，即使在半导体薄膜 的端部发生因栅极绝缘薄膜的破损导致的覆盖缺陷，仍可以氧化或氮化因这些覆盖缺陷而 暴露的半导体薄膜，由此，可以防止因栅极绝缘薄膜在半导体薄膜的端部的覆盖缺陷导致 的栅电极与半导体薄膜之间的短路。即使岛形半导体薄膜的端部形成为差不多垂直，仍对半导体薄膜或栅极绝缘薄膜 执行等离子处理，以氧化或氮化半导体薄膜或栅极绝缘薄膜，由此避免栅极绝缘薄膜在半 导体薄膜的端部的覆盖缺陷导致的栅电极与半导体薄膜之间的短路。接下来，将描述一种情况，其中在设置于基板上的岛形半导体薄膜中，岛形半导体 薄膜的端部具有锥形(θ =30°至85°以下)。
首先，岛形半导体薄膜4603a和460 形成于基板4601上(图35A)。至于岛形半 导体薄膜4603a和4603b，通过溅镀方法、LPCVD方法、等离子CVD方法等使用主要含硅(Si) 的材料(例如SixGei_x等)将非晶半导体薄膜形成在预先在基板4601形成的绝缘薄膜4602 上，然后，通过如激光结晶方法、使用RTA或退火炉的热结晶方法或使用金属元素促进结晶 的热结晶方法将非晶半导体薄膜结晶。然后，选择性蚀刻和移除半导体薄膜。在图35A至 35D中，岛形半导体薄膜4603a和4603b的端部是锥形的(θ =30°至85°以下)。接下来，形成栅极绝缘薄膜4604，以覆盖半导体薄膜4603a和4621b (图35B)。栅 极绝缘薄膜4604可以通过溅镀方法、LPCVD方法、等离子CVD方法等形成为具有单层结构 或多层结构的含氮或氧的绝缘薄膜，如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy) (χ > y)或氮化亚硅(SiNxOy) (χ > y)。然后，通过等离子处理氧化或氮化栅极绝缘薄膜4064，并由此在栅极绝缘薄膜 4604的表面形成绝缘薄膜4624(图35C)。注意可以使用氧化薄膜或氮化薄膜作为绝缘薄膜 46M。此外，该等离子处理的条件可以类似于上文所述的那些。例如，当使用氧化硅(SiOx) 或氮氧化硅(SiOxNy) (x > y)作为栅极绝缘薄膜4604时，在含氧的气氛中执行等离子处理 以氧化栅极绝缘薄膜4604。通过等离子处理在栅极绝缘薄膜上获得的薄膜较之通过CVD方 法、溅镀方法等形成的栅极绝缘薄膜可以是致密的且具有更少如针孔的缺陷。另一方面，在 含氮的气氛中执行等离子处理，以氮化栅极绝缘薄膜4604，可以提供氮化亚硅(SiNxOy) (χ >y)作为栅极绝缘薄膜4604的表面上的绝缘薄膜46M。此外，在含有氧的气氛中执行一 次等离子处理以氧化栅极绝缘薄膜4604之后，可以在含氮的气氛中再次执行等离子处理， 以氮化栅极绝缘薄膜4604。此外绝缘薄膜46 包含等离子处理中的稀有气体，例如使用 Ar的情况中，绝缘薄膜46M中含有Ar。接下来，通过在栅极绝缘薄膜4604上形成栅电极4605等，可以制造具有分别使用 岛形半导体薄膜4603a和460 作为沟道区域的N-沟道晶体管4610a和P-沟道晶体管 4610b的半导体装置(图35D)。以此方式，通过对栅极绝缘薄膜执行等离子处理，在栅极绝缘薄膜的表面上形成 由氧化薄膜或氮化薄膜构成的绝缘薄膜，以及可以在其薄膜质量上增强栅极绝缘薄膜的 表面。通过等离子处理的氧化或氮化绝缘薄膜较之通过CVD方法或溅镀方法形成的栅极绝 缘薄膜更致密，且有更少如针孔的缺陷，以及由此，可以增强薄膜晶体管的特征。再者，通过 将半导体薄膜的端部形成为锥形，可以防止栅极绝缘薄膜等在半导体薄膜端部的覆盖缺陷 导致的栅电极与半导体薄膜之间的短路。但是，通过在形成栅极绝缘薄膜之后执行等离子 处理，可以进一步防止栅电极和半导体薄膜之间的短路等。下文将参考附图解释与图35A至图35D不同的半导体装置制造方法。确切地来说， 描述一种情况，其中选择性地对具有锥形的半导体薄膜端部实施等离子处理。首先，岛形半导体薄膜4603a和460 形成于基板4601上(图36A)。至于岛形 半导体薄膜4603a和4603b，通过溅镀方法、LPCVD方法、等离子CVD方法等使用主要含硅 (Si)的材料(例如SixGei_x等)将非晶半导体薄膜形成在预先在基板4601形成的绝缘薄 膜4602上。然后，使非晶半导体薄膜结晶，使用抗蚀剂462 和462 作为掩模选择性地 蚀刻半导体薄膜。可以采用如激光结晶方法、使用RTA或退火炉的热结晶、使用金属元素促 进结晶的热结晶或这些方法的组合等结晶方法来使非晶半导体薄膜结晶。
接下来，在移除用于蚀刻半导体薄膜的抗蚀剂462 和462 之前，执行等离子处 理，以选择性地氧化或氮化岛形半导体薄膜4603a和4603b的端部。在半导体薄膜4603a 和460 的每个端部形成绝缘薄膜46 (图36B)。可以使用氧化薄膜或氮化薄膜作为该绝 缘薄膜46沈。该等离子处理利用上文的条件执行。此外，绝缘薄膜46 包含在等离子处理 中使用的稀有气体。然后，形成栅极绝缘薄膜4604，以覆盖半导体薄膜4603a和460 (图36C)。栅极 绝缘薄膜4604可以按上文所述相似的方式形成。接下来，通过在栅极绝缘薄膜4604上形成栅电极4605等，可以制造具有分别使用 岛形半导体薄膜4603a和460 作为沟道区域的N-沟道晶体管4610a和P-沟道晶体管 4610b的半导体装置(图36D)。当半导体薄膜4603a和4603b的端部是锥形时，半导体薄膜4603a和4603b的局 部上形成的沟道区域的端部465 和4652b也是锥形的。由此，半导体薄膜或栅极绝缘薄 膜的厚度较之中心部分有所不同，以及存在影响晶体管特征的风险。由此，通过等离子处理 选择性地氧化或氮化沟道区域的端部，在变成沟道区域的端部的半导体薄膜上形成绝缘薄 膜。由此，可以减少因沟道端部导致对晶体管的影响。图36A至图36D示出仅对半导体薄膜4603a和4603b的端部执行等离子处理以实 施氧化或氮化的示例。不必说，还可以对栅极绝缘薄膜4604执行等离子处理，以实施如图 35A至图35D所示的氧化或氮化(图38A)。接下来，下文将参考附图解释一种制造半导体装置的方法。该方法不同于上文所 述的方法。确切地来说，将等离子处理应用于具有锥形的半导体薄膜。首先，按上文所述在基板4601上形成岛形半导体薄膜4603a和460 (图37A)。接下来，对半导体薄膜4603a和460 执行等离子处理，以氧化或氮化半导体薄 膜4603a和4603b，并由此在半导体薄膜4603a和4603b的表面形成绝缘薄膜4627a和 4627b (图37B)。可以使用氧化薄膜或氮化薄膜作为绝缘薄膜4627a和4627b。该等离子 处理可以利用上文的条件执行。例如，当对半导体薄膜4603a和460 使用Si时，氧化硅 (SiOx)或氮化硅(SiNx)作为绝缘薄膜4627a和4627b形成。此外，在通过等离子处理氧 化半导体薄膜4603a和460 之后，可以再次执行等离子处理以氮化半导体薄膜4603a和 4603b。在此情况中，氧化硅(SiOx)或氮氧化硅(SiOxNy) (x > y)形成为与半导体薄膜4603a 和460 接触，以及将氮化亚硅(SiNxOy) (x > y)形成于氧化硅的表面上。因此，绝缘薄膜 4627a和4627b包含在等离子处理中使用的稀有气体。通过等离子处理，同时氧化或氮化了 半导体薄膜4603a和4603b的端部。然后，形成栅极绝缘薄膜4604，以覆盖绝缘薄膜4627a和4627b (图37C)。作为栅 极绝缘薄膜4604，可以通过溅镀方法、LPD方法、等离子CVD方法等形成为单层结构或多层 结构的含氮或氧的绝缘薄膜，如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy) (χ > y)或 氮化亚硅(SiNxOy) (χ > y)。例如，在通过等离子处理氧化使用Si的半导体薄膜4603a和 4603b，以在半导体薄膜4603a和4603b的表面上形成氧化硅作为绝缘薄膜4627a和4627b 的情况中，在绝缘薄膜4627a和4627b上形成氧化硅(SiOx)作为栅极绝缘薄膜。接下来，通过在栅极绝缘薄膜4604上形成栅电极4605等，可以制造具有使用岛形 半导体薄膜4603a和460 作为沟道区域的N-沟道晶体管4610a和P-沟道晶体管4610b的半导体装置(图37D)。当半导体薄膜的端部是锥形时，该半导体薄膜的局部上形成的沟道区域的端部 4603a和460 也是锥形的。由此，存在影响晶体管元件特征的风险。由于等离子处理氧化 或氮化半导体薄膜，从而氧化或氮化沟道区域的端部，可以减少对半导体元件的影响。在图37A至37D中，示出其中仅半导体薄膜4603a和460 受到等离子处理的氧 化或淡化的示例；但是，还可以对栅极绝缘薄膜4604执行等离子处理，以实施如图35A至 图35D所示的氧化或氮化(图38B)。在此情况中，在含有氧的气氛中执行一次等离子处理 以氧化栅极绝缘薄膜4604之后，可以在含氮的气氛中再次执行等离子处理，以氮化栅极绝 缘薄膜4604。在此情况中，氧化硅(SiOx)或氮氧化硅(SiOxNy) (x > y)形成在半导体薄膜 4603a和4603b中，以及氮化亚硅(SiNxOy) (x > y)形成为与栅电极4605接触。通过以此方式执行等离子处理，可以容易地移除附着于半导体薄膜或绝缘薄膜的 如灰尘的杂质。具体来说，在一些情况中，灰尘(也称为颗粒)附着于通过CVD方法、溅镀方 法等形成的薄膜。例如，如图39A所示，有在CVD方法、溅镀方法等形成的绝缘薄膜4672上 形成灰尘4673的情况，其中绝缘薄膜4672形成于如绝缘薄膜、导电薄膜或半导体薄膜等 的薄膜4671上。在这种情况中，通过等离子处理氧化或氮化绝缘薄膜4672，并在绝缘薄膜 4672上形成绝缘薄膜4674。可以使用氧化薄膜或氮化薄膜作为该绝缘薄膜4674。至于绝 缘薄膜4674，氧化或氮化灰尘4673下的部分以及不存在灰尘4673的部分，由此增加了绝缘 薄膜4674的容积。灰尘4673的表面也因等离子处理被氧化或氮化而形成绝缘薄膜4675， 因此，也增加了灰尘4673的容积(图39B)。此时，只需通过如刷子清扫的清理即可容易地将灰尘4673从绝缘薄膜4674的表 面移除。以此方式，通过等离子处理，甚至可以容易地移除附着于绝缘薄膜或半导体薄膜的 微小灰尘。注意这是通过执行等离子处理获得的效果，以及这对于其他实施方式以及本实 施方式都成立。如上所述，通过等离子处理的氧化或氮化来提高半导体薄膜或栅极绝缘薄膜的表 面的薄膜质量，可以形成具有良好薄膜质量的致密绝缘薄膜。此外，可以通过清扫容易地移 除附着于绝缘薄膜的表面的灰尘等。因此，即使绝缘薄膜形成得薄，也可以避免如针孔的缺 陷，以及可以实现如薄膜晶体管的半导体元件的小型化和更高性能。注意，在该实施方式中，上图32A至图32C中对半导体薄膜4603a和460 或栅极 绝缘薄膜4604执行等离子处理，以氧化或氮化半导体薄膜4603a和460 或栅极绝缘薄膜 4604 ；但是，通过等离子处理氧化或氮化的层不限于此。例如，可以对基板4601或绝缘薄膜 4602执行等离子处理，或者可以对绝缘薄膜4606或4607执行等离子处理。注意该实施方式还可以自由地与实施方式1至10组合。实施方式12实施方式12将解释使用半色调方法作为制造包括晶体管的半导体装置的过程。图40是示出一种半导体装置的横截面结构的示意图，该半导体装置包括晶体 管、电容器元件以及电阻器元件。图40示出N-沟道晶体管4001和4002、电容器元件4004、 电阻器元件4005以及P-沟道晶体管4003。每个晶体管设有半导体层5505、绝缘薄膜5508 以及栅电极阳09。栅电极5509形成在堆叠结构的第一和第二导电层5503和5502中。此 外，图41A至41E分别是图40中所示的对应于还可能涉及到的晶体管、电容器元件和电阻
34器元件的俯视图。在图40中，N-沟道晶体管4001具有在半导体层5505中与沟道纵向方向(载流 子流动的方向)上的沟道信息区域相对侧的杂质区域阳07，它们也称为轻掺杂漏极(LDD)， 以及其中以比形成与导线阳04接触的源极和漏极区域的杂质区域5506的掺杂浓度低的浓 度实施掺杂。在配置N-沟道晶体管4001的情况中，掺杂区域5506和5507掺杂以磷等作 为掺杂N型导电性的杂质。LDD作为抑制热电子降解和短沟道效应的部件而形成。如图41A所示，N-沟道晶体管4001的栅电极5509具有形成以在第二导电层5502 的相对侧延伸的第一导电层阳03。在此情况中，第一导电层5503形成为具有比第二导电层 薄的薄膜厚度。第一导电层阳03形成为具有使通过10至IOOkV的电场加速的离子个体能 够通过的厚度。杂质区域5507形成为与栅电极5509的第一导电层5503重叠，即，形成与 栅电极5509重叠的LDD区域。在该结构中，通过使用第二导电层5502作为掩模经栅电极 5509的第一导电层5503添加一种导电性类型杂质，以自对准方式形成杂质区域5507。换 言之，与栅电极重叠的LDD以自对准方式形成。在图40中，N-沟道晶体管4002具有形成在半导体层5505中栅电极一侧的杂质 区域5507，其中实施掺杂而具有比杂质区域5506的杂质浓度低的浓度。如图41B所示， N-沟道晶体管4002的栅电极5509具有形成以在第二导电层5502的一侧延伸的第一导电 层5503。在此情况中，也可以通过使用第二导电层5502作为掩模经第一导电层5503添加 一种导电性类型杂质，以自对准方式形成LDD。在一侧具有LDD的晶体管可以应用于在源电极与漏电极之间仅施加正电压或负 电压的晶体管，以及确切地来说可以应用于构成如下逻辑门的晶体管，如倒相器电路、NAND 电路、NOR电路或闩锁电路，以及可以应用于构成如下模拟电路的晶体管，如读出放大器、恒 压发生电路或VC0。在图40中，电容器元件4004形成为具有包夹在第一导电层5503与第二导电层 5505之间的绝缘薄膜5508。形成电容器元件4004的半导体层阳05包括杂质区域5510和 杂质区域5511。杂质区域5511形成在与半导体层5505的第一导电层5503重叠的位置上。 此外，杂质区域5510与导线5504接触。因为杂质区域5511可以通过第一导电层5503掺杂 以一种导电性类型的杂质，所以杂质区域阳10中所含的杂质的浓度可以与杂质区域5511 中所含的杂质的浓度相同或不同。在任何情况中，因为，半导体层阳05制成为用作电容器 元件4004中的电极，所以优选地，半导体层5505掺杂以使电阻较低的一种导电性类型的杂 质。此外，第一导电层5503可以通过使用第二导电层5502作为辅助电极来制成以足以用 作电极，如图41C所示。以此方式，电容器元件4004可以使用其中组合第一和第二导电层 5503和5502的复合电极结构来以自对准方式形成。在图40中，电阻器元件4005利用第一导电层5503形成。因为第一导电层5503 形成为具有约30至150纳米的厚度，所以其宽度和长度可以大约设为安置电阻器元件。可以使用包括较高浓度的杂质元素或具有薄膜厚度的金属层的半导体层来制成 电阻器元件。半导体层的电阻取决于薄膜的厚度、薄膜的质量、杂质浓度、激活速率等等。 但是，优选采用金属层，因为金属层的电阻由薄膜厚度和薄膜质量决定，因此它是较不可变 的。图41D示出电阻器元件4005的俯视图。在图40中，P-沟道晶体管4003具有包括杂质区域5512的半导体层阳05。杂质区域5512形成与导线5504接触的源极和漏极区域。栅电极5509具有彼此堆叠的第一和 第二导电层阳03和5502的结构。P-沟道晶体管4003是具有单个漏极结构而没有LDD的 晶体管。在形成P-沟道晶体管4003的情况中，掺杂区域5512掺杂以硼等作为掺杂P型导 电性的杂质。另一方面，当杂质区域5512掺杂以磷时，可以形成具有单个漏极结构的N-沟 道晶体管。图41E示出P-沟道晶体管4003的俯视图。可以通过具有2eV或更低的电子温度、5eV或更低的离子能量以及约IO11至IO13/ cm3的电子密度的微波激励的高密度等离子处理使半导体层5505和绝缘层5508的其中之 一或二者经受氧化或氮化处理。在此情况中，可以通过在基板温度300到450°C以及氧化气 氛(02、N20等)或氮气氛(如N2、NH3等)的条件下执行等离子处理来减少半导体层5505与 绝缘薄膜阳08之间的界面处的缺陷等级。通过对绝缘薄膜5508执行该处理，可以使该绝缘 薄膜致密。换言之，可以抑制带电缺陷的生成，以防止晶体管的阈值电压的变化。此外，在 3V或更低的电压下驱动晶体管的情况中，可以应用通过该等离子处理来氧化或氮化的绝缘 薄膜作为绝缘薄膜阳08。或者，在晶体管的驱动电压是3V或更高的情况中，可以组合通过 该等离子处理在半导体层阳05的表面上形成的绝缘薄膜和通过CVD方法(等离子CVD方 法或热CVD方法)敷设的绝缘薄膜，以形成绝缘薄膜5508。再者，可以使用该绝缘薄膜作为 电容器元件4004的电介质层。在此情况中，可以形成具有大电荷容量的电容器元件，因为 等离子处理形成的该绝缘薄膜具有1至10纳米的厚度且是致密薄膜。如参考图40和图41A至图41E所解释的，可以通过组合薄膜厚度上不同的导电层 形成具有多种结构的元件。可以使用设有辅助图案的光掩模或光栅形成仅形成第一导电层 的区域和堆叠第一导电层和第二导电层的区域，其中辅助图案由衍射光栅或半透明薄膜组 成且具有降低光强度的功能。换言之，在光蚀刻工艺中光阻材料暴露于光下时，控制通过光 掩模的光量来使要冲洗的抗蚀掩模的厚度不同。在此情况中，可以使用光掩模或设有分辨 率极限或更低的窄缝的光栅来形成具有上文所述复杂形状的抗蚀剂。此外，在冲洗之后可 以执行约200°C下的烘烤，以更改由光阻材料形成的掩模图案的形状。此外，可以连续使用设有辅助图案的光掩模或光栅形成仅形成第一导电层的区域 和堆叠第一导电层和第二导电层的区域，其中辅助图案由衍射光栅或半透明薄膜组成且具 有降低光强度的功能。如图41A所示，可以选择性地在半导体层上形成仅形成第一导电层 的区域。该区域在半导体层上有效，但是在非此情况的区域(从栅电极延伸的导线区域) 中并非必不可少的。因为由于使用该光掩模或光栅，仅形成第一导电层的区域不一定要在 导线区域中形成，所以实质可以增加导线密度。在图40和图41A至图41E的情况中，第一导电层形成为具有使用如下的高熔点金 属作为其主要成分的30至50纳米的厚度，如钨(W)、铬(Cr)、钛(Ta)、氮化钛(TaN)、或钼 (Mo)，或包含上文所述高熔点金属的合金或化合物。此外，第二导电层形成为具有使用如下 的高熔点金属作为其主要成分的300至600纳米的厚度，如钨(W)、铬(Cr)、钛(Ta)、氮化 钛(TaN)、或钼(Mo)，或包含上文所述高熔点金属的合金或化合物。例如，对于第一和第二 导电层使用不同的导电材料，以产生后来要执行的蚀刻工艺中蚀刻速率上的不同。例如，可 以对第一导电层使用TaN，以及使用钨薄膜作为第二导电层。该实施方式显示，可以使用设有辅助图案的光掩模或光栅在同一个图案化工艺中 分别形成具有不同电极结构、电容器元件和电阻器元件的晶体管，其中辅助图案由衍射光栅或半透明薄膜组成且具有降低光强度的功能。这样允许基于电路特征集成不同的模式， 而无需增加工艺步骤的数量。注意该实施方式还可以自由地与实施方式1至11组合。实施方式13下文将参考图42A和42B、图43A和图43B以及图44A和图44B解释制造如晶体管 的半导体装置中的掩模图案的一个示例。优选的是，利用硅或含硅作为其主要成分的晶态半导体形成图42A所示的半导体 层5610和5611。例如，使用多晶硅、单晶硅或激光退火结晶的硅薄膜的晶态硅。此外，优选 的还有，使用金属氧化物半导体、非晶硅、或表现有半导体特征的有机半导体。在任何情况中，要首先形成的半导体层形成于具有绝缘表面的基板的整个表面或 一部分上(区域的面积大于要确定为晶体管的半导体区域的区域)。然后，通过光刻技术在 半导体层上形成掩模图案。通过利用掩模图案对半导体层执行蚀刻处理，形成具有特定形 状且包括源极和漏极区域以及晶体管的沟道信息区域的岛形半导体层5610和5611。用于形成如图42A所示的半导体层5610和5611的光掩模设有图42B所示的掩模 图案5630。掩模图案5630具体根据用于光刻工艺的抗蚀剂的类型，即正型或负型而有所 不同。在使用正抗蚀剂的情况中，图42B所示的掩模图案5630制造为遮光部分。掩模图案 5630具有移除顶部A的多边形形状。此外，弯曲部分B还具有将角弯曲多个程度以不成直 角的形状。该光掩模图案具有角部。在该角部中，移除其斜边为IOym或更小的直角三角 形形状或为线宽的1/5到1/2的长度的图案。图42A所示的半导体层5610和5611中反映了图42B所示的掩模图案5630的形 状。在此情况中，可以变换与掩模图案5630相似的形状，或可以变换它以使掩模图案5630 的角更圆滑。换言之，可以使图案形状比掩模图案5630更平滑而具有圆度。在半导体层5610和5611上形成部分地含有至少氧化硅或氮化硅的绝缘层。形成 绝缘层的一个目的是，将其用作栅极绝缘层。然后，如图43A所示，形成栅极导线5712、5713 和5714，以部分地与半导体层重叠。栅极导线5712形成为对应于半导体层5610。栅极导 线5713形成为对应于半导体层5610和5611。此外，栅极导线5714形成为对应于半导体 层5610和5611。通过形成金属层或具有高导电性的半导体层，通过光刻技术在绝缘层上形 成栅极导线的形状。用于形成这些栅极导线的光掩模设有图4 所示的掩模图案5731。掩模图案5731 具有角部。在一些角部中，移除具有斜边为IOym或更小的直角三角形形状或为线宽的1/5 到1/2的长度的图案。图43A所示的栅极导线5712、5713和5714中反映了图4 所示的 掩模图案5713的形状。在此情况中，可以变换与掩模图案5731相似的形状，或可以变换它 以使掩模图案5731的角进一步圆滑。换言之，可以使图案形状比掩模图案5731更平滑而 具有圆度。确切地来说，可以通过移除具有斜边为10或更小的直角三角形形状或为线宽的 1/5到1/2的长度来圆化栅极导线5712、5713和5714的角部。当通过等离子执行干式蚀刻 时可以抑制在凸起部分中因过度放电导致的细微颗粒的生成。另一方面，在内凸部分中，即 使在利用等离子的干式蚀刻中因过度放电生成细微颗粒时，仍可以防止细微颗粒积累在角 部，由此可以在清扫时容易地移除。因此，有完全可以预期到产率提高的效果。中间层绝缘层是栅极导线5712、5713和5714之后形成的一个层。该中间层绝缘层使用如氧化硅的无机绝缘材料形成，或使用如聚酰亚胺树脂或丙烯酸树脂的有机绝缘材 料形成。如氮化硅或氮氧化硅的绝缘层可以介于中间层绝缘层与栅极导线5712、5713、以及 5714之间。此外，如氮化硅或氮氧化硅的绝缘层可以设在中间层绝缘层之上。绝缘层可以 阻止半导体层和栅极绝缘层被晶体管所不期望有的如外来金属离子或水汽的杂质污染。在中间层绝缘层的预定位置中形成一个开口。例如，该开口设为对应于下层中的 栅极导线或半导体层。在由金属或金属化合物的多个层构成的导线层中，通过光刻技术形 成其掩模图案，并通过蚀刻工艺形成预定的图案。然后，如图44A所示，导线5815至5820 形成为部分地与半导体层重叠。通过这些导线连接特定的元件。由于布局的局限，这些导 线不是以直线连接特定元件，而是具有弯曲部分地连接它们。此外，导线的宽度在触点部分 或在其他区域各有所不同。当接触孔的尺寸与导线的宽度相同或比它大时，导线的宽度在 触点部分变得更大。用于形成这些导线5815至5820的光掩模设有图44B所示的掩模图案5832。在 此情况中，导线还具有其角被圆化的图案，此图案被弯曲成L形，以及其中移除具有斜边为 10 μ m或更小的直角三角形形状或为线宽的1/5到1/2的长度。确切地来说，为了形成圆 形外周缘的角部，移除具有两个彼此垂直且构成角部的第一直线以及与两个第一直线成约 45度角的第二直线的等腰直角三角形所对应的导线部分。当移除它时，在导线中形成两个 钝角。此时，通过适合地调整蚀刻条件和/或掩模设计优选地蚀刻导线，以便在每个钝角部 分中形成与第一直线和第二直线接触的曲线。注意彼此相等的等腰直角三角形的两个边的 长度是导线长度的1/5至1/2的长度。此外，角部的内周缘也与该角部的外周缘相符地制 成曲线形。在此类导线中，当通过等离子执行干式蚀刻时可以抑制在凸形部分中因过度放 电导致的细微颗粒的生成。另一方面，在内凸部分中，即使在利用等离子的干式蚀刻中因过 度放电生成细微颗粒时，可以防止在角部收集细微颗粒，由此可以在清扫时容易地移除。因 此，有完全可以预期到产率提高的效果。可以预想到可以通过使这些导线的角部为圆形来 优选地实施这些导线的导电。此外，在多个导线并行设置的结构中使用具有圆形角部的导 线，在清扫灰尘时是极其有利的。在图44A中，形成N-沟道晶体管5821至58M，和P-沟道晶体管5825至5拟6。 N-沟道晶体管5823和ρ-沟道晶体管5825、N-沟道晶体管58M和P-沟道晶体管5拟6分 别构成倒相器5827和倒相器5拟8。包括这六个晶体管的电路形成SRAM。如氮化硅或氧化 硅的绝缘层可以形成在这些晶体管的上层。注意该实施方式还可以自由地与实施方式1至12组合。实施方式14本发明可以应用于多种电子装置。确切地来说，本发明可以应用于电子装置的 显示部分。作为此类电子装置的示例，有如录像机和数字照相机的摄像机、眼镜式显示器 (goggle display)、导航系统、音频再现装置(例如汽车音响或音响组件)、计算机、游戏 机、便携式信息终端(例如，移动计算机、移动电话、便携式游戏机或电子书籍)、设有记录 媒体的图像再现装置(确切地来说，用于再现入电子多用途光盘(DVD)的记录媒体的内容 和具有用于显示再现的图像的发光装置的设备)等等。图31A示出一种发光装置，它包括外壳35001、支撑座35002、显示部分35003、扬声 器部分35004、视频输入端35005等等。本发明的显示装置可以应用于显示部分35003。注意发光装置包括所有用于信息显示的发光装置，如用于个人计算机的发光装置、电视广播 接收或广告显示。利用具有使用本发明的显示装置的显示部分35003的发光装置，可以提 供精细且高对比度的图像。图31B示出一种摄像机，它包括本体35101、显示部分35102、图像接收部分35103、 操作按键35104、外部连接端口 35105、快门开关35106等等。利用具有使用本发明的显示装置的显示部分35102的数字照相机，可以提供精细 且高对比度的图像。图31C示出一种计算机，它包括本体35201、外壳35202、显示部分35203、键盘 35204、外部连接端口 35205、指向鼠标35206等等。利用具有使用本发明的显示装置的显示 部分35203的计算机，可以提供精细且高对比度的图像。图31D示出一种移动计算机，它包括本体35301、显示部分35302、开关35303、操作 按键35304JR端口 35305、等等。利用具有采用本发明的显示装置的显示部分35302的移 动计算机，可以提供精细且高对比度的图像。图31E示出一种设有记录媒体的便携式图像再现装置(确切地来说DVD播放器)， 它包括本体35401、外壳35402、显示部分A 35403、显示部分B 35404、记录媒体(DVD)记录 部分35405、操作按键35406、扬声器部分35407等等。显示部分A 3M03主要可以显示图 像，而显示部分B 3M04主要可以显示字符。利用具有使用本发明的显示装置的显示部分 A 3M03和显示部分B 3M04的图像再现装置，可以提供精细且高对比度的图像。图31F示出一种眼镜式显示器，它包括本体35501、显示部分35502以及支撑臂部 分35503。利用具有采用本发明的显示装置的显示部分35502的眼镜式显示器，可以提供精 细且高对比度的图像。图31G示出一种录像机，它包括本体35601、显示部分35602、外壳35603、外部连接 端口 35604、遥控器接收部分35605、图像接收部分35606、电池35607、音频输入部分35608、 操作按键35609、目镜部分35610等等。利用具有采用本发明的显示装置的显示部分35602 的录像机，可以提供精细且高对比度的图像。图31H示出一种移动电话，它包括本体35701、外壳35702、显示部分35703、音频 输入部分35704、音频输出部分35705、操作按键35706、外部连接端口 35707、天线35708等 等。利用具有使用本发明的显示装置的显示部分35703的移动电话，可以提供精细且高对 比度的图像。如上所述，本发明的可应用范围如此之广，使本发明可以应用于多种领域的电子 装置。该实施方式的电子装置可以使用具有实施例模式1至11中所示的任何结构的显示装置。本申请基于日本特许公报编号2005-194668，于2005年7月4日向日本专利局提 交，其全部内容通过引用结合于本文。
权利要求
1.一种显示装置，包括 栅极信号线；第一信号线； 第二信号线；第一像素，所述第一像素包括第一显示区域、第一晶体管、驱动晶体管、第一开关、第二 开关、第三开关、第四开关以及电容器元件；以及第二像素，所述第二像素包括第二显示区域和第二晶体管， 其中，所述第一信号线通过所述第一晶体管电连接到所述第一显示区域， 其中，所述第二信号线通过所述第二晶体管电连接到所述第二显示区域， 其中，所述第一晶体管的栅极电连接到所述栅极信号线， 其中，所述第二晶体管的栅极电连接到所述栅极信号线，以及 其中，所述第一显示区域的面积与所述第二显示区域的面积不同。
2.—种显示装置，包括 栅极信号线；第一信号线； 第二信号线； 第三信号线；第一像素，所述第一像素包括第一显示区域、第一晶体管、驱动晶体管、第一开关、第二 开关、第三开关、第四开关以及电容器元件；第二像素，所述第二像素包括第二显示区域和第二晶体管；以及第三像素，所述第三像素包括第三显示区域和第三晶体管，其中，所述第一信号线通过所述第一晶体管电连接到所述第一显示区域，其中，所述第二信号线通过所述第二晶体管电连接到所述第二显示区域，其中，所述第三信号线通过所述第三晶体管电连接到所述第三显示区域，其中，所述第一晶体管的栅极电连接到所述栅极信号线，其中，所述第二晶体管的栅极电连接到所述栅极信号线，其中，所述第三晶体管的栅极电连接到所述栅极信号线，以及其中，所述第一显示区域、所述第二显示区域和所述第三显示区域的面积彼此不同。
3.如权利要求1或2所述的显示装置，其中，所述第一开关配置成初始化所述驱动晶体管的栅极电位， 其中，所述第二开关配置成控制所述驱动晶体管的源极与电源线之间导通或不导通。
4.如权利要求3所述的显示装置，还包括第一扫描线， 其中，所述第一扫描线配置成控制所述第三开关的开/关。
5.如权利要求4所述的显示装置，还包括第二扫描线， 其中，所述第二扫描线配置成控制所述第四开关的开/关。
6.如权利要求1或2所述的显示装置，其中，所述第一像素和所述第二像素排列为条形。
7.如权利要求1或2所述的显示装置，还包括第四像素，所述第四像素包括第四显示区 域和第五显示区域，其中，在所述第一显示区域、所述第四显示区域和所述第五显示区域中，显示相同的颜色，其中，在第一状态，所述第一显示区域和所述第四显示区域用于第一子像素，而所述第 五显示区域用于第二子像素，其中，在第二状态，所述第四显示区域和所述第五显示区域用于所述第一子像素，而所 述第一显示区域用于第三子像素，以及其中，所述第一显示区域的面积等于所述第五显示区域的面积。
8.如权利要求1或2所述的显示装置，其中，所述第一晶体管包括a-hfeaiO。
9.如权利要求1或2所述的显示装置，其中，所述第一像素通过调制所述第一像素中包 括的所述第一显示区域发光的周期来表现灰度级。
10.一种包括如权利要求1或2所述的显示装置的电子装置。
全文摘要
本发明的名称是“显示装置、电子装置和驱动显示装置的方法”。本发明提出一种可以清晰地显示字符和平滑地显示图像的显示装置。采用区域灰度级方法，以及通过选择每个像素中的一个或多个显示区域，以根据模式更改一个像素的配置。当需要清晰显示字符时，通过选择条形配置来配置一个像素。由此，可以产生清晰的显示。当需要显示图像时，通过选择锯齿形状态来配置一个像素。由此，可以产生平滑的显示。
文档编号H01L27/32GK102063865SQ20101058365
公开日2011年5月18日 申请日期2006年7月4日 优先权日2005年7月4日
发明者山崎舜平, 木村肇 申请人:株式会社半导体能源研究所