专利名称：具有分离栅极和超级连接结构的半导体元件的制作方法
技术领域：
本发明是有关于ー种半导体元件，且特别是有关于ー种在高电压应用的半导体元件。
背景技术：
横向双扩散金属氧化物半导体(laterally diffused metal oxidesemiconductor,LDMOS)元件一般使用于高电压的应用中。图1绘示传统的横向双扩散金属氧化物半导体元件的实施例。图1中的横向双扩散金属氧化物半导体元件包括一高电压N型阱区域102，高电压N型阱区域102于P型衬底100上。P型阱110与N型阱120 形成于高电压N型阱区域102中。栅极由栅极氧化层175与多晶硅栅极层170形成。同样地，栅极层170的一部份，称为场板，延伸于中央场氧化(field oxide, FOX)区域162的上方处。相对较厚的中央场氧化区域162通过减少栅极边缘处的电场拥挤，以增加元件的击穿电压。更进一歩，形成ニ额外的场氧化区域160与164。横向双扩散金属氧化物半导体元件的每ー侧边的场氧化区域，用以让此元件与其它元件隔离。N+掺杂区域180形成于N型阱120中，以形成漏极区域。另ー N+掺杂区域185形成于P型阱110中，以形成源极区域。 此外，关于形成于P型阱110中的N+掺杂区域185，提供邻接N+掺杂区域185的P+增强区域190以减少电阻。图1中的横向双扩散金属氧化物半导体元件可由美国专利71拟834的揭露内容制造，此仅纳入參考。当设计横向双扩散金属氧化物半导体元件吋，希望元件在操作时具有非常高的击穿电压(Vbd)，且同时表现低导通电阻(R。n)。当使用于高电压应用吋，具有低导通电阻及高击穿电压的横向双扩散金属氧化物半导体元件，一般表现出相对低的功率耗损。然而，当设计如此的横向双扩散金属氧化物半导体元件时遇到的一个问题，即技术与结构上都偏向使击穿电压(Vbd)变的最大，且偏向对于导通电阻不利的影响，反之亦然。因此，找出横向双扩散金属氧化物半导体元件在导通电阻与击穿电压之间具有更佳的折衷的新方法，特别是在不缩减元件特性下，使横向双扩散金属氧化物半导体元件缩小特征尺寸，实为业界一致的需求。
发明内容
本文说明用以制造功率元件(power device)，例如是横向双扩散金属氧化物半导体或延伸漏极金属氧化半导体，的系统及方法。根据本发明的第一方面，提出一种半导体元件。半导体元件包括一源极区域、一漏极区域、一漂移区域以及一分离栅扱。漂移区域介于源极区域及漏极区域之间。分离栅极设置于漂移区域的一部份之上，且分离栅极位于源极区域及漏极区域之间。分离栅极包括一第一栅极电极及ー第二栅极电扱，第一栅极电极及第ニ栅极电极通过一栅极氧化层隔离。半导体元件亦包括一超级连接(super-junction)结构。超级连接结构设置于漂移区域中，且超级连接结构位于栅极及漏极区域之间。
分离栅极可包括一第一栅极氧化层、一第一栅极电极层、一第二栅极氧化层以及一第二栅极电极层。第一栅极氧化层设置于漂移区域之上。第一栅极电极层形成于第一柵极氧化层的ー第一部份之上。第二栅极氧化层形成于第一栅极氧化层的ー第二部分之上， 以及第一栅极电极层的一部份之上。第二栅极电极层形成于第二栅极氧化层之上。分离栅极更包括一第三栅极电极层，形成于第一栅极氧化层的ー第三部份之上。其中第二栅极氧化层更形成于第一栅极氧化层的一第四区域之上，第四区域介于第一栅极电极层及第三栅极电极层之间。半导体元件更包括ー增强区域(pickup region)，邻接源极区域，其中增强区域及源极区域具有相反的导电类型。漂移区域包括一第一导电类型的材料，且其中超级连接结构包括多个第一柱体。 此些第一柱体为ー第二导电类型，第二导电类型相反于第一导电类型。超级连接结构包括多个第二柱体，此些第二柱体为第一导电类型。第一柱体通过第一导电类型的材料互相隔离。第一导电类型例如为η型材料，而第二导电类型为P型材料。此些第一柱体中，包括至少ー第一柱体具有一剖面形状。剖面形状至少为矩形、正方形、六角形、圆形及梯形其中之一的形式。漂移区域形成于一高电压N型阱(high-voltage N-well, HVNW)区域中。半导体元件更包括ー缓冲区域，位于漏极区域的下方处。缓冲区域是ー缓冲区域层，缓冲区域层实质上具有至少ー固定厚度。缓冲区域是ー缓冲区域层，缓冲区域层具有一可变厚度。根据本发明的第二方面，提出一种半导体元件。半导体元件包括一半导体层、一漏极区域与一源极区域。半导体层为ー第一导电类型。漏极区域为第一导电类型，漏极区域形成于半导体层之上。源极区域为第一导电类型，源极区域形成于半导体层之上，且源极区域与漏极区域间隔开来，以致于一漂移区域形成于源极区域与漏极区域之间。半导体元件亦包括一第一栅极氧化层、一第一栅极电极层、一第二栅极氧化层以及一第二栅极电极层。 第一栅极氧化层形成于漂移区域之上。第一栅极电极层形成于第一栅极氧化层的ー第一部份之上。第二栅极氧化层形成于第一栅极氧化层的ー第二部份之上，以及第ー栅极电极层的一部份之上。第二栅极电极层形成于第二栅极氧化层之上。半导体元件更包括一超级连接结构，形成于漂移区域的至少一部份中。超级连接结构包括多个第一柱体，此些第一柱体为ー第二导电类型。第二导电类型相反于该第一导电类型。第一导电类型例如为η型材料，而第二导电类型例如为P型材料。超级连接结构包括多个柱体，此些柱体为该第二导电类型。超级连接结构包括多个第二柱体，此些第二柱体为第一导电类型。此些第一柱体通过第一导电类型的材料互相隔开。此些第一柱体中，包括至少ー柱体具有一剖面形状，剖面形状至少为矩形、正方形、六角形、圆形及梯形其中之一的形式。半导体元件更包括一第一区域以及ー第二区域。第一区域为第一导电类型，在半导体层中形成一第一阱。第二区域为第二导电类型，在半导体层中形成一第二阱。其中，漏极区域形成于第一区域中，而源极区域形成于第二区域中。半导体元件更包括ー增强区域， 为第二导电类型，增强区域形成于第二区域中。半导体元件更包括ー缓冲区域，为第一导电类型，缓冲区域位于漏极区域是下方处。其中缓冲区域是ー缓冲区域层，缓冲区域层实质上具有至少ー固定厚度。缓冲区域是ー缓冲区域层，缓冲区域层具有一可变厚度。半导体元件更包括一第三栅极电极层，形成于第一栅极氧化层的ー第三部份之上。其中第二栅极氧化层更形成于第一栅极氧化层的ー第四区域之上，第四区域介于第一栅极电极层及第三栅极电极层之间。为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下
图1绘示绘示传统的横向双扩散金属氧化物半导体元件的剖面图。图2绘示根据本发明的一实施例的横向双扩散金属氧化半导体元件的剖面图。图3绘示根据本发明的一实施例的横向双扩散金属氧化半导体元件的正交视图。图4A绘示根据本发明的一实施例的横向双扩散金属氧化物半导体元件的俯视图。图4B绘示根据本发明的ー实施例的图4A中沿着剖面线4B-4B的剖面图。图4C绘示根据本发明的ー实施例的图4A中沿着剖面线4C-4C的剖面图。图5A绘示根据本发明的一实施例的横向双扩散金属氧化物半导体元件的俯视图。图5B绘示根据本发明的ー实施例的图5A中沿着剖面线5B-5B的剖面图。图5C绘示根据本发明的ー实施例的图5A中沿着剖面线5C-5C的剖面图。图6A绘示根据本发明的一实施例的横向双扩散金属氧化物半导体元件的俯视图。图6B绘示根据本发明的ー实施例的图6A中沿着剖面线6B-6B的剖面图。图6C绘示根据本发明的ー实施例的图6A中沿着剖面线6C-6C的剖面图。图7A绘示根据本发明的一实施例的横向双扩散金属氧化物半导体元件的俯视图。图7B绘示根据本发明的ー实施例的图7A中沿着剖面线7B-7B的剖面图。图7C绘示根据本发明的ー实施例的图7A中沿着剖面线7C-7C的剖面图。图8A绘示根据本发明的一实施例的横向双扩散金属氧化物半导体元件的俯视图。图8B绘示根据本发明的ー实施例的图8A中沿着剖面线8B-8B的剖面图。图8C绘示根据本发明的ー实施例的图8A中沿着剖面线8C-8C的剖面图。图9A绘示根据本发明的一实施例的横向双扩散金属氧化物半导体元件的俯视图。图9B绘示根据本发明的ー实施例的图9A中沿着剖面线9B-9B的剖面图。图9C绘示根据本发明的ー实施例的图9A中沿着剖面线9C-9C的剖面图。图10绘示根据本发明的一实施例的横向双扩散金属氧化物半导体元件的剖面图。图11绘示根据本发明的一实施例的横向双扩散金属氧化物半导体元件的剖面图。
图12绘示根据本发明的一实施例的缓冲分离栅极超级连接延伸漏极金属氧化半导体。图13绘示根据本发明的一实施例的分级的分离栅极超级连接延伸漏极金属氧化半导体。主要元件符号说明100、204 :P 型衬底102 =N型阱区域110、210:P 型阱120、220:N 型阱160、162、164 场氧化区域170 栅极层175 栅极氧化层180、185、240、244 :N+掺杂区域190、248 :P+增强区域202:高电压N型阱区域224、224'分离栅极224a 第一部份224b 第二部份228 第一栅极氧化层230:第一多晶硅层230a 第一区域230b 第二区域232、232'高温氧化层234:第二多晶硅层252,252'漂移区域254a :p 型柱体254b :n 型柱体260,260' :N 型缓冲区域
具体实施例方式本文揭露用以制造功率元件(power device)的一系统与方法。例如，用以制造在漂移区域中具有一分离栅极与一超级连接(super junction)的一横向双扩散金属氧化半导体(laterally diffused metal oxide semiconductor, LDM0S)元件或一延伸漏极金属氧化半导体(extended drain MOSFET, EDM0S)元件。举例来说，分离栅极可使用一第二多晶硅层、一高温氧化(high temperature oxide,HT0)层、多晶硅-绝缘层-多晶硅(polys ilicon-insulator-polysilicon,PIP)电容中的一般程序层，与高电阻多晶硅制作。分离栅极采用一延伸栅极可减少峰值电场(peak electric field)，且使得漂移区域相对缩短。漂移区域中的超级连接可进ー步使漂移区域的尺寸减小，并维持导通电阻(on-resistance， Ron)及击穿电压(breakdown voltage, Vbd)值。因此，相对于已知技术的功率元件，揭露的功率元件的面积是减少的。本实施例所揭露的亦可提供于功率元件，像是横向双扩散金属氧化半导体元件相较于已知技术的功率元件，本实施例在导通电阻与击穿电压之间具有更佳的折衷。图2绘示根据本发明的一些实施例的横向双扩散金属氧化半导体元件的剖面图。 绘示于图2中的横向双扩散金属氧化半导体包括一高电压N型阱(high-voltage Niell HVNW)区域202于ー P型衬底204上。一 P型阱210与一 N型阱220形成于高电压N型阱区域202中。为了说明本实施例与其它实施例，假设衬底为ー P型衬底，且某些阱由N型阱区域与P型阱区域形成。然而，本领域技术人员可理解的，不同区域的掺杂型态可改变，以产生P型元件替代N型元件，反之亦然。在图2中的横向双扩散金属氧化半导体包括一分离栅极224。分离栅极2M包括一第一栅极氧化层228、一第一多晶硅层230、一高温氧化层232(第二栅极氧化层)与一第 ニ多晶硅层234。第一与第二多晶硅层230与234构成实施例中分离栅极224的第一与第 ニ栅极电扱。为了形成ー漏极区域，一 N+掺杂区域240形成于N型阱220中。为了形成一源极区域，另ー N+掺杂区域244形成于P型阱210中。此外，关于形成于P型阱210中的 N+掺杂区域M4，提供一邻接的P+增强区域M8以减少电阻，较佳为提供一贴近的P+增强区域M8以减少电阻。分离栅极224的第一部份22 可延伸于P型阱210的一部份的上方处。分离栅极224的第一部份22 可延伸以邻接或贴近于源极区域的N+掺杂区域M4。如此的设置方式使N+掺杂区域244形成于衬底暴露的表面中(也就是未被栅极224的层所覆盖的部分)。N+掺杂区域M4、N+掺杂区域240与P+增强区域248可经由传统的屏蔽エ艺(masking process)形成，例如选择性地在所欲形成区域中进行衬底掺杂。选择性掺杂程序可以任何传统方法执行，例如扩散和/或离子注入。分离栅极224的第二部份224b延伸于第一部份22 与N+掺杂区域240之间，N+ 掺杂区域240形成漏极区域。分离栅极224的第二部份224b通过漂移区域252，与N型阱 220及N+掺杂区域240隔开。一超级连接(super-junction)区域可被包括于漂移区域252 中，将如以下实施例说明。漂移区域252的超级连接区域可使漂移区域相对变小，例如栅极 224与漏极区域之间的距离相对变短。漂移区域252的组态具有的超级连接区域是可变的，例如图3至图9C的例子，将如下所述。同样地，分离栅极224的组态是可变的，其它实施例是绘示于图10与图11中， 将如下所示。本文中所说明的任何分离栅极可与本文说明的任何漂移区域組合。本文中任何不同实施例所说明的特征，可与一或是多个其它在本文中说明的不同实施例组合以得到更进ー步的实施例。同样地，本文所说明的漂移区域与分离栅极，可应用在提供给横向双扩散金属氧化半导体元件之外的功率元件。举例来说，本文提供的关于横向双扩散金属氧化半导体元件的实施例的漂移区域与分离栅极的说明，可同等应用于其它功率元件。例如是如图12与图13中所绘示的延伸漏极金属氧化半导体元件(EDMOS)，将在以下内容中说明。接下来请參照图3，显示在横向双扩散金属氧化半导体的一实施例中，漂移区域 252中包括超级连接结构的第一个例子。如图3所示，在一实施例中的超级连接结构包括在漂移区域252中连续邻接的ρ型柱体25 与η型柱体254b。如图3所示，柱体邪4是以 η型柱体254b与ρ型柱体25 交替排列。在本实施例中，ρ型柱体25 与η型柱体254b的形状可至少稍微相似于立方体或长方体，具有至少ー稍微像矩形的剖面。同样地，在本实施例中，每个P型柱体25 与η型柱体254b可从栅极224的至少一部份的下方区域，延伸至P型柱体25 与η型柱体254b所邻接的N型阱220。在本实施例与其它实施例中，ρ型柱体25 与η型柱体254b可通过传统屏蔽エ 艺形成，例如在所欲形成区域中进行衬底的选择性掺杂(selective doping)。选择性掺杂程序可以任何传统方法执行，例如扩散和/或离子注入。另外，P型柱体25 与η型柱体 254b亦可通过屏蔽エ艺或挖沟操作(trench operation)形成，包括分別使用ρ型与η型多晶硅材料填充沟槽，以形成P型柱体25 与η型柱体254b。请參照图4A至图4C，其显示横向双扩散金属氧化物半导体元件的一实施例中，在漂移区域252中包括超级连接结构的第二个例子。图4A绘示横向双扩散金属氧化物半导体元件的俯视图。图4B绘示沿着剖面线4B-4B的剖面图。图4C绘示沿着剖面线4C-4C的剖面图。在本实施例中，横向双扩散金属氧化物半导体元件包括多个P型柱体25 ，ρ型柱体25 设置于漂移区域252的高电压N型阱202材质中。ρ型柱体25 通过高电压η型阱202的η型材料彼此隔开，如图4Α所绘示。同样地，此实施例显示ρ型柱体25 非必要如图3中在栅极224的下方处延伸。同样地，此实施例显示ρ型柱体25 非必要邻接N型阱220。在本实施例中，ρ型柱体25 的形状可至少稍微相似于立方体或长方体，具有至少一稍微像矩形的剖面。举例来说，当剖面沿着一平面，此平面实质上至少平行于横向双扩散金属氧化物半导体元件的上表面，例如实质上至少平行于图4A中的俯视图。请參照图5A至图5C，其显示横向双扩散金属氧化物半导体元件的ー实施例，在漂移区域252中包括超级连接结构的第三个例子。图5A绘示横向双扩散金属氧化物半导体元件的俯视图。图5B绘示沿着剖面线5B-5B的剖面图。图5C绘示沿着剖面线5C-5C的剖面图。在本实施例中，横向双扩散金属氧化物半导体包括多个P型柱体25 ，ρ型柱体25 设置于漂移区域252的高电压N型阱202材质中。ρ型柱体25 设置成柱体阵列，并通过高电压η型阱202的η型材料彼此隔开，如图5Α所绘示。在另ー实施例中可包括ρ型柱体25 ，此ρ型柱体25 至少部分在栅极224的下方处延伸且/或柱体25 邻接N型阱 220。在本实施例中，ρ型柱体25 的形状可至少稍微相似于立方体或长方体，具有至少ー 稍微像正方形或矩形的剖面。举例来说，当剖面沿着一平面，此平面实质上至少平行于横向双扩散金属氧化物半导体元件的上表面，例如实质上至少平行于图5A中的俯视图。请參照图6A至图6C，其显示横向双扩散金属氧化物半导体元件的ー实施例，在漂移区域252中包括超级连接结构的第四个例子。图6A绘示横向双扩散金属氧化物半导体元件的俯视图。图6B绘示沿着剖面线6B-6B的剖面图。图6C绘示沿着剖面线6C-6C的剖面图。在本实施例中，横向双扩散金属氧化物半导体包括多个P型柱体25 与η型柱体254b，ρ型柱体25 与η型柱体254b设置成至少稍微像蜂巣形状的阵列。当η型柱体 254b可如图6A互相邻接时，ρ型柱体25 通过η型柱体254b隔开。在另ー实施例中可包括P型柱体25 与/或η型柱体254b至少部分在栅极224的下方处延伸，且/或ρ型柱体25 与/或η型柱体254b邻接N型阱220。在本实施例中，ρ型柱体25 与η型柱体 254b可至少稍微像多边形形状，例如图6Α中的六边形。举例来说，当剖面沿着一平面，此平面实质上至少平行于横向双扩散金属氧化物半导体元件的上表面，例如实质上至少平行于图6A中的俯视图。
请參照图7A至图7C，其显示横向双扩散金属氧化物半导体元件的ー实施例，在漂移区域252中包括超级连接结构的第五个例子。图7A绘示横向双扩散金属氧化物半导体元件的俯视图。图7B绘示沿着剖面线7B-7B的剖面图。图7C绘示沿着剖面线7C-7C的剖面图。在本实施例中，横向双扩散金属氧化物半导体包括多个P型柱体25如。ρ型柱体 254a通过高电压η型阱202的η型材料隔开，如图7Α所绘示。在另ー实施例中可包括ρ型柱体25 ，此ρ型柱体25 至少部分在栅极224的下方处延伸且/或柱体25 邻接N型阱220。在本实施例中，ρ型柱体25 的形状可至少稍微相似于圆柱体，此圆柱体具有至少一稍微像圆形或椭圆形的剖面。举例来说，当剖面沿着一平面，此平面实质上至少平行于横向双扩散金属氧化物半导体元件的上表面，例如实质上至少平行于图7A中的俯视图。请參照图8A至图8C，其显示横向双扩散金属氧化物半导体元件的ー实施例，在漂移区域252中包括超级连接结构的第六个例子。图8A绘示横向双扩散金属氧化物半导体元件的俯视图。图8B绘示沿着剖面线8B-8B的剖面图。图8C绘示沿着剖面线8C-8C的剖面图。在一实施例中，横向双扩散金属氧化物半导体包括多个P型柱体25 通过高电压η 型阱202的η型材料彼此隔开，如图8Α所示。在另ー实施例中可包括ρ型柱体25 ，此ρ 型柱体25 至少部分在栅极224的下方处延伸且/或柱体25 邻接N型阱220。在本实施例中，P型柱体25 的形状可至少稍微相似于多边棱柱，例如图8A与图8C所示的多边棱柱。P型柱体25 可具有至少稍微像六边形(或其它多边形)的剖面。举例来说，当剖面沿着一平面，此平面实质上至少平行于横向双扩散金属氧化物半导体元件的上表面，例如实质上至少平行于图8A中的俯视图。请參照图9A至图9C，横向双扩散金属氧化物半导体元件的ー实施例显示，在漂移区域252中包括超级连接结构的第七个例子。图9A绘示横向双扩散金属氧化物半导体元件的俯视图。图9B绘示沿着剖面线9B-9B的剖面图。图9C绘示沿着剖面线9C-9C的剖面图。在本实施例中，横向双扩散金属氧化物半导体包括多个锥形的P型柱体254a，ρ型柱体25 设置于漂移区域252的高电压N型阱202材质中。ρ型柱体25 通过高电压η型阱202的η型材料彼此隔开，如图9Α所绘示。在实施例中，每个ρ型柱体25 从栅极2M 的至少一部份的下方区域延伸至P型柱体25 所邻接的N型阱220。然而，在另ー实施例中，P型柱体25 不一定要在栅极224的下方处延伸，且柱体25 不一定要邻接N型阱 220。在本实施例中，ρ型柱体25 的形状可至少稍微具有梯形剖面形状，其中邻接于栅极 224的梯形侧边宽于邻接于N型阱220的梯形侧边。举例来说，当剖面沿着一平面，此平面实质上至少平行于横向双扩散金属氧化物半导体元件的上表面，例如实质上至少平行于图 9A中的俯视图。任何图3至图9C所示的超级连接结构，以及图3至图9C中超级连接结构的組合， 可与具有分离栅极224的横向双扩散金属氧化物半导体使用。可选择地，任何图3至图9C 所示的超级连接结构，以及图3至图9C中超级连接结构的組合，可与具有可选择的分离栅极的横向双扩散金属氧化物半导体元件使用。例如是图10与图11中所示的分离栅极224' 且/或可选择的P型阱。P型阱例如是图11中所示的P型阱210'。另外，分离栅极224' 包括可选择的高温氧化层232'，高温氧化层232'将多晶硅层230分成第一区域230a与第二区域230b。如图10所示，第一区域230a可延伸于P型阱210的一部份上方处与高电压N型阱202的一部份上方处。可选择地，如图11所示，P型阱210可延伸以形成可选择的P型阱210'。P型阱210'使得第一区域230a完全位于P型阱210'的上方处。第二区域230b的至少一部份亦位于P型阱210'的上方处。图12与图13绘示另一金属氧化物半导体场效晶体管 (Metal-Oxide-Semiconductor Field-Effect Transistor,M0SFET)组态的剖面图，金属氧化物半导体场效晶体管组态可包括任何在本文中揭露的超级连接结构与分离栅极结构。如图12与图13所显示的金属氧化物半导体场效晶体管元件，可为例如是一般所指的延伸漏极金属氧化半导体元件，但包括本文所说明的分离栅极与超级连接。如图12与图13两者所显示的延伸漏极金属氧化半导体元件包括延伸漂移区域252'。延伸漂移区域252'延伸于N+掺杂区域240的下方处，替代延伸于横向双扩散金属氧化物半导体元件元件的N型阱220的下方处。漂移区域252'可包括本文所揭露的任何超级连接结构或任何超级连接结构的組合。同样地，图12与图13所显示的延伸漏极金属氧化半导体元件分別包括N型缓冲区域260与沈0'。N型缓冲区域260与沈0'的主要差异是N型缓冲区域沈0‘是分级的，使得N型缓冲区域260 ’在栅极224的下方处相对较厚，且在N+掺杂区域240 (漏极区域)的下方处相对较薄。而N型缓冲区域260至少稍微在厚度上是固定的。综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。
权利要求
1.一种半导体元件，其特征在干，包括一源极区域；ー漏极区域；一漂移区域，介于该源极区域及该漏极区域之间；一分离栅扱，设置于该漂移区域的一部份之上，且该分离栅极位于该源极区域及该漏极区域之间，该分离栅极包括一第一栅极电极及ー第二栅极电极，该第一栅极电极及该第 ニ栅极电极通过一栅极氧化层隔离；以及一超级连接结构，设置于该漂移区域中，且该超级连接结构位于该分离栅极及该漏极区域之间。
2.根据权利要求1所述的半导体元件，其特征在于，该分离栅极包括一第一栅极氧化层，设置于该漂移区域之上；一第一栅极电极层，形成于该第一栅极氧化层的ー第一部份之上；一第二栅极氧化层，形成于该第一栅极氧化层的ー第二部分之上，以及该第一栅极电极层的一部份之上；以及一第二栅极电极层，形成于该第二栅极氧化层之上。
3.根据权利要求2所述的半导体元件，其特征在干，该分离栅极更包括一第三栅极电极层，形成于该第一栅极氧化层的ー第三部份之上，其中该第二栅极氧化层更形成于该第一栅极氧化层的ー第四区域之上，该第四区域介于该第一栅极电极层及该第三栅极电极层之间。
4.根据权利要求1所述的半导体元件，其特征在于，更包括ー增强区域，邻接该源极区域，其中该增强区域及该源极区域具有相反的导电类型。
5.根据权利要求1所述的半导体元件，其特征在于，该漂移区域包括一第一导电类型的材料，且其中该超级连接结构包括多个第一柱体，该些第一柱体为ー第二导电类型，该第 ニ导电类型相反于该第一导电类型。
6.根据权利要求5所述的半导体元件，其特征在干，该超级连接结构包括多个第二柱体，该些第二柱体为该第一导电类型。
7.根据权利要求5所述的半导体元件，其特征在干，该些第一柱体通过该第一导电类型的材料互相隔离。
8.根据权利要求5所述的半导体元件，其特征在于，该第一导电类型为η型，而该第二导电类型为P型。
9.根据权利要求5所述的半导体元件，其特征在干，该些第一柱体中，包括至少ー第一柱体具有一剖面形状，该剖面形状至少为矩形、正方形、六角形、圆形及梯形其中之一的形式。
10.根据权利要求1所述的半导体元件，其特征在于，该漂移区域形成于一高电压N型阱区域中。
11.根据权利要求1所述的半导体元件，其特征在于，更包括ー缓冲区域，位于该漏极区域的下方处。
12.根据权利要求11所述的半导体元件，其特征在干，该缓冲区域是ー缓冲区域层，该缓冲区域层具有至少ー固定厚度。
13.根据权利要求11所述的半导体元件，其特征在干，该缓冲区域是ー缓冲区域层，该缓冲区域层的厚度由该缓冲区域层的一端往相对的另一端逐渐縮小。
14.一种半导体元件，其特征在干，包括 一半导体层，为ー第一导电类型；ー漏极区域，为该第一导电类型，该漏极区域形成于该半导体层之上； 一源极区域，为该第一导电类型，该源极区域形成于该半导体层之上，且该源极区域与该漏极区域间隔开来，以致于一漂移区域形成于该源极区域与该漏极区域之间； 一第一栅极氧化层，形成于该漂移区域之上； 一第一栅极电极层，形成于该第一栅极氧化层的ー第一部份之上； 一第二栅极氧化层，形成于该第一栅极氧化层的ー第二部份之上，以及该第一栅极电极层的一部份之上；一第二栅极电极层，形成于该第二栅极氧化层之上；以及一超级连接结构，形成于该漂移区域的至少一部份中，该超级连接结构包括多个第一柱体，该些第一柱体为ー第二导电类型，该第二导电类型相反于该第一导电类型。
15.根据权利要求14所述的半导体元件，其特征在于，该第一导电类型为η型，而该第 ニ导电类型为P型。
16.根据权利要求14所述的半导体元件，其特征在于，该超级连接结构包括多个第二柱体，该些第二柱体为该第一导电类型。
17.根据权利要求14所述的半导体元件，其特征在干，该些第一柱体通过该第一导电类型的材料互相隔开。
18.根据权利要求14所述的半导体元件，其特征在干，该些第一柱体中，包括至少ー柱体具有一剖面形状，该剖面形状至少为矩形、正方形、六角形、圆形及梯形其中之一的形式。
19.根据权利要求14所述的半导体元件，其特征在于，更包括一第一区域，为该第一导电类型，在该半导体层中形成一第一阱；以及一第二区域，为该第二导电类型，在该半导体层中形成一第二阱； 其中，该漏极区域形成于该第一区域中，而该源极区域形成于该第二区域中。
20.根据权利要求19所述的半导体元件，其特征在于，更包括ー增强区域，为该第二导电类型，该增强区域形成于该第二区域中。
21.根据权利要求19所述的半导体元件，其特征在于，更包括ー缓冲区域，为该第一导电类型，该缓冲区域位于该漏极区域的下方处。
22.根据权利要求21所述的半导体元件，其特征在干，该缓冲区域是ー缓冲区域层，该缓冲区域层具有至少ー固定厚度。
23.根据权利要求21所述的半导体元件，其特征在干，该缓冲区域是ー缓冲区域层，该缓冲区域层的厚度由该缓冲区域层的一端往相对的另一端逐渐縮小。
24.根据权利要求14所述的半导体元件，其特征在于，更包括一第三栅极电极层，形成于该第一栅极氧化层的ー第三部份之上，其中该第二栅极氧化层更形成于该第一栅极氧化层的ー第四区域之上，该第四区域介于该第一栅极电极层及该第三栅极电极层之间。
全文摘要
本发明公开了一种具有分离栅极和超级连接结构的半导体元件。该半导体元件包括一源极区域、一漏极区域与一漂移区域。漂移区域介于源极区域与漏极区域之间。一分离栅极设置于漂移区域的一部份的上方处，且介于源极区域与漏极区域之间。分离栅极包括第一与第二栅极电极，通过一栅极氧化层区分第一与第二栅极电极。一超级连接结构设置于漂移区域中，且超级连接结构位于栅极与漏极区域之间。
文档编号H01L29/423GK102544090SQ20101058341
公开日2012年7月4日 申请日期2010年12月7日 优先权日2010年12月7日
发明者吴锡垣, 朱建文, 陈永初 申请人:旺宏电子股份有限公司