半导体元件和用于制造半导体元件的方法
【专利摘要】本发明涉及半导体元件和用于制造半导体元件的方法。一种方法包括提供经处理的衬底布置，所述经处理的衬底布置包括经处理的半导体衬底和在经处理的半导体衬底的主表面上的金属化层结构。所述方法进一步包括释放蚀刻，其用于在经处理的半导体衬底中的分离区处在金属化层结构中生成截槽，所述分离区定义经处理的衬底布置的管芯区与经处理的衬底布置的至少第二区之间的边界。
【专利说明】
半导体元件和用于制造半导体元件的方法
技术领域
[0001 ]本发明涉及半导体元件和用于制造半导体元件的方法。本发明进一步涉及对MEMS释放蚀刻和钝化的双重使用。
【背景技术】
[0002]术语微机电系统(MEMS)通常用于指代组合了电气和机械部件的小型集成器件或系统。
[0003]微机电系统可以例如被用作致动器、换能器或传感器，例如压力传感器、扬声器或麦克风。压力传感器现在是汽车电子设备和消费品电子设备中的批量产品。对于许多这些应用，使用了下述系统:在该系统中，传感器被集成在专用集成电路(ASIC)中。特别地，一次在晶片上大量制造MEMS ο处理包括将微机电系统与彼此分离。
【发明内容】
[0004]实施例提供一种方法，在该方法中，提供经处理的衬底布置，所述经处理的衬底布置包括经处理的半导体衬底和在经处理的半导体衬底的主表面上的金属化层结构。从金属化层结构的表面向经处理的半导体衬底执行释放蚀刻，用于在经处理的半导体衬底中的分离区处在金属化层结构中生成截槽，分离区定义经处理的衬底布置的管芯区与经处理的衬底布置的至少第二区之间的边界。释放蚀刻也可以可选地用于释放被布置在经处理的半导体衬底中的功能元件。
[0005]进一步实施例提供一种方法，在该方法中，提供经处理的衬底布置。经处理的衬底布置包括经处理的半导体衬底和在经处理的半导体衬底的主表面上的金属化层结构，金属化层结构包括截槽，该截槽被布置在经处理的半导体衬底中的分离区处在金属化层结构中，分离区定义经处理的衬底布置的管芯区与经处理的衬底布置的至少第二区之间的边界。
[0006]可选地，金属化层结构可以进一步包括可选的槽口，该槽口释放被布置在经处理的半导体衬底处的可选功能元件。
[0007]方法进一步包括，在可选槽口的第一表面(槽口表面)处和在截槽的第二表面(截槽表面)处沉积钝化层(绝缘层)。
[0008]进一步实施例提供一种包括经处理的衬底布置的半导体元件，经处理的衬底布置包括经处理的半导体衬底和金属化层布置。半导体元件进一步包括被布置在经处理的衬底布置的外边界处的钝化层。半导体元件可以进一步包括被布置在经处理的半导体衬底处的可选功能元件。
[0009]发明人已发现，通过双重使用蚀刻步骤或钝化步骤，可以提高分离的性能，使得晶片产量(S卩，每晶片的MEMS)可以是高的，并且使得由于分离产生的MEMS的机械缺陷可以是低的。
【附图说明】
[0010]在本文中参考附图描述了本发明的实施例。
[0011]图1示出了根据实施例的、可以用于制作或制造半导体元件的方法的示意流程图；图2示出了根据实施例的、可以用于例如制作或制造半导体元件的进一步方法的示意流程图；
图3示出了根据实施例的、包括图1和/或图2中描述的方法的步骤的用于制造半导体元件的方法的示意流程图；
图4a示出了根据实施例的经处理的衬底布置的示意横截面视图；
图4b示出了根据实施例的、包括在经处理的衬底布置中形成的截槽和槽口的图4a的经处理的衬底布置的示意横截面视图；
图4c示出了根据实施例的、在钝化层被布置在槽口和截槽处之后的经处理的衬底布置的示意横截面视图；
图5示出了根据实施例的、是晶片的经处理的衬底布置的示意顶视图；
图6示出了根据实施例的、在包括将管芯区与经处理的衬底布置的第二区分离的步骤已被执行之后的、经处理的衬底布置的示意横截面视图；
图7示出了根据实施例的、包括金属化层结构的经处理的衬底布置的示意横截面视图，该金属化层结构包括多个层；以及
图8示出了根据实施例的、在绝缘层已被布置在金属化层结构的表面处之后的、图7的经处理的衬底布置的示意横截面视图。
【具体实施方式】
[0012]在将使用附图详细描述本发明的实施例之前，要指出的是，相同或功能上等同的元件在附图中被给予相同的参考号，并且通常省略对被提供有相同或类似参考号的元件的重复描述。因此，为具有相同参考号的元件提供的描述是相互可交换和可适用的。
[0013]可以用硅技术来制造MEMS JEMS可以被配置用于作为传感器、致动器和/或换能器进行操作，并且可以可选地包括要与物理、化学和/或电气效应(介质)联系的至少一个功能元件，诸如薄膜、温度元件或其它部件。例如，压力传感器可以包括薄膜，该薄膜与其中压力应当被测量的介质联系。麦克风或扬声器可以包括用于感测或激发声波的薄膜。可替换地或另外，温度探头可以被暴露和连接到其中温度应当被测量的介质。
[0014]包括功能元件的一些MEMS可以被布置或附着在半导体衬底处。例如，半导体衬底可以是局部掺杂或未掺杂的硅衬底，但也可以包括诸如砷化镓(GaAs )的其它材料。对于操作MEMS并由此操作功能元件，可以将金属化层结构布置在经处理的半导体衬底处，用于获得、接收和/或处理去往或来自功能元件的电气信号，即，用于操作功能元件。
[0015]例如，可以在处理期间在半导体衬底处布置或生成可选的功能元件。其它电气和/或机械部件可以被处理或在半导体衬底处，以获得经处理的半导体衬底。经处理的半导体衬底可以被包括半导体材料、绝缘体材料和/或金属材料的多层覆盖。
[0016]可以将处理半导体衬底和/或布置金属化层结构表示为后段制程(BEOL)工艺。可以例如在前段制程(FEOL)工艺已被执行之后执行BEOL工艺，在该前段制程工艺期间可以对半导体衬底进行图案化，例如以在半导体衬底中获得诸如晶体管、电容器、电阻器等的器件或元件。
[0017]通常，在晶片处同时制造或制作多个半导体元件。在制造或制作多个半导体元件(芯片)之后，将半导体元件彼此分离，这也称为形成管芯(切割)。切割可以例如通过以下来执行:将晶片蚀刻、切削和/或截断(破裂)成部分，以分离(单体化)单一部件。
[0018]截断晶片可以导致BEOL层中的破裂，其可以导致生产期间的剔除物、产品的缩短的寿命或者由于通过破裂影响可选功能元件的介质产生的运算漂移。
[0019]图1图示了可以用于制作或制造半导体元件的方法100的示意流程图。
[0020]方法100包括，在方法100的步骤110处，提供经处理的衬底布置。经处理的半导体衬底包括经处理的半导体衬底和在经处理的半导体衬底的主表面上的金属化层结构。金属化层结构可以包括多个层，其中，那些层中的一个或多个可以包括金属材料，诸如金、铂、铜、银、钨、铝、其它材料和/或其组合。金属化层结构可以例如在BEOL工艺期间被布置在经处理的半导体衬底的主表面处。
[0021]方法100进一步包括步骤120，该步骤120包括释放蚀刻。可以从金属化层结构的表面向经处理的半导体衬底执行释放蚀刻，使得在经处理的半导体衬底中的分离区处在金属化层结构中生成截槽。分离区可以定义经处理的衬底布置的管芯区与经处理的衬底布置的至少第二区(例如，其它芯片区等)之间的边界。
[0022]此外，也可以从金属化层结构的表面向经处理的半导体衬底执行释放蚀刻，使得被布置在经处理的半导体衬底处的可选功能元件被释放(不被覆盖或被暴露)。
[0023]可以例如通过干法或湿法蚀刻工艺来执行释放蚀刻，该干法或湿法蚀刻工艺被配置为，用于选择性地移除朝向可选功能元件蚀刻的可选槽口(沟槽)的区处和在截槽的区处的金属化层结构。截槽可以被布置为，使得其部分地或基本上与分离区重叠。分离区可以例如是在其处管芯区在以后的步骤中可以被分离的预定断裂线、预定锯线或预定蚀刻线。截槽因此可以被表示为切割道，其指代金属化层结构中的街道状结构(截槽)。简化地说，通过形成截槽，金属化层结构在分离区中至少部分被移除。概括说来，释放蚀刻可以是BEOL蚀刻步骤，该BEOL蚀刻步骤用于释放晶片的切割道，使得可以促进下面的切割步骤的实现。
[0024]可选的槽口和截槽可以通过沟槽形成工艺来形成，诸如通过干法蚀刻工艺、湿法蚀刻工艺或者通过物理或化学蚀刻工艺来形成。因此，截槽和可选槽口两者也可以被称为沟槽，但为清楚起见被表示为截槽和槽口。
[0025]方法100进一步包括可选的步骤130。步骤130包括在金属化层中的可选槽口(释放可选功能元件)的第一表面(槽口表面)处和截槽的第二表面(截槽表面)处沉积钝化层。可以在用于释放功能元件的释放蚀刻期间(即当形成槽口时)至少部分获得第一表面。可以例如至少部分通过生成截槽来获得第二表面。要至少部分获得的第一表面和第二表面可以被理解为，在步骤120与步骤130之间可以存在附加步骤，该附加步骤例如用于增大(扩大)槽口和截槽，使得金属化层结构中和/或经处理的半导体衬底处的表面的位置和/或尺寸可以通过该附加步骤来修改。钝化层可以被沉积于在步骤120之后或附加步骤之后获得的第一和第二表面处。第一表面可以包括金属化层结构中的槽口的一个或多个侧壁结构和/或功能元件的表面，该表面由槽口定义。第二表面可以包括金属化层结构中的截槽的一个或多个侧壁结构和/或它的或经处理的半导体衬底的(底)表面。释放蚀刻可以用于获得截槽。
[0026]可选地，可以同时在释放蚀刻120期间蚀刻槽口和截槽。简化地说，可以用于释放功能元件的释放蚀刻可以被双重使用，用于获得截槽。对释放蚀刻的双重使用允许具有低的或没有附加的时间或成本量的高处理性能。
[0027]截槽允许管芯的分离期间的提高的性能，因为金属化层结构(布置)在分离区处被移除，使得防止金属化层结构在锯开或截断经处理的半导体衬底期间受到损坏(例如破裂)。
[0028]图2示出了可以用于例如制作或制造半导体元件的方法200的示意流程图。方法200包括可选步骤210。步骤210包括从金属化层的表面向经处理的半导体衬底的蚀刻，其用于在分离区处在金属化层结构中生成截槽。步骤210还可以包括从金属化层结构的表面向经处理的半导体衬底的蚀刻，其用于通过在金属化层结构中生成槽口来释放可选的功能元件。步骤210当相比于步骤120时可以等同或基本等同。
[0029]方法220包括步骤220，该步骤220包括提供经处理的衬底布置。经处理的衬底布置包括经处理的半导体衬底和在经处理的半导体衬底的主表面上的金属化层结构，金属化层结构。金属化层结构可以包括可选的槽口和截槽，可选的槽口释放被布置在经处理的半导体衬底处的可选的功能元件。将截槽布置在经处理的半导体衬底中的分离区处在金属化层结构中。可以例如通过步骤210或其它工艺来获得槽口和/或截槽。分离区可以定义经处理的衬底布置的管芯区与经处理的衬底布置的至少第二区之间的边界。例如，步骤220可以包括提供当执行步骤120或步骤210时获得的经蚀刻和经处理的半导体衬底。
[0030]方法200包括步骤230，在该步骤230中，将钝化层沉积在槽口的第一表面(槽口表面)处和截槽的第二表面(截槽表面)处。步骤230当相比于步骤130时可以等同或基本等同。
[0031]钝化层可以包括钝化或密封环材料，诸如氧化硅、氮化硅或其它材料。通过钝化槽口和截槽的表面，可以获得对金属化层结构的钝化以及特别是对其层的保护。此外，可以防止金属化层结构的层之间的短路等。可替换地或另外，被布置在截槽的表面处的钝化层允许在将管芯与晶片(经处理的衬底布置)的进一步区分离期间对器件的高度保护。截槽可以至少部分定义，当经处理的半导体衬底被分离、例如被锯开或被截断时，金属化层结构的分离路径(截断线)。
[0032]截槽和槽口可以是当执行或履行方法100时获得的截槽和槽口。因此，截槽可以允许管芯的简化分离，并且可能可替换地或另外允许减少和/或受控的由于分离产生的破裂的分布或传播。特别地，截槽可以妨碍当截断、分离或切割经处理的半导体衬底时破裂的传播。简化地说，通过提供处在金属化层结构中并且与经处理的半导体衬底的分离区(切割道)对齐的截槽，可以避免或至少部分减少基于分离(例如切割)传播穿过材料(BE0L材料)的破裂。另外，通过钝化层获得的对金属化层结构的保护可以包括但不限于针对侵蚀性化学介质的高抗蚀性。侵蚀性或腐蚀性介质例如可以是酸或碱和/或诸如二碘甲烷的基于甲烷的材料。
[0033]例如，当半导体元件被配置用于被暴露给二碘甲烷时，被用作用于钝化层的材料的氮化硅的鲁棒性当相比于围绕管芯的密封环的布置时可以被增大。二碘甲烷可以腐蚀基于金属的密封环，其中，氮化硅较少或不被这样的介质影响。因此，半导体元件的鲁棒性以及因此寿命和准确度可以是高的。可以顺序地但也可以同时地(即在钝化步骤期间)执行对槽口的表面的钝化。对钝化步骤的这样的双重使用可以允许具有低的或没有附加的时间或成本量的高鲁棒性。
[0034]可以将方法100和200的步骤彼此组合和/或相互交换。特别地，方法100可以包括其中钝化层被布置的步骤，和/或，方法200可以包括其中截槽被生成的步骤。
[0035]图3示出了用于制造半导体元件的方法300的示意流程图。方法300包括可选步骤340，在可选步骤340中，在分离区中定义预定截断线。例如，可以提供经处理或未经处理的晶片。在其处半导体元件的功能将在以后的步骤期间至少部分被实施(处理)的晶片的区之间，可以通过定义不同管芯区域之间的边界而实施分离区。这可以例如包括蚀刻工艺，该蚀刻工艺用于移除分离区中的晶片的材料，以在分离区中获得预定截断线。预定截断线可以允许以后的管芯的精确截断(分离)。
[0036]可替换地，可以执行所谓的隐形切割工艺，用于在分离区中实施预定截断线。在隐形切割工艺期间，激光可以用于通过内部处理将半导体材料例如晶片切成块(管芯区)。隐形切割工艺可以包括使用可透过半导体材料的波长处的激光束。可以通过物镜将激光聚焦到半导体层内的点上。可以将激光束引导以沿切割线(预定截断线)和/或沿分离区扫描。所使用的光学系统可以允许能够将光聚到衍射极限的高聚焦性能，并且因此，高重复短脉冲的激光束可以在时间上和空间上聚到焦点附近的极端局部化的区，以递送高峰值功率密度。可透过半导体衬底的激光束可以在光聚集过程中当峰值功率密度超过特定阈值时在局部化点处呈现高吸收。光学系统和激光特征可以允许控制该阈值，以便超过仅半导体晶片内的焦点的附近。激光束可以选择性地在不损坏半导体衬底的表面和后侧的情况下仅切削特定的局部化点。简化地说，可以在半导体衬底中获得埋藏的(隐藏的、隐形的)预定断裂线。可以通过从第一主表面(例如前侧)和/或从半导体衬底的第二主表面(例如后侧)施加激光束来获得预定截断线。
[0037]例如通过执行步骤340来处理预定截断线可以允许当相比于分离工艺时损坏和/或破裂的减少的量，在该分离工艺期间通过截断将管芯分离，并且在该分离工艺期间在没有这样的预处理的情况下在截槽处执行截断。
[0038]方法300包括步骤310，在该步骤310期间，前段制程工艺被执行，用于处理半导体衬底的主表面区，以获得经处理的半导体衬底。
[0039]在方法300的步骤320处，后段制程工艺被执行，用于在经处理的半导体衬底的主表面处创建金属化层结构。
[0040]在方法300的步骤330处执行方法100或方法200。
[0041]在方法300的步骤350处，通过在分离区处截断经处理的衬底布置而将管芯区与经处理的衬底布置的第二区(例如其它管芯)分离。当在步骤350之前例如在步骤330之后执行步骤340时，步骤350的性能可以是高的。也可以在步骤310或320被执行之前，例如当经处理的半导体衬底的区可以被处理时(例如，当该区未被覆盖时)，执行步骤340。例如，在截槽已被提供或蚀刻之后，可以将激光束引导通过截槽。
[0042]图4a示出了经处理的衬底布置10的示意横截面视图，经处理的衬底布置10包括经处理的半导体衬底12和被布置在经处理的半导体衬底12的主表面16上的金属化层结构14。主表面可以例如是晶片的包括高或甚至最高面积大小的侧面。例如但不限于，这可以是具有圆柱形状的晶片的正面或背面，其中，侧面被布置在两个主表面(即，正面和背面)之间。主表面16可以是下述表面:该表面包括被处理到经处理的半导体衬底12中的结构，例如晶体管、电阻器和/或电容器。
[0043]功能元件18可选地被布置在经处理的半导体衬底12处。经处理的衬底布置10可以例如在步骤110中被提供。经处理的半导体衬底12可以例如在分离区25中包括预定义的截断线32，并且可以在执行步骤340时被获得。
[0044]图4b示出了经处理的衬底布置10的示意横截面视图，其中，当相比于图4a中示出的经处理的衬底布置10时，例如通过执行步骤120或210在经处理的衬底布置10中和在分离区25处形成截槽22和可选的槽口 24。分离区25可以包围管芯区27，并且形成管芯区27与经处理的衬底布置10的其它部分或区29之间的边界。
[0045]从至少位于(例如，顶)侧面处的金属化层结构14并且关于经处理的衬底布置10的围绕介质，释放可选的功能元件18。即，可选的功能元件18可以与介质接触。可替换地，槽口可以让功能元件至少部分被覆盖。
[0046]尽管截槽22被描绘为被蚀刻穿过完整的金属化层结构14(8卩，延伸到经处理的半导体衬底12)，但截槽22可以被形成为，使得金属化层结构14中的一个或多个保持在截槽22处或在截槽22中。可替换地，截槽22可以被形成为，使得截槽22延伸到半导体衬底12中。
[0047]图4c示出了在钝化层26被布置在可选槽口24和截槽22处之后的经处理的衬底布置10的示意横截面视图。钝化层26可以覆盖(被布置在金属化层结构14的表面处)金属化层结构14的表面，其由截槽22和/或可选槽口 24定义(打开)。钝化层26另外可以覆盖截槽22和/或可选槽口24的底部。截槽22的底部(其中，底部应当仅被理解为经处理的半导体衬底中的截槽的端部)可以是经处理的半导体衬底12或金属化层结构14的层。例如，当截槽22的深度低于金属化层结构14沿厚度方向28的厚度时，金属化层结构的一个或多个层可以保持在分离区中。厚度方向28可以平行于经处理的半导体衬底12的表面法线。钝化层26可以被布置在经处理的衬底布置10的表面中的几乎全部或全部处，使得钝化层被布置在截槽22处、在槽口 24处以及至少部分在经处理的衬底布置的其它表面上。可替换地，钝化层26可以选择性地被布置在例如截槽22和/或槽口24的侧壁结构处，其中，经处理的衬底布置的(一个或多个)剩余表面的部分可以保持不被钝化层26覆盖。
[0048]经处理衬底布置的厚度可以例如是至少5 μπι和至多1000 μπι、至少10 μπι和至多400 μπι、或者至少20 μπι和至多300 μπι。经处理的半导体衬底的厚度可以例如是至少2 μπι和至多1000 μπι、至少5 μπι和至多800 μπι、或者至少100 μπι和至多500 μπι，例如在200 μπι和300Mi之间。金属化层结构(BEOL)的厚度可以例如是至少100 nm和至多100 μπι、至少I μπι和至多10 μπι、或者至少4 μπι和至多6 μπι诸如5μηι。截断线可以包括例如至少I μπι和至多200 μπι、至少5 μπι和至多ΙΟΟμπι、或者至少10 μπι和至多60 μπι的横向延伸。因此，截断线32当相比于截槽22沿相同方向的横向延伸时可以包括沿垂直于厚度方向28的方向的更大横向延伸。
[0049]尽管钝化层26被描绘为被布置在可选功能元件18处或在可选功能元件18上，但功能元件18可以保持未从钝化层26覆盖。可替换地，钝化层可以例如在随后的处理步骤中被移除。
[0050]尽管钝化层26被描绘为覆盖截槽22中的经处理的半导体衬底12，但经处理的半导体衬底12可以保持在截槽22中不被钝化层26覆盖。可替换地，钝化层可以例如在随后的处理步骤中被移除。简化地说，至少截槽22和可选槽口 24的侧壁(侧壁结构)被钝化层26覆盖。
[0051]经处理的半导体衬底12例如包括可以在执行步骤340时获得的预定义的截断线32。尽管经处理的半导体衬底12被描述为在形成截槽22和槽口 24之前包括截断线32，但截断线32也可以于在将管芯区27与其它区29分离之前执行的工艺期间被获得。例如，可以形成第一截槽22，并且然后可以例如通过隐形切割执行步骤340。预定义的截断线32可以在布置钝化层26之前(例如，在蚀刻截槽22之后和/或在布置或提供经处理的衬底布置10之前)被布置在分离区25中和在经处理的半导体衬底12中。简化地说，可以在不包括预定义的截断线32的情况下实施图4a或图4b中描绘的经处理的衬底布置10。
[0052]截槽22可以包括至多100 μπι、至多50 μπι或至多30 μπι的沿垂直于厚度方向28的横向方向的宽度。例如，截槽可以包括16 μπι(例如，在10和20 μπι之间)的宽度。然后，随后布置钝化层26，其中，钝化层26可以包括10到200 nm之间、20到100之间、或40到60 nm之间的厚度，并且可以包括大约50 nm的厚度。钝化层26可以包括沿厚度方向28的其它延伸，例如，至少I醒、至少I μπι或至少50 μπι。槽口24可以包括沿垂直于厚度方向28的方向的宽度(该宽度取决于功能元件18沿该方向的延伸)，并且可以例如在10 μπι和2000 μπι之间、20 μπι和1000 μ??之间、或30 μ??和800 μ??之间。例如，当从垂直于侧视图的方向(例如顶或底视图)观察观看时，槽口可以包括30 X 500 μπι2的延伸。与槽口 28相邻，例如在槽口 28和截槽22之间，可以布置应力解耦沟槽。应力解耦沟槽可以包括沿垂直于厚度方向28的横向方向的宽度，该宽度可以例如是至少I μπι和至多100 μπι、至少3 μπι和至多50 μπι、或者至少5 μπι和至多10ym诸如大约8 μπι。
[0053]图5示出了经处理的衬底布置10的示意顶视图，其中，经处理的衬底布置10例如是晶片。预定截断线32被布置在晶片处，并且可以定义由包括预定截断线32的分离区分离的多个管芯区34a_b。分离区包围管芯区34a_b，并且形成它们之间的边界。
[0054]图6示出了在步骤350已被执行之后的经处理的衬底布置10的示意横截面视图。钝化层26被布置在由截槽22a和22b以及槽口 24定义(打开)的金属化层结构14的表面处。被布置在金属化层结构14处的保护层26允许对金属化层结构14的保护和/或绝缘。
[0055]如图6中示例性地示出的，钝化层26可以选择性地被布置例如在截槽22和/或可选槽口 24的侧壁结构处，其中，经处理的衬底布置的(一个或多个)剩余表面的部分可以保持不被钝化层26覆盖。
[0056]可替换地，钝化层26可以被布置在附加的表面处，例如，在功能元件18上、或在经处理的衬底布置10的表面中的几乎全部或全部处，使得钝化层被布置在截槽22处、在可选槽口 24处和至少部分在经处理的衬底布置的其它表面上(例如见图4c)。
[0057]经处理的半导体衬底12可以包括在分离区中和在其中截槽被布置的区中的一个或多个截断边缘33a_b。例如当如上面描述的那样钝化层26被布置在截槽的底部时，截断边缘33a-b可以延伸到钝化层26。钝化层26允许当截断经处理的半导体衬底12时可以出现的破裂的低的或至少受控的扩展。这可以允许克服当使用隐形切割工艺时的破裂问题，该隐形切割工艺被配置为用于为通过断裂的分离做准备。
[0058]换句话说，分离区可以包围各自的管芯区34a_b。在没有预定义的截断线32的情况下，分离区仍然包围并形成围绕管芯区34a_b的边界。
[0059]图7示出了包括经处理的半导体衬底12和金属化层结构14的经处理的衬底布置70的示意横截面视图。截槽22被布置为，使得其在分离区25处完全地将金属化层结构分离。预定义的截断线32被布置在完整的分离区25处，但可能可替换地也超过分离区25，或者仅部分被布置在分离区25中。
[0060]截槽22和槽口24被蚀刻为，使得它们包括圆锥形状，S卩，沿垂直于厚度方向28的横向方向34的延伸可以沿厚度方向28改变。这也可以称为截槽22包括锥体(角度)。锥体可以包括至少30°、至少60°或至少80°诸如84°的角度值。例如，金属化层结构14可以包括5 μπι的厚度。在经处理的半导体衬底12处，截槽22可以包括，当相比于截槽22在从经处理的半导体衬底12避开的金属化层结构14的表面处的宽度时，每边缘减少了大约500 nm(例如并且不限于:左和右，例如，达15 μπι)的宽度(例如，16 μπι)。沿横向方向34的延伸可以向经处理的半导体衬底12减小，但也可以增大或保持不变。因此，示例性地假设84°的锥体和大约5 μπι的BEOL高度，贝IJ截槽22的底部尺寸比顶部尺寸小大约500nm/边缘。因此，假设具有16μπι的顶部宽度的截槽22，则截槽具有大约15μπι的底部尺寸。
[0061]可以例如通过执行步骤120、210或220中的一个来获得经处理的衬底布置70。
[0062]可以通过释放蚀刻来获得截槽22，其中，截槽可以定义所谓的隐形切割道，其中，释放蚀刻可以例如在最后的FEOL模块(S卩，邻近于经处理的衬底层12的FEOL层)上停止。
[0063]槽口 24可以与截槽22同时地被蚀刻，其中，蚀刻工艺可以在功能元件18例如MEMS传感器上停止。
[0064]经处理的衬底布置70包括延伸穿过金属化层结构14的层中的一个、多个或甚至全部的密封环36，该密封环36例如包括诸如铜的金属材料。密封环36被配置为用于保护被布置在密封环36与槽口 24之间的金属化层结构14，但可以例如遭受湿气或侵蚀性环境(当使与其接触时)。接触可以例如通过从由断裂进行的分离产生的破裂来获得。
[0065]在截槽处没有钝化的情况下，密封环36可能在湿气进入氧化物层并到达金属时特别在预成型封装中腐蚀。除了该显而易见的可靠性问题以外，腐蚀可能另外引起应力，并且导致传感器漂移。这可以通过上面描述的钝化(例如，使用氮化硅(SiN))来避免，氮化硅是经验证的湿气阻挡层。简化地说，将MEMS释放蚀刻应用在MEMS区域和切割区域两者上。(在整个晶片上)应用MEMS钝化，其在MEMS器件和芯片边缘处的BEOL(金属化层结构)的侧壁两者上变得有效。这可以在下述情况下获得:没有额外的制造成本，没有所获得的半导体元件的集成方案的改变，没有芯片面积损失同时特别当使用隐形切割时允许改进的破裂引导，同时减小切割道尺寸，同时由于BEOL侧壁受钝化氮化物保护而获得BEOL的改进的介质鲁棒性。此外，可以获得改进的(减小的)湿度漂移。
[0066]可以用抗蚀性层38覆盖金属化层结构14，抗蚀性层38例如包括聚合物材料或任何其它合适的材料。金属化层结构14可以包括通过多个层44a-1彼此分离的多个绝缘层42a-h。槽口 24部分地释放功能元件18。绝缘层42a-h可以例如包括氧化娃材料。层44a-1可以例如包括氮化娃材料。功能元件18可以例如包括娃材料。层结构可以包括更少或进一步的层。绝缘层可以包括例如至少I nm和至多2000 nm、至少5 nm和至多1500 nm、或者至少10 nm和至多1000 nm的厚度(沿厚度方向的延伸)。
[0067]金属化层结构进一步包括可选的密封环36，可选的密封环36可以包括金属材料。密封环可以包围功能元件18的区域。尽管密封环36被描绘为仅关于金属化层结构的层中的一些被布置，但该密封环也可以关于所述层中的其它或甚至全部被布置。密封环可以具有5和20 μπι之间、或者7和11 μπι之间的厚度，并且可以包括大约9 μπι的厚度。
[0068]在图7中，指示示出示例性地用于经处理的衬底布置70的不同结构和元件的不同材料。该指示仅是示例性的，其中，可替换地可以使用具有可比较的功能的其它材料。
[0069]图8示出了在绝缘层26已经被布置在由截槽22和槽口24定义的金属化层结构14的表面处和在功能元件18上之后的、经处理的衬底布置70的示意横截面视图。这允许当在分离区24处截断经处理的半导体衬底12时的更好的破裂引导，并且允许由截槽22定义的受保护的管芯蚀刻。钝化层26进一步允许对槽口 25(其侧壁)处的金属化层14和功能元件18的保护。在截槽22处截断经处理的衬底布置可以允许获得根据图6的结构。
[0070]可以同时在截槽22处和槽口 24处布置(生成)钝化层26。这允许在时间和/或成本上的减少的努力，例如，当相比于在槽口 24处布置绝缘层26时的附加努力，当同时在截槽22处沉积钝化层26时在时间上的附加努力可以为零或几乎为零。
[0071]换句话说，集成压力传感器可以使用作为分离技术的隐形切割和传感器区中的薄SiN最终钝化层来制造。隐形切割(SD)可以是有利的分离工艺，因为它可以仅需要窄的截槽，并且因此可以节约晶片面积。另外，可能污染传感器薄膜的切割流体或碎肩可以被防止。上面描述的实施例允许克服BEOL层中的不受控的截断，其可能是许多技术的主要风险，因为它对截槽中的FEOL和BEOL堆叠敏感。
[0072]诸如在传感器工艺中引入的高薄膜应力高密度等离子体(HDP)氧化物的薄膜可以甚至增强SD导致的分层，其可能产出严重产量损失。当执行上面描述的实施例时，可以减少或甚至消除该严重产量损失。上面描述的实施例还允许可以被安装在恶劣环境中的压力感测应用中的传感器的较高鲁棒性。在恶劣环境中，芯片边缘处的标准衬垫和金属密封环可以通过不充分的保护，其中，上面描述的通过钝化层进行的保护可以允许这样的应用。
[0073]在上面描述的实施例中，描述了对用于蚀刻(用于蚀刻截槽和槽口)和用于钝化(截槽和槽口的边缘)的工艺的双重使用。MEMS释放蚀刻可以用于至少部分或甚至完全地移除芯片分离区域(切割道、分离区)中的BEOL绝缘电介质层(IDL)堆叠，并且因此可以更精确地引导破裂线(或在常规锯开情况下锯)，并且因此可以避免不受控的破裂。切割一一独立于所使用的方法一一可以有效地仅变成衬底(经处理的半导体衬底)的分离。
[0074]因此，切割道尺寸可以被减小，这直接转换为产量收益(每晶片的芯片)。
[0075]此外，在MEMS释放蚀刻之后沉积的薄MEMS钝化层将对芯片分离没有影响，但固有地可以密封外部BEOL堆叠，并且因此可以改进管芯蚀刻的介质鲁棒性。特别地，如果需要二碘甲烷鲁棒性，并且如果标准金属密封环(铜)可能不充分地保护芯片，则这对于恶劣环境中的压力感测应用可能变得至关重要。
[0076]用上面描述的实施例可以克服当使用隐形切割时的不受控的破裂。上面描述的实施例使用MEMS释放蚀刻来移除SD区域中的IDL，并且因此提高SD产量。此外，薄MEMS钝化也可以用于对管芯边缘进行密封，并且因此阻止湿气摄入(吸收)和保护环的金属腐蚀。因此，上面描述的实施例可以涉及，针对MEMS领域中的应用的MEMS释放蚀刻和MEMS钝化的组合，以及用于改进的芯片分离产量、MEMS质量和芯片边缘密封的切割道(芯片边缘)。这也可以被视为对MEMS释放蚀刻和钝化的双重使用。
[0077]尽管已在装置的上下文中描述了一些方面，但清楚的是，这些方面也表示对对应方法的描述，其中，块或器件对应于方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中描述的方面也表示对对应装置的对应块或项或特征的描述。
[0078]上面描述的实施例对本发明的原理仅仅是说明性的。应当理解，本文中描述的布置和细节的修改和变化对于本领域技术人员将显而易见。因此，旨在仅由所附的专利权利要求的范围限制，并且不由借助于本文中的实施例的描述和解释而呈现的特定细节限制。
【主权项】
1.方法(100;300)，包括: 提供(I 10)经处理的衬底布置(10; 70)，经处理的衬底布置(10; 70)包括经处理的半导体衬底(12)和在经处理的半导体衬底(12)的主表面(16)上的金属化层结构(14);以及 从金属化层结构(14)的表面向经处理的半导体衬底(12)释放蚀刻(120)，用于在经处理的半导体衬底(12)中的分离区(25)处在金属化层结构(14)中生成截槽(22)，分离区(25)定义经处理的衬底布置(10 ;70)的管芯区(27; 34a-b)与经处理的衬底布置(10; 70)的至少第二区之间的边界。2.根据权利要求1所述的方法，其中，释放蚀刻(120)进一步包括: 释放被布置在经处理的半导体衬底(12)处的功能元件(18)。3.根据权利要求2所述的方法，其中，在释放蚀刻的时间间隔期间，同时执行释放功能元件(18)和蚀刻截槽(22)。4.根据权利要求1到3中任一项所述的方法，其中，分离区(25)包围管芯区(27;34a-b)，并且形成围绕管芯区(27;34a-b)的边界。5.根据权利要求1到4中任一项所述的方法，进一步包括: 在金属化层结构(14)中的槽口( 24)的槽口表面处和在截槽(22)的截槽表面处沉积(130)钝化层(26)，槽口表面至少部分在用于释放功能元件(18)的释放蚀刻(120)期间获得，并且截槽表面至少部分通过生成截槽(22)来获得。6.根据权利要求5所述的方法，其中，沉积(130)钝化层(26)包括，沉积包括氮化硅材料的绝缘体材料。7.根据权利要求5或6所述的方法，其中，钝化层(26)被沉积为使得功能元件(18)和金属化层结构(14)中的槽口(24)的侧壁结构被钝化层(26)覆盖，槽口(24)通过释放功能元件(18)来获得。8.根据权利要求5到7中任一项所述的方法，其中，在沉积(130)的时间间隔期间，钝化层(26)被同时沉积在截槽(22)处和在槽口( 24)处。9.根据权利要求1到8中任一项所述的方法，其中，提供(110)经处理的衬底布置(21)包括: 执行(310)前段制程工艺，用于处理半导体衬底的主表面区，以获得经处理的半导体衬底(12);以及 执行(320)后段制程工艺，用于在经处理的半导体衬底(12)的主表面(16)处创建金属化层结构(14)。10.根据权利要求9所述的方法，进一步包括，在分离区(25)中定义(340)预定截断线(32)。11.根据权利要求10所述的方法，其中，预定截断线(32)由隐形切割工艺定义。12.根据权利要求1到11中任一项所述的方法，进一步包括: 通过在分离区(25)处截断经处理的衬底布置(10； 70)将管芯区(27; 34a-b)与经处理的衬底布置(10;70)的第二区(29)分离(350)。13.方法(200;300)，包括: 提供(220)经处理的衬底布置(10; 70)，经处理的衬底布置(10; 70)包括经处理的半导体衬底(12)和在经处理的半导体衬底(12)的主表面(16)上的金属化层结构(14)，金属化层结构(14)包括截槽(22)，截槽(22)被布置在经处理的半导体衬底(12)中的分离区(25)处在金属化层结构(14)中，分离区(25)定义经处理的衬底布置(10 ;70)的管芯区(27 ;34a-b)与经处理的衬底布置(10;70)的至少第二区(29)之间的边界；以及 在截槽(22 )的截槽表面处沉积(230 )钝化层(26 )。14.根据权利要求13所述的方法，其中，金属化层结构(14)进一步包括槽口(24)，槽口(24)释放被布置在经处理的半导体衬底(12)处的功能元件(18)，所述方法进一步包括: 在槽口( 24 )的槽口表面处沉积(230 )钝化层(26 )。15.根据权利要求14所述的方法，其中，在沉积(230)的时间间隔期间，钝化层(26)被同时沉积在截槽(22)处和在槽口( 24)处。16.根据权利要求13到15中任一项所述的方法，其中，提供经处理的衬底布置(10;70)包括: 从金属化层结构(14)的表面向经处理的半导体衬底(12)释放(210)蚀刻，用于通过生成槽口(24)而释放功能元件(18)，并且用于在分离区(25)处在金属化层结构(14)中生成截槽(22)。17.根据权利要求16所述的方法，其中，在释放蚀刻(210)的时间间隔期间，同时执行释放功能元件(18)和蚀刻截槽(22 )。18.根据权利要求13到17中任一项所述的方法，其中，沉积(230)钝化层(26)包括，沉积包括氮化硅材料的绝缘体材料。19.根据权利要求13到18中任一项所述的方法，其中，钝化层(26)被沉积为使得功能元件(18)和金属化层结构(14)中的槽口( 24)的侧壁结构被钝化层(26)覆盖。20.根据权利要求13到19中任一项所述的方法，其中，提供(220)经处理的半导体衬底(12)包括: 执行(310)前段制程工艺，用于处理半导体衬底的主表面(16)区，以获得经处理的半导体衬底(12);以及 执行(320)后段制程工艺，用于在经处理的半导体衬底(12)的主表面(16)处创建金属化层结构(14)。21.根据权利要求20所述的方法，进一步包括，在分离区(25)中定义(340)预定截断线(32)。22.根据权利要求21所述的方法，其中，预定截断线(32)由隐形切割工艺定义。23.根据权利要求13到22中任一项所述的方法，进一步包括: 通过在分离区(25)处截断经处理的衬底布置(10； 70)将管芯区(27; 34a-b)与经处理的衬底布置(10;70)的第二区(29)分离。24.半导体元件，包括: 经处理的衬底布置(10; 70)，其包括经处理的半导体衬底(12)和金属化层结构(14); 被布置在经处理的衬底布置(10; 70)的外边界(22)处的钝化层(26)。25.根据权利要求24所述的半导体元件，进一步包括: 被布置在经处理的半导体衬底(12 )处的功能元件(18)。26.根据权利要求25所述的半导体元件，其中，功能元件(18)是MEMS传感器、MEMS致动器或MEMS换能器。27.根据权利要求25或26所述的半导体元件，其中，通过金属化层结构(14)中的槽口(24)从金属化层结构(14)释放功能元件(18)，并且其中，钝化层(26)被布置在经处理的衬底布置(10; 70)的外边界处和在槽口(24)的侧壁结构处。28.根据权利要求24到27中任一项所述的半导体元件，其中，钝化层(26)包括绝缘体材料，所述绝缘体材料包括氮化硅材料。29.根据权利要求24到28中任一项所述的半导体元件，其中，经处理的衬底布置(10;70)包括外边界处的截断边缘。
【文档编号】B81C1/00GK105905865SQ201610103116
【公开日】2016年8月31日
【申请日】2016年2月25日
【发明人】C.布雷特豪尔, D.梅因霍尔德
【申请人】英飞凌科技股份有限公司