专利名称：一种具有双导通路径的可控硅器件的制作方法
技术领域：
本发明属于集成电路的静电防护领域，具体涉及一种具有双导通路径的可控硅器 件。
背景技术：
自然界的静电放电(ESD)现象对集成电路的可靠性构成严重的威胁。在工业界， 集成电路产品的失效30%都是由于遭受静电放电现象所引起的，而且越来越小的工艺尺 寸，更薄的栅氧厚度都使得集成电路受到静电放电破坏的几率大大增加。因此，改善集成电 路静电放电防护的可靠性对提高产品的成品率具有不可忽视的作用。静电放电现象的模式通常分为四种HBM(人体放电模式)，匪(机器放电模式)， CDM(组件充电放电模式)以及电场感应模式(FIM)。而最常见也是工业界产品必须通过的 两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而从 另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电 压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同 时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路失效。因 此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防护，对ESD 电流进行泄放。在集成电路的正常工作状态下，静电放电防护器件是处于关闭的状态，不会影响 输入输出引脚上的电位。而在外部静电灌入集成电路而产生瞬间的高电压的时候，这个器 件会开启导通，迅速的排放掉静电电流。在ESD防护的发展过程中，二极管、GGNMOS(栅接地的NMOQ、SCR(可控硅)等器 件通常被作为ESD防护单元。常用的可控硅如图1所示，分P阱与N阱，N阱中有两个注入区，分别是N+注入区 和P+注入区。同样的，在未做N阱的P阱上也有两个注入区，分别是N+注入区与P+注入 区。其中N阱的N+注入区设置在远离N阱与P阱交界一端，N阱的P+注入区设置在靠近N 阱与P阱交界的一端；P阱的P+注入区设置在远离N阱与P阱交界的一端，P阱的N+注入 区设置在靠近N阱与P阱交界的一端。所有的注入区之间使用浅壕沟隔离(Shallow Trench Isolation, STI)。N阱的N+注入区和P+注入区接电学阳极，P阱的N+注入区和P+注入区 接电学阴极。图2是和该SCR结构相对应的电路原理图。当阳极出现ESD信号时，较大的电压 能导致N阱与P阱的PN结雪崩击穿，产生的雪崩电流流过P阱的寄生电阻Rp产生压降，当 这个压降大于寄生NPN三极管的开启电压，NPN寄生三极管开启，同时由于正反馈使PNP寄 生三极管也开启，整个可控硅器件被导通，开始泄放ESD电流，同时将可控硅两端电压钳制 在较低电位。因为可控硅N阱与P阱的浓度都非常低，发生在之间雪崩击穿电压往往非常 高，高于内部所要保护芯片的栅氧击穿电压。因此，该可控硅触发电压较高，对于5V及以下 的工作电压不能有效保护。同时按照电子总是选择最短路径的原则，ESD器件中电子电流会选择最短的导通路径，器件在泄放ESD电流时器件表面的电流密度总是最大的，这样就 存在ESD器件表面与器件内部导通不均勻的问题。
发明内容
本发明提供了一种具有双导通路径的可控硅器件，能够有效地改善基于可控硅的 集成电路ESD防护器件的导通均勻性。一种具有双导通路径的可控硅器件，包括相邻的N阱和P阱，其中，由N阱指向P 阱的方向，在所述N阱和P阱中沿横向依次设有第一 N+注入区、第一浅壕沟隔离、第一 P+ 注入区、第二浅壕沟隔离、第三N+注入区、第四浅壕沟隔离、第二 N+注入区、第三浅壕沟隔 离和第二 P+注入区；所述第三N+注入区设在所述N阱和P阱交界处，所述第三N+注入区 的两端分别跨设于所述N阱和P阱上；所述第一 N+注入区和第一 P+注入区均接入电学阳 极，所述第二 N+注入区和第二 P+注入区均接入电学阴极；所述第三N+注入区则不接任何 电极；在所述第三N+注入区的下方沿纵向还设有一个Pbody区域，所述Pbody区域的两 端分别跨设于所述N阱和P阱上。所述Hx)dy(p型体区)区域的掺杂浓度介于P+注入区与P阱之间，所述P+注入 区包括第一 P+注入区和第二 P+注入区。本发明中，在所述N阱与P阱之间跨设有第三N+注入区和一个Pbody区域；所述 N阱上所述第一 P+注入区靠近所述N阱和P阱的交界处，所述P阱上所述第二 N+注入区靠 近所述N阱和P阱的交界处。本发明的具有双导通路径的可控硅器件，利用在N阱和P阱的交界处设置高浓度 第三N+注入区，增加N阱和P阱之间击穿时的电场强度，以减小击穿电压，从而实现可控硅 触发电压的降低；利用在位于N阱和P阱的交界处的第三N+注入区的下方沿纵向增加一个 Pbody区域，由于Pbody区域的隔离将器件分为表面与体内两部分，实现可控硅表面电流路 径与体内电流路径的分离，从而实现器件表面与体内双导通路径，达到提高器件ESD导通 均勻性的目的。本发明结构简单，电流均勻，器件强壮性好，稳定可靠。相比普通SCR结构电流更多的集中于器件表面，导通均勻性差的缺点，本发明的 具有双导通路径的可控硅器件ESD效率高，鲁棒性好，适用于高压、功率电路的静电放电保 护。
图1为现有技术的可控硅SCR静电放电防护器件的剖面图；图2为图1的等效电路原理图；图3为本发明的具有双导通路径的可控硅器件的剖面图；图4为图3的俯视图。
具体实施例方式下面结合实施例和附图来详细说明本发明，但本发明并不仅限于此。如图3和图4所示，一种具有双导通路径的可控硅器件，包括相邻的N阱32和P阱31，其中，由N阱32指向P阱31的方向，在N阱32和P阱31中沿横向依次设有第一 N+注 入区33、第一浅壕沟隔离38a、第一 P+注入区；34、第二浅壕沟隔离38b、第三N+注入区37、 第四浅壕沟隔离38d、第二 N+注入区35、第三浅壕沟隔离38c和第二 P+注入区36 ；第三N+ 注入区37设在N阱32和P阱31交界处，第三N+注入区37的两端分别跨设于N阱32和 P阱31上；第一 N+注入区33和第一 P+注入区；34均接入电学阳极，第二 N+注入区；35和 第二 P+注入区36均接入电学阴极；第三N+注入区37则不接任何电极；在第三N+注入区 37的下方沿纵向还设有一个Pbody区域39，Pbody区域39的两端分别跨设于N阱32和P 阱31上。 Pbody区域39的掺杂浓度介于P+注入区与P阱31之间，所述P+注入区包括第一 P+注入区34和第二 P+注入区36。上述可控硅器件中，在N阱32与P阱31之间跨设第三N+注入区37与一个Pbody 区域39，N阱32上第一 P+注入区；34靠近N阱32和P阱31的交界处；P阱31上第二 N+ 注入区35靠近N阱32和P阱31的交界处。上述可控硅器件中，P阱、N阱、N+、P+注入区、Pbody区域结构，可采用现有的 BiCMOS集成电路制造工艺实现。第一 N+注入区33和第一 P+注入区34用金属线相连接作为电学阳极。第二 N+ 注入区35和第二 P+注入区36用金属线相连接作为电学阴极。当阳极出现ESD信号时，较 大的电压能导致N阱与P阱的PN结雪崩击穿，产生的雪崩电流流过P阱的寄生电阻Rp产 生压降，当这个压降大于寄生NPN三极管的开启电压，NPN寄生三极管开启，同时由于正反 馈使PNP寄生三极管也开启，整个可控硅器件被导通，开始泄放ESD电流，同时将可控硅两 端电压钳制在较低电位。上述可控硅器件中，在N阱32和P阱31的交界处增加了第三N+注入区37，第三 N+注入区37的两端跨设在N阱32和P阱31上，分别与第二浅壕沟隔离38b和第四浅壕 沟隔离38d相连，因此上述可控硅器件可在较低电压下开启。由于N阱32和P阱31的掺 杂浓度都非常低，发生在N阱32和P阱31之间的雪崩击穿电压非常高，高于内部所要保护 芯片的栅氧击穿电压，而在N阱32和P阱31的交界处增加第三N+注入区37后，高掺杂浓 度第三N+注入区37的加入，增加了 N阱32和P阱31之间击穿时的电场强度，减小了击穿 电压，从而实现触发电压的降低。上述可控硅器件中，在N阱32和P阱31的交界处还增加 了一个Pbody区域39，位于第三N+注入区37的下方，将器件的表面与体内区域分隔开来， 在Pbody区域39的下方形成另外一条导通路径。这样整个可控硅器件就具有了表面与体 内两条导通路径，器件导通均勻性大大改善。
权利要求
1.一种具有双导通路径的可控硅器件，包括相邻的N阱(32)和P阱(31)，其特征在于由N阱(32)指向P阱(31)的方向，在所述N阱(32)和P阱(31)中沿横向依次设有 第一 N+注入区(33)、第一浅壕沟隔离(38a)、第一 P+注入区(34)、第二浅壕沟隔离(38b)、 第三N+注入区(37)、第四浅壕沟隔离(38d)、第二 N+注入区(35)、第三浅壕沟隔离(38c) 和第二 P+注入区(36)；所述第三N+注入区(37)设在所述N阱(32)和P阱(31)交界处， 所述第三N+注入区(37)的两端分别跨设于所述N阱(32)和P阱(31)上；所述第一 N+注 入区(3 和第一 P+注入区(34)均接入电学阳极，所述第二 N+注入区(3 和第二 P+注 入区(36)均接入电学阴极；所述第三N+注入区(37)则不接任何电极；在所述第三N+注入区(37)的下方沿纵向还设有一个Hx)dy区域(39)，所述Hbody区 域(39)的两端分别跨设于所述N阱(32)和P阱(31)上。
2.如权利要求1所述的具有双导通路径的可控硅器件，其特征在于所述Hbody区域 的掺杂浓度介于P+注入区与P阱(31)之间，所述P+注入区包括第一 P+注入区(34)和第 二 P+注入区(36)。
全文摘要
本发明公开了一种具有双导通路径的可控硅器件，包括P阱和N阱，在N阱与P阱之间跨设有一个N+注入区和一个Pbody区域。利用在N阱与P阱间跨接的N+注入区，实现可控硅触发电压的降低；通过N阱与P阱交界处的Pbody区域，实现可控硅表面电流路径与体内电流路径的分离。相比普通SCR结构电流更多的集中于器件表面，导通均匀性差的缺点，本发明的具有双导通路径的可控硅器件，结构简单、导通均匀性好、ESD效率高、鲁棒性好，适用于高压、功率电路的静电放电保护。
文档编号H01L29/747GK102148242SQ20101061600
公开日2011年8月10日 申请日期2010年12月30日 优先权日2010年12月30日
发明者吴健, 宋波, 李明亮, 苗萌, 董树荣, 郑剑锋, 韩雁, 马飞 申请人:浙江大学