专利名称：采用共享浮置扩散区的图像传感器像素结构的制作方法
技术领域：
本发明涉及半导体结构，且更特定而言，涉及包括采用共享浮置扩散区的图像传感器像素的半导体结构、操作该半导体结构的方法，及一种用于该半导体结构的设计结构。
背景技术：
图像传感器将视觉图像转换成可表示为图像的数字数据。图像传感器包括像素阵列，该像素为用于将视觉图像转换成数字数据的单元器件。数字相机和光学成像器件使用图像传感器。图像传感器包括电荷耦合器件(CCD)传感器或互补金属氧化物半导体(CMOS) 传感器。尽管CMOS图像传感器与CXD相比较开发得较晚，但CMOS图像传感器与CXD相比较提供较低功率消耗、较小尺寸及较快数据处理的优点，以及提供不能在CCD中得到的直接数字输出。此外，由于可使用许多标准半导体制造工艺来制造CMOS图像传感器，故CMOS 图像传感器与CXD相比较具有较低制造成本。出于这些原因，CMOS图像传感器的商业使用近年来已持续稳定地增加。图像传感器的像素的关键性能量度为自光电二极管至衬底中的电接地或至邻近半导体器件的漏电流的水平。此漏电流被认为与光电二极管的周边的长度(即，光电二极管与浅沟槽隔离结构之间的界面的长度)成比例。图像传感器的像素的另一关键性能量度为在衬底的表面上的半导体器件的密度。 特定而言，出于在半导体处理期间维持均勻图形因子(patternfactor)的目的而采用占据一面积的虚设器件的设计不能充分地利用半导体衬底的所有可用面积。图像传感器的像素的又一关键性能量度为金属布线的密度，且特别地，最接近于光电二极管的第一级金属布线的密度，该第一级金属布线阻挡入射至光电二极管上的光。 一般而言，金属布线所占据的面积愈小，则光自在半导体衬底上方的介电层的顶表面至光电二极管的透射越多，且因此，光电二极管的效率越大。
发明内容
在本发明的实施例中，一种用于图像传感器的像素结构包括半导体材料部分，该半导体材料部分具有共平面且连续的半导体表面且包括四个光电二极管、四个沟道区域及共同浮置扩散区域。该四个沟道区域中的每一者直接接合至该四个光电二极管中的一者及该共同浮置扩散区域。该四个光电二极管位于采用穿过该共同浮置扩散区域内的点的一垂直线作为中心轴线而限定的四个不同象限内。该共同浮置扩散区域、重设门晶体管、源极跟随器晶体管及行选择晶体管位于采用穿过该电二极管中的一者内的点的垂直线作为轴线而限定的四个不同象限内。第一连续金属布线结构上覆于该共同浮置扩散区域的一部分、 该重设门晶体管的一源极区域及该源极跟随器晶体管的栅极电极。第二连续金属布线结构上覆于该源极跟随器晶体管的源极区域及该行选择晶体管的漏极区域。与先前技术的像素结构相比较，该像素结构提供该四个光电二极管与该浅沟槽隔离区域之间的减小的边界长度、像素面积针对半导体器件的高效使用及减小的金属布线面积。根据本发明的方面，提供一种图像传感器像素结构，其包括半导体衬底，该半导体衬底包括浅沟槽隔离结构及半导体材料部分，其中该浅沟槽隔离结构横向包围该半导体材料部分，该半导体材料部分具有连续半导体表面且包括四个光电二极管、四个沟道区域及共同浮置扩散区域，该连续半导体表面在整个该半导体材料部分之上延伸，该四个沟道区域中的每一者直接接合至该四个光电二极管中的一者及该共同浮置扩散区域，该四个光电二极管位于采用穿过该共同浮置扩散区域内的第一点的第一垂直线作为中心轴线而限定的四个不同象限内，且该第一垂直线垂直于该连续半导体表面。根据本发明的另一方面，提供一种操作体现于半导体结构中的半导体电路的方法。该方法包括提供包括上文所描述的图像传感器像素的半导体结构；在该四个光电二极管当中的第一光电二极管中产生电荷；及将电荷自该第一光电二极管转移至该共同浮置扩散区域，而该四个光电二极管当中的第二光电二极管、第三光电二极管及第四光电二极管与该共同浮置扩散区域电隔离。根据本发明的又一方面，提供一种体现设计结构的机器可读储存介质。该设计结构包括表示浅沟槽隔离结构的第一数据及表示半导体材料部分的第二数据，其中该第二数据包括表示四个光电二极管的第三数据、表示四个沟道区域的第四数据及表示共同浮置扩散区域的第五数据，其中该半导体材料部分被该浅沟槽隔离结构横向包围且具有在整个该半导体材料部分之上延伸的连续半导体表面，该四个沟道区域中的每一者直接接合至该四个光电二极管中的一者和该共同浮置扩散区域，该四个光电二极管位于穿过该共同浮置扩散区域内的第一点的第一垂直线作为中心轴线而限定的四个不同象限内，且该第一垂直线垂直于该连续半导体表面。
图1为根据本发明的实施例的例示性像素阵列结构的透视自顶向下视图，其中单元基元U以二维阵列加以重复；图2为根据本发明的实施例的图1的透视自顶向下视图，其中示出采用穿过共同浮置扩散区域内的第一点01的第一垂直线作为中心轴线而限定的四个象限，以及采用穿过第一光电二极管内的第二点02的第二垂直线作为中心轴线而限定的四个象限；图3为根据本发明的实施例的例示性像素阵列结构的自顶向下视图，其中已出于清晰起见而移除在半导体衬底8的顶表面上方的所有结构；图4为根据本发明的实施例的图1至图3的例示性像素阵列结构沿着垂直平面 X-X'的垂直横截面图；图5为根据本发明的实施例的例示性像素阵列结构的单元基元U的电路示意图； 以及图6为根据本发明的实施例的在半导体电路的半导体设计和制造中所使用的设计处理的流程图。
具体实施例方式如上文所叙述，本发明涉及包括采用共享浮置扩散的图像传感器像素的半导体结构、操作该半导体结构的方法，以及一种用于该半导体结构的设计结构，现通过附图而对其进行详细地描述。应注意，本文中所提及和附图中所说明的相似和相应组件由相似参考数字指代。如本文中所限定，“图像传感器像素”指代从入射光信号产生电信号的图像传感器的单元组件。如本文中所限定，“图像传感器像素结构”为包括至少一个图像传感器像素和可选地包括操纵来自该至少一个图像传感器像素中的任一个的电信号的器件的物理结构。如本文中所限定，象限指代在三维笛卡尔(Cartesian)坐标中针对χ坐标具有相同符号且针对y坐标具有相同符号的所有点的集合。如本文中所限定，第一象限指代在三维笛卡尔坐标系统中具有正χ坐标和正y坐标的所有点的集合。如本文中所限定，第二象限指代在三维笛卡尔坐标系统中具有负χ坐标和正y坐标的所有点的集合。如本文中所限定，第三象限指代在三维笛卡尔坐标系统中具有负χ坐标和负y坐标的所有点的集合。如本文中所限定，第四象限指代在三维笛卡尔坐标系统中具有正χ坐标和负y坐标的所有点的集合。参看图1至图4，示出根据本发明的实施例的例示性像素阵列结构。图1和图2为透视自顶向下视图，其中未示出第一光学透明介电层80和第二光学透明介电层90。在图 1和图2中，以虚线示出处于栅极层的结构，且以实线示出处于第一金属布线层的结构和处于接触过孔层的结构。图3为例示性像素阵列结构的自顶向下视图，其中已出于清晰起见而移除在半导体衬底8的顶表面上方的所有结构。图4为例示性像素阵列结构沿着图1至图3中的平面X-X'的垂直横截面图。例示性像素阵列结构包括位于半导体衬底8上的单元基元U的二维阵列。单元基元U为图像传感器像素结构，S卩，包括四个图像传感器像素和操纵来自该四个图像传感器像素的电信号的器件的物理结构。半导体衬底8包括半导体材料层30及浅沟槽隔离结构 20，浅沟槽隔离结构20自半导体材料层30的顶表面延伸至半导体衬底8中的一深度。半导体材料层30包括半导体材料，该半导体材料可选自(但不限于)硅、锗、硅锗合金、硅碳合金、硅锗碳合金、砷化镓、砷化铟、磷化铟、第III族至第V族化合物半导体材料、第II族至第VI族化合物半导体材料、有机半导体材料及其它化合物半导体材料。优选地，整个半导体材料层30为单晶半导体材料。举例而言，整个半导体材料层30可为单晶含硅材料。浅沟槽隔离结构20包括介电材料，诸如，氧化硅、氮化硅、氧氮化硅，或其组合。通常，浅沟槽隔离结构20横向地延伸跨越例示性像素阵列结构的整个面积且横向地包围多个半导体材料部分。在单元基元U内，举例而言，浅沟槽隔离结构20横向地包围第一半导体材料部分、第二半导体材料部分34、第三半导体材料部分36及第四半导体材料部分38， 其皆为半导体材料层30的部分。第一半导体材料部分包括第一光电二极管30A、第二光电二极管30B、第三光电二极管30C、第四光电二极管30D、下伏于第一栅极叠层40A的第一沟道区域31A、下伏于第二栅极叠层40B的第二沟道区域31B、下伏于第三栅极叠层40C的第三沟道区域31C、下伏于第四栅极叠层40D的第四沟道区域31D，以及共同浮置扩散区域32。第一半导体材料部分(30A、30B、30C、30D、31A、31B、31C、31D、32)具有连续且共平面的半导体表面，该连续且共平面的半导体表面为半导体衬底8的顶表面的一部分。第一半导体材料部分(30A、30B、 30C、30D、31A、31B、31C、31D、32)的连续且共平面的半导体表面在整个第一半导体材料部分 (30A、30B、30C、30D、31A、31B、31C、31D、32)之上延伸。换言之，第一半导体材料部分(30A、 30B、30C、30D、31A、31B、31C、31D、32)的整个顶表面位于同一水平平面内，且在与浅沟槽隔离结构20的界面处的第一半导体材料部分(30A、30B、30C、30D、31A、31B、31C、31D、32)的侧壁与第一半导体材料部分(30A、30B、30C、30D、31A、31B、31C、31D、32)的连续且共平面的半导体表面的周边垂直地重合(coincident)。整个第一半导体材料部分(30A、30B、30C、30D、 31A、31B、31C、31D、32)是连续的，且具有横向接触浅沟槽隔离结构而无不连续性的周边。四个沟道区域(31A、31B、31C、31D)中的每一者直接接合至四个光电二极管(30A、 30B、30C、30D)中的一者和共同浮置扩散区域32。具体而言，第一沟道区域31A直接接合至第一光电二极管30A和共同浮置扩散区域32，第二沟道区域31B直接接合至第二光电二极管30B和共同浮置扩散区域32，第三沟道区域31C直接接合至第三光电二极管30C和共同浮置扩散区域32，且第四沟道区域31D直接接合至第四光电二极管30D和共同浮置扩散区域32。第一半导体材料部分(30A、30B、30C、30D、31A、31B、31C、31D、32)、第二半导体材料
部分34、第三半导体材料部分36及第四半导体材料部分38中的每一者不直接接触任何其它半导体部分，且通过浅沟槽隔离区域20而与任何其它半导体部分横向地分离。单元基元U中的四个光电二极管(30A、30B、30C、30D)中的每一者位于四个不同象限内，该四个不同象限系采用穿过共同浮置扩散区域32内的第一点01的第一垂直线作为中心轴线而限定。第一垂直线垂直于第一半导体材料部分(30A、30B、30C、30D、31A、31B、 31C、31D、32)的连续半导体表面，该连续半导体表面为半导体衬底8的顶表面的一部分。第一点01可位于第一半导体材料部分(30A、30B、30C、30D、31A、31B、31C、31D、32)的连续表面上。举例而言，第一光电二极管30A可位于使用第一点01作为原点的第一三维笛卡尔坐标系统的第三象限3Q_01中，第二光电二极管30B可位于第一三维笛卡尔坐标系统的第一象限1Q_01中，第三光电二极管30C可位于第一三维笛卡尔坐标系统的第二象限2Q_01 中，且第四光电二极管30D可位于第一三维笛卡尔坐标系统的第四象限4Q_01中。第一三维坐标系统的χ轴被标记为xl，且第一三维坐标系统的y轴被标记为yl。优选地，四个光电二极管(30A、30B、30C、30D)中的每一者具有接近于凸多边形或圆形以最小化与浅沟槽隔离结构20的界面面积的水平横截面面积。四个光电二极管(30A、30B、30C、30D)中的每一者为p_n结光电二极管，其包括第一导电型半导体区域130与第二导电型电荷收集阱230的垂直叠层。第二导电型电荷收集阱230直接位于光电二极管(30A、30B、30C或30D)的顶表面下方，且上覆于第一导电型半导体区域130。第二导电型系与第一导电型相反。举例而言，若第一导电型为ρ型，则第二导电型为η型，且反之亦然。第一导电型半导体区域130与第二导电型电荷收集阱230共同地构成产生电子-空穴对的光电二极管(30A、30B、30C或30D)。在第二导电型电荷收集阱230中与入射至光电二极管(30A、30B、30C或30D)中的光子的量成比例地收集第二导电型的电荷载流子。在第一导电型为P型且第二导电型为η型的状况下，在第二导电型电荷收集阱230中收集电子。在第一导电型为η型且第二导电型为ρ型的状况下，在第二导电型电荷收集阱230中收集空穴。若入射于光电二极管(30A、30B、30C或30D)上的光子与光电二极管(30A、30B、30C或30D)中的半导体材料相互作用，则光子产生电子-空穴对。引发电子_空穴对产生的光子的能量视半导体材料层30中的半导体材料的类型而定。举例而言，用于电子_空穴对的光产生的光子的波长范围分别为对于硅为自190纳米至1，100 纳米、对于锗为自400纳米至1，700纳米，及对于砷化铟镓为自800纳米至2，600纳米。若在光电二极管(30A、30B、30C或30D)的耗尽区域内产生电子-空穴对，则电荷载流子(空穴及电子)归因于在光产生程序期间赋予至电荷载流子的动能而漂离。若少数载流子(在第二导电型电荷收集区中第一导电型的电荷载流子，或在第一导电型半导体区域13032中第二导电型的电荷载流子)通过漂移而进入耗尽区域中，则光电二极管(30A、 30B、30C或30D)的耗尽区域所固有的电场跨越p_n结扫斥该载流子，该载流子接着在穿越该p-n结且产生光电流(若电路闭合)后随即变成多数载流子(即，在第一导电型半导体区域130中第一导电型的电荷载流子，或在第二导电型电荷收集阱230中第二导电型的电荷载流子)，或累积电荷。特定而言，若载流子为第二导电型的载流子，则载流子累积于第二导电型电荷收集阱230中。累积于第二导电型电荷收集阱230中的电荷的量系与入射光子的数目成近线性关系(假定光子具有相同能量分布)。若少数载流子与多数载流子在进入耗尽区域之前在光电二极管内复合，则少数载流子经由复合而「丢失」，且不会导致电流或电荷累积。例示性图像传感器像素结构亦包括用以控制电荷自四个光电二极管(30A、30B、 30C、30D)至共同浮置漏极区域32的转移的传输门晶体管。四个第二导电型电荷收集阱 230、四个沟道区域(31A、31B、31C、31D)、共同浮置扩散区域32及四个栅极叠层(40A、40B、 40C、40D)构成四个传输门晶体管。第一栅极叠层40A为第一栅极电介质39A与第一栅极电极41A的垂直叠层，第二栅极叠层40B为第二栅极电介质39B与第二栅极电极41B的垂直叠层，第三栅极叠层40C为第三栅极电介质(未图示)与第三栅极电介质(未图标)的垂直叠层，第四栅极叠层40D为第四栅极电介质(未图示)与第四栅极电介质(未图标)的垂直叠层。第一栅极电极41A通过第一栅极接触过孔50A接触，该过孔50A接触第一栅极金属线60A的底表面。第二栅极电极41B通过第二栅极接触过孔50B接触，过孔50B接触第二栅极金属线60B的底表面。第三栅极电极(40C的部分，未被单独标记)通过第三栅极接触过孔50C接触，过孔50C接触第三栅极金属线60C的底表面。第四栅极电极(40D的部分， 未被单独标记)通过第四栅极接触过孔50D接触，过孔50D接触第四栅极金属线60D的底表面。栅极电极中的每一者彼此电隔离。第一栅极叠层40A、第一沟道区域31A、第一光电二极管30A内的第二导电型电荷收集阱230及共同浮置漏极区域32构成第一传输门晶体管(40A、31A、230、32)。第二栅极叠层40B、第二沟道区域31B、第二光电二极管30B内的第二导电型电荷收集阱230及共同浮置漏极区域32构成第二传输门晶体管(40B、31B、230、32)。第三栅极叠层40C、第三沟道区域31C、第三光电二极管30C内的第二导电型电荷收集阱230及共同浮置漏极区域32构成第三传输门晶体管(40C、31C、230、32)。第四栅极叠层40D、第四沟道区域31D、第四光电二极管30D内的第二导电型电荷收集阱230及共同浮置漏极区域32构成第四传输门晶体管(40D、31D、230、32)。四个栅极叠层(40A、40B、40C、40D)上覆于四个沟道区域(31A、31B、31C、31D)。四个光电二极管(30A、30B、30C、30D)、四个沟道区域(31A、31B、31C、31D)、共同浮置扩散区域 32及四个栅极叠层(40A、40B、40C、40D)构成并联连接于共同浮置扩散区域32与电接地之间的四个传输门晶体管。共同浮置扩散区域32构成在四个传输门晶体管之间所共享的共同漏极。优选地，四个栅极叠层(40A、40B、40C、40D)中的四个栅极电极中的每一者未电阻性地连接至四个栅极叠层(40A、40B、40C、40D)中的四个栅极电极中的任何其它者。换言之，四个栅极叠层(40A、40B、40C、40D)中的每一栅极电极为未直接连接至四个栅极叠层 (40A、40B、40C、40D)中的任何其它栅极电极的独立电节点。每一传输门晶体管与光电二极管(30A、30B、30C或30D)整体地形成，使得包含掺杂第二导电型半导体材料的第二导电型电荷收集阱230亦为传输门晶体管的源极。当光子入射于光电二极管(30A、30B、30C或30D)上时，第二导电型的电荷载流子(即，在第二导电型为η型时为电子，或在第二导电型为ρ型时为空穴)累积于第二导电型电荷收集区中。当开启传输门晶体管时，第二导电型电荷收集区中的电荷载流子转移至浮置漏极40中，浮置漏极40为电荷收集阱230且将来自光电二极管(30A、30B、30C或30D)的电荷储存为数据， 直至读取电路检测到储存电荷的量为止。因此，当开启传输门晶体管时，第二导电型电荷收集区充当传输门晶体管的源极。单元基元U中的图像传感器像素结构包括位于半导体衬底8上的重设门晶体管 RG、源极跟随器晶体管SF及行选择晶体管RS。重设门晶体管RG的源极及漏极区域以及沟道位于第二半导体材料部分34中。源极跟随器晶体管SF的源极及漏极区域以及沟道位于第三半导体材料部分36中。行选择晶体管RS的源极及漏极区域以及沟道位于第四半导体材料部分38中。共同浮置扩散区域32、重设门晶体管RG、源极跟随器晶体管SF及行选择晶体管 RS位于四个不同象限内，该四个不同象限为采用穿过四个光电二极管中的一者内的第二点 02的第二垂直线作为中心轴线而限定。第二垂直线垂直于第一半导体材料部分(30A、30B、 30C、30D、31A、31B、31C、31D、32)的连续半导体表面，该连续半导体表面为半导体衬底8的顶表面的一部分。第二点02可位于第一半导体材料部分(30A、30B、30C、30D、31A、31B、31C、 31D、32)的连续表面上。具体而言，共同浮置扩散区域32可位于使用第二点02作为原点的第二三维笛卡尔坐标系统的第一象限1Q_02中，重设门晶体管RG可位于第二三维笛卡尔坐标系统的第二象限2Q_02中，源极跟随器晶体管SF可位于第二三维笛卡尔坐标系统的第三象限3Q_02 中，且行选择晶体管RS可位于第二三维笛卡尔坐标系统的第四象限4Q_02中。第二三维坐标系统的χ轴被标记为x2，且第二三维坐标系统的y轴被标记为y2。优选地，共同浮置扩散区域32、重设门晶体管RG、源极跟随器晶体管SF及行选择晶体管RS在顺时针方向上或在逆时针方向上围绕四个光电二极管(30A、30B、30C或30D) 中的一者设置。因此，使用第二垂直线加以限定且包括共同浮置扩散区域32的象限(例如， 第二三维笛卡尔坐标系统的第一象限1Q_02)经定位成紧邻使用第二垂直线加以限定且包括重设门晶体管RG的象限(例如，第二三维笛卡尔坐标系统的第二象限2Q_02)，且经定位成紧邻使用第二垂直线加以限定且包括行选择晶体管RS的另一象限(例如，第二三维笛卡尔坐标系统的第四象限4Q_02)。单元基元U中的图像传感器像素结构亦包括嵌有连续金属布线结构的第一光学透明介电层80的上覆部分，该连续金属布线结构在共同浮置扩散区域32、重设门晶体管 RG、源极跟随器晶体管SF与行选择晶体管RS之间提供电阻性电连接。优选地，连续金属布线结构不上覆于四个光电二极管(30A、30B、30C、30D)中的任一者，以便最大化在该四个光电二极管上的光透射。包括第二光学透明介电层90的至少另一光学透明介电层可上覆于第一光学透明介电层80。第一光学透明介电层和第二光学透明介电层(80、90)包括在四个光学二极管(30A、30B、30C、30D)经设计以进行检测的波长范围内光学透明的材料。举例而言，第一光学透明介电层及第二光学透明介电层(80、90)可为氧化硅层。单元基元U中的图像传感器像素结构包括上覆于共同浮置扩散区域32的一部分、 重设门晶体管RG的源极区域及源极跟随器晶体管SF的栅极电极46的第一连续金属布线结构62。第一接触过孔52在共同浮置扩散区域32、重设门晶体管RG的源极区域与源极跟随器晶体管SF的栅极电极46之间提供电阻性电连接。第一接触过孔52中的每一者垂直地接触第一连续金属布线结构62以及共同浮置扩散区域32、重设门晶体管RG的源极区域和源极跟随器晶体管SF的栅极电极46中的一者。单元基元U中的图像传感器像素结构进一步包括上覆于源极跟随器晶体管SF的源极区域和行选择晶体管RS的漏极区域的第二连续金属布线结构63。第二接触过孔53在源极跟随器晶体管SF的源极区域与行选择晶体管RS的漏极区域之间提供电阻性电连接。 第二接触过孔53中的每一者垂直地接触第二连续金属布线结构63以及源极跟随器晶体管 SF的源极区域及行选择晶体管RS的漏极区域中的一者。其它连续金属布线结构64及附加接触过孔54在重设门晶体管RG的漏极区域与源极跟随器晶体管SF的漏极区域之间提供电阻性电连接。重设门晶体管RG的漏极区域及源极跟随器晶体管SF的漏极区域可连接至电源节点。其它连续金属布线结构64及附加接触过孔54亦可用以向重设门晶体管GS的栅极电极44提供电连接，栅极电极44为重设该重设门晶体管GS的输入节点。另外，其它连续金属布线结构64及附加接触过孔54亦可用以向行选择晶体管RS的栅极电极48及重设门晶体管RG的源极区域提供电连接，栅极电极 48及该源极区域为单元基元U中的图像传感器像素结构的输出节点。参看图5，说明根据本发明的实施例的图1至图4中的例示性像素阵列结构的单元基元U的电路示意图。电路示意图包括四个光电二极管(PD1、PD2、PD3、PD4)、四个传输门晶体管(TGI、TG2、TG3、TG4)、重设门晶体管RG、源极跟随器晶体管SF以及行选择晶体管RS。光电二极管(PD1、PD2、PD3、PD4)中的每一者的一个末端接地，而光电二极管(PD1、 PD2、PD3、PD4)中的每一者的另一末端直接连接至传输门晶体管(TGI、TG2、TG3、TG4)的源极。传输门晶体管(TG1、TG2、TG3、TG4)的共同漏极为浮置扩散节点FD，其在关断传输门晶体管(TGI、TG2、TG3、TG4)及重设门晶体管RG时电浮置。浮置扩散节点FD直接连接至重设门晶体管RG的源极(其在本文中被称作重设门晶体管源极)，且直接连接至源极跟随器晶体管SF的栅极(其在本文中被称作源极跟随器晶体管栅极)。四个光电二极管(PDl、PD2、PD3、PD4)中的每一者分别物理地实施为例示性像素阵列结构的单元基元U中的四个光电二极管(30A、30B、30C、30D)中的一者。四个传输门晶体管(TG1、TG2、TG3、TG4)中的每一者实施为包括例示性像素阵列结构的单元基元U中的四个栅极叠层(40A、40B、40C、40D)中的一者的传输门晶体管。浮置扩散节点FD实施为例示性像素阵列结构的单元基元U中的共同浮置漏极32。图5中的重设门晶体管RG、源极跟随器晶体管SF及行选择晶体管RS中的每一者分别实施为图1至图3中的重设门晶体管RG、 源极跟随器晶体管SF及行选择晶体管RS。源极跟随器晶体管SF的源极直接连接至行选择晶体管RS的漏极(其在本文中被称作行选择晶体管漏极)。行选择晶体管RS的源极(其在本文中被称作行选择晶体管源极)为“数据输出(data out)”节点，或图像传感器像素的输出所在的节点。重设门晶体管RG的漏极(其在本文中被称作重设门晶体管漏极)直接连接至通常为正电压的系统电源电压Vdd。另外，源极跟随器晶体管SF的漏极(其在本文中被称作源极跟随器晶体管漏极)亦直接连接至系统电源电压Vdd。系统电源电压Vdd在本文中指代用于在正常操作模式中操作包括图像传感器像素的一般半导体电路的电源电压。在操作通过电路示意图表示的电路期间，在图1至图4中例示性像素阵列结构的单元基元U中的四个光电二极管(30A、30B、30C、30D)当中的至少一个光电二极管中产生电荷。通过开启四个传输门晶体管(TG1、TG2、TG3、TG4)中的一者将电荷自光电二极管(30A、 30B、30C、30D)中的一者转移至共同浮置扩散区域32，而四个传输门晶体管(TG1、TG2、TG3、 TG4)中的剩余三者通过保持关断而与共同浮置扩散区域32电隔离。可对四个光电二极管(30A、30B、30C、30D)中的剩余三者及四个传输门晶体管 (TG1、TG2、TG3、TG4)中的剩余三者执行相同操作。具体而言，可在四个光电二极管(30A、 30B、30C、30D)中的剩余三者中的每一者中产生电荷，且可将该电荷自四个光电二极管 (30A、30B、30C、30D)中的剩余三者中的每一者依序转移至共同浮置扩散区域32。四个光电二极管中的三者系通过在至共同浮置扩散区域32中的每一电荷转移期间使三个相应传输门晶体管保持关断而电隔离。典型地，在电荷至共同浮置扩散区域32中的每一转移之前开启和关断重设门晶体管RG，以排空或重设共同浮置扩散区域32中的电荷。在电荷至共同浮置扩散区域32中的每一转移之后，确定行选择晶体管RS的源极区域处的电压水平，该电压水平为该电路的输出，其表示在四个光电二极管(30A、30B、30C、30D)中的一者中所产生的电荷的量。可以阵列配置来使用该电路以形成俘获图像的图像传感器阵列。此图像传感器阵列可用于包括数字相机的任何光学成像器件、红外线成像器件或紫外线成像器件中。通常， 图像传感器的阵列的操作包括曝光序列及读出序列。图5示出根据本发明的例示性设计流程900的方块图，设计流程900用于(例如) 半导体电路的半导体设计及制造中。设计流程900可视所设计的集成电路(IC)的类型而变化。举例而言，用于建置特殊应用集成电路(ASIC)的设计流程可不同于用于设计标准集成电路组件的设计流程。设计结构920较佳为至设计程序910的输入且可来自智能财产(IP) 提供者、核心开发者或设计公司，或可由设计流程的操作者产生，或可来自其它来源。设计结构920包含如在图1至图5中的任一者中以示意图或硬件描述语言(HDL ； 例如，Verilog、VHDL、C，等等)的形式所示出的本发明的实施例。在一个或多个机器可读介质上可含有设计结构920。举例而言，设计结构920可为图1至图5所示的本发明的实施例的文本文件或图形表示。可提供一种体现设计结构的机器可读储存介质。举例而言，该设计结构可包括表示浅沟槽隔离结构的第一数据，及表示半导体材料部分的第二数据。该第二数据可包括表示四个光电二极管的第三数据、表示四个沟道区域的第四数据，及表示共同浮置扩散区域的第五数据。该设计结构可进一步包括表示位于半导体衬底上的一重设门晶体管的第六数据；表示位于该半导体衬底上的源极跟随器晶体管的第七数据；表示位于该半导体衬底上的行选择晶体管的第八数据；表示上覆于该共同浮置扩散区域的一部分、该重设门晶体管的源极区域及该源极跟随器晶体管的栅极电极的第一连续金属布线结构的第九数据；表示上覆于该源极跟随器晶体管的源极区域及该行选择晶体管的漏极区域的第二连续金属布线结构的第十数据；表示上覆于该四个沟道区域中的每一者的四个栅极叠层的第十一数据。通过该等数据中的每一者表示的物理结构可为上文所描述的物理结构。设计处理910优选地将图1至图5所示的本发明的一实施例综合成(或转译)成网络表(netliSt)980，其中网络表980为(例如)导线、晶体管、逻辑门、控制电路、I/O、模型等等的清单，其描述至集成电路设计中的其它组件及电路的连接，且其记录于至少一机器可读介质上。举例而言，该介质可为CD、压缩闪存(compact flash)、其它闪存、待经由因特网发送的数据封包，或其它网络连接合适构件。该综合可为迭代处理，其中视电路的设计规格及参数而将网络表980再综合一次或多次。设计处理910可包括使用各种输入；例如，来自库组件930 (其可容纳用于给定制造技术(例如，诸如32纳米、45纳米及90纳米的不同技术节点，等等)的常用组件、电路及器件(包括模块、布局及符号表示)的集合)、设计规格940、特征数据950、验证数据960、 设计规则970及测试数据文件985 (其可包括(例如)诸如时序分析、验证、设计规则检查、 置放与布线操作等等的标准电路设计程序)的输入。一般熟习集成电路设计技术者可了解在设计处理910中所使用的可能电子设计自动化工具及应用的范围，而不偏离本发明的范畴及精神。本发明的设计结构不限于任何特定设计流程。设计处理910优选地将图1至图5所示的本发明的实施例连同任何附加集成电路设计或数据(若适用)转译成第二设计结构990。设计结构990以用于交换集成电路的布局数据的数据格式及/或符号数据格式(例如，以GDSII (GDS2)、GL1、0ASIS、图文件或用于储存此等设计结构的任何其它合适格式加以储存的信息)驻存于储存介质上。设计结构990 可包含诸如符号数据、图文件、测试数据文件、设计内容文件、制造数据、布局参数、导线、金属层、过孔、形状、用于通过制造线进行布线的数据及半导体制造者生产图1至图5所示的本发明的实施例中的一者所需要的任何其它数据的信息。设计处理990可接着进行至阶段 995，其中(例如)设计结构990进行流片(tape-out)、发布给制造厂、发布给掩模制作厂、 发送给另一设计制作厂、发送回给客户，等等。尽管已在特定实施例方面描述本发明，但鉴于上述描述很明显看出，众多替代例、 修改及变化对于熟习此项技术者将显而易见的。因此，本发明意欲涵盖属于本发明及以下申请专利范围的范畴和精神的所有此等替代例、修改及变化。
权利要求
1.一种图像传感器像素结构，其包括半导体衬底，所述半导体衬底包括浅沟槽隔离结构和半导体材料部分，其中所述浅沟槽隔离结构横向包围所述半导体材料部分，所述半导体材料部分具有连续半导体表面且包括四个光电二极管、四个沟道区域以及共同浮置扩散区域，所述连续半导体表面在整个所述半导体材料部分至少延伸，所述四个沟道区域中的每一者直接接合至所述四个光电二极管中的一者和所述共同浮置扩散区域。
2.根据权利要求1的图像传感器像素结构，其中所述四个光电二极管位于采用穿过所述共同浮置扩散区域内的第一点的第一垂直线作为中心轴线而限定的四个不同象限内，且所述第一垂直线垂直于所述连续半导体表面。
3.根据权利要求2的图像传感器像素结构，其进一步包括位于所述半导体衬底上的重设门晶体管、源极跟随器晶体管以及行选择晶体管，其中所述共同浮置扩散区域、所述重设门晶体管、所述源极跟随器晶体管以及所述行选择晶体管位于采用穿过所述四个光电二极管中的一者内的第二点的第二垂直线作为中心轴线而限定的四个不同象限内，且所述第二垂直线垂直于所述连续半导体表面。
4.根据权利要求3的图像传感器像素结构，其进一步包括上覆于所述共同浮置扩散区域的一部分、所述重设门晶体管的源极区域以及所述源极跟随器晶体管的栅极电极的第一连续金属布线结构。
5.根据权利要求4的图像传感器像素结构，其进一步包括第一接触过孔，其中所述第一接触过孔中的每一者垂直地接触所述第一连续金属布线结构以及所述共同浮置扩散区域、所述重设门晶体管的所述源极区域以及所述源极跟随器晶体管的所述栅极电极中的一者ο
6.根据权利要求4的图像传感器像素结构，其进一步包括上覆于所述源极跟随器晶体管的源极区域以及所述行选择晶体管的漏极区域的第二连续金属布线结构。
7.根据权利要求6的图像传感器像素结构，其进一步包括第二接触过孔，其中所述第二接触过孔中的每一者垂直地接触所述第二连续金属布线结构以及所述源极跟随器晶体管的所述源极区域及所述行选择晶体管的所述漏极区域中的一者。
8.根据权利要求6的图像传感器像素结构，其进一步包括电阻性地连接所述重设门晶体管的漏极区域与所述源极跟随器晶体管的漏极区域的另一连续金属布线结构和附加接触过孔。
9.根据权利要求3的图像传感器像素结构，其中采用所述第二垂直线限定且包括所述共同浮置扩散区域的象限经定位成紧邻采用所述第二垂直线限定且包括所述重设门晶体管的象限，且经定位成紧邻采用所述第二垂直线限定且包括所述行选择晶体管的另一象限。
10.根据权利要求3的图像传感器像素结构，其进一步包括第一光学透明介电层，其嵌有至少一个连续金属布线结构，所述至少一个连续金属布线结构在所述共同浮置扩散区域、所述重设门晶体管、所述源极跟随器晶体管与所述行选择晶体管之间提供电阻性电连接，其中所述至少一个连续金属布线结构未上覆于所述四个光电二极管中的任一者；以及至少另一光学透明介电层，其上覆于所述第一介电层。
11.根据权利要求2的图像传感器像素结构，其进一步包括上覆于所述四个沟道区域中的每一者的四个栅极叠层，其中所述四个栅极叠层中的每一者包括栅极电介质及栅极电极，且所述四个光电二极管，所述四个沟道区域、所述共同浮置扩散区域及所述四个栅极叠层构成四个场效晶体管，在所述四个场效晶体管中，所述共同浮置扩散区域构成共同漏极。
12.根据权利要求11的图像传感器像素结构，其中所述四个栅极电极中的每一者未电阻性地连接至所述四个栅极电极中的任何其它栅极电极。
13.根据权利要求1的图像传感器像素结构，其中整个所述半导体材料部分为单晶含硅材料。
14.一种操作体现于半导体结构中的半导体电路的方法，所述方法包括提供包括根据权利要求1的图像传感器像素结构的半导体结构；在所述四个光电二极管当中的第一光电二极管中产生电荷；以及将电荷自所述第一光电二极管转移至所述共同浮置扩散区域，而所述四个光电二极管当中的第二光电二极管、第三光电二极管以及第四光电二极管与所述共同浮置扩散区域电隔罔。
15.根据权利要求14的方法，其进一步包括在所述第二光电二极管、所述第三光电二极管以及所述第四光电二极管中的每一者中产生电荷；以及将电荷自所述第二光电二极管、所述第三光电二极管以及所述第四光电二极管中的每一者依序转移至所述共同浮置扩散区域，其中所述四个光电二极管中的三者在至所述共同浮置扩散区域中的每一电荷转移期间被电隔离。
16.根据权利要求15的方法，其中所述图像传感器像素结构进一步包括位于所述半导体衬底上的重设门晶体管、源极跟随器晶体管及行选择晶体管，其中所述共同浮置扩散区域、所述重设门晶体管、所述源极跟随器晶体管及所述行选择晶体管位于采用穿过所述四个光电二极管中的一者内的第二点的第二垂直线作为中心轴线而限定的四个不同象限内， 且所述第二垂直线垂直于所述连续半导体表面，且其中所述方法进一步包括在电荷至所述共同浮置扩散区域中的每一转移之前开启和关断所述重设门晶体管；以及在电荷至所述共同浮置扩散区域中的每一转移之后确定所述行选择晶体管的源极区域处的电压水平。
17.—种体现设计结构的机器可读储存介质，所述设计结构包括表示浅沟槽隔离结构的第一数据及表示半导体材料部分的第二数据，其中所述第二数据包括表示四个光电二极管的第三数据、表示四个沟道区域的第四数据及表示共同浮置扩散区域的第五数据，其中所述半导体材料部分被所述浅沟槽隔离结构横向包围且具有在整个所述半导体材料部分之上延伸的连续半导体表面，所述四个沟道区域中的每一者直接接合至所述四个光电二极管中的一者及所述共同浮置扩散区域。
18.根据权利要求17的机器可读储存介质，其中所述四个光电二极管位于采用穿过所述共同浮置扩散区域内的第一点的第一垂直线作为中心轴线而限定的四个不同象限内，且所述第一垂直线垂直于所述连续半导体表面。
19.根据权利要求18的机器可读储存介质，其中所述设计结构进一步包括表示位于半导体衬底上的重设门晶体管的第六数据；表示位于所述半导体衬底上的源极跟随器晶体管的第七数据；以及表示位于所述半导体衬底上的行选择晶体管的第八数据，其中所述共同浮置扩散区域、所述重设门晶体管、所述源极跟随器晶体管及所述行选择晶体管位于采用穿过所述四个光电二极管中的一者内的第二点的第二垂直线作为中心轴线而限定的四个不同象限内， 且所述第二垂直线垂直于所述连续半导体表面。
20.根据权利要求19的机器可读储存介质，其进一步包括表示上覆于所述共同浮置扩散区域的一部分、所述重设门晶体管的源极区域及所述源极跟随器晶体管的栅极电极的第一连续金属布线结构的第九数据。
21.根据权利要求20的机器可读储存介质，其进一步包括表示上覆于所述源极跟随器晶体管的源极区域及所述行选择晶体管的漏极区域的第二连续金属布线结构的第十数据。
22.根据权利要求21的机器可读储存介质，其进一步包括表示上覆于所述四个沟道区域中的每一者的四个栅极叠层的第十一数据，其中所述四个栅极叠层中的每一者包括栅极电介质和栅极电极，且所述四个光电二极管、所述四个沟道区域、所述共同浮置扩散区域及所述四个栅极叠层构成四个场效晶体管，在所述四个场效晶体管中，所述共同浮置扩散区域构成共同浮置漏极。
全文摘要
一种用于图像传感器的像素结构包括半导体材料部分(30)，所述半导体材料部分具有共平面且连续的半导体表面且包括四个光电二极管(30A、30B、30C、30D)、四个沟道区域(31A、31B、31C、31D)及共同浮置扩散区域(32)。所述四个沟道区域中的每一者直接接合至所述四个光电二极管中的一者及所述共同浮置扩散区域。所述四个光电二极管位于采用穿过所述共同浮置扩散区域内的点(O1)的垂直线作为中心轴线而限定的四个不同象限(1Q_O1、2Q_O1、3Q_O1、4Q_O1)内。所述共同浮置扩散区域、重设门晶体管(RG)、源极跟随器晶体管(RS)及行选择晶体管位于采用穿过所述光电二极管中的一者(30A)内的点的垂直线作为轴线而限定的四个不同象限(1Q_O2、2Q_O2、3Q_O2、4Q_O2)内。
文档编号H01L27/146GK102473715SQ201080034267
公开日2012年5月23日 申请日期2010年6月1日 优先权日2009年8月3日
发明者D·N·梅纳德, J·D·希伯勒, K·N·奥格, R·J·拉斯尔 申请人:国际商业机器公司