专利名称：集成电路中的多宽度特征的制作方法
技术领域：
本发明涉及半导体处理，更具体而言，涉及具有多个宽度的部件的制造。
背景技术：
已出现形成在鳍片上的垂直配置的晶体管或鳍式场效晶体管(鳍FET)作为用于连续缩放互补金属氧化物半导体(CM0Q技术的有希望的新措施。侧壁间隔物图像移转 (SIT)是一种超越光刻技术的印刷能力、用于形成窄鳍片的技术。常规SIT方法产生具有遍及芯片的相同宽度的鳍片。然而一些应用需要在同一芯片上有不同的宽度的鳍片。例如， 在同一芯片上的各种鳍片FET器件可能需要不同的鳍片宽度以用于不同的阈值电压。另一实例中，鳍片FET器件可形成在具有其它器件(诸如三栅器件或平面器件)的同一芯片上，该其它器件需要与用于鳍片FET器件的鳍片宽度不同的鳍片宽度。美国专利6，492，212利用附加的掩模215以遮盖一些间隔物，同时暴露并且修整其它间隔物。然而，这需要许多光刻步骤和增加的过程复杂度、成本、非均勻性、覆盖问题、 间隔物造成的缺陷放大等。同时，美国专利6，492，212揭露一种用于形成具有不同宽度的鳍片的方法，其是通过使用侧壁间隔物图像移转而实现，在形成侧壁间隔物214于虚设心轴(dummy mandrel) 212上之后，额外掩模215用于遮盖一些区域中的间隔物同时暴露其它区域中的间隔物。不受掩模215遮盖的间隔物随后经过修整，使其厚度小于受掩模215遮盖的间隔物厚度。美国专利6，492，212需要额外掩模以供鳍片宽度的每一改变。例如，要形成具有四种不同宽度的鳍片，需要三个额外的掩模。附加的掩模不仅增加过程复杂度，还增加了过程成本。再者，此方法产生不均勻问题(例如，间隔物修整的变化性、在一些间隔物修整后的不同间隔物高度、覆盖问题等)。美国专利7，265, 059同样涉及过程复杂度以及成本、间隔物造成的严重缺陷放大等。美国专利7，265, 059揭露另一用于形成具有不同宽度的鳍片的方法，其通过使用双间隔物而实现。其中形成双间隔物315与417。间隔物315随后去除，留下窄图形417以及宽图形209以供形成具有不同宽度的鳍片。该两个间隔物过程添加了复杂度并且增加过程成本。再者，由于该两个间隔物过程的缘故，在间隔物图像移转过程中的‘缺陷放大’问题更加严重。
发明内容
一种用于制造集成电路的特征的方法，其包括图案化心轴层以包括在集成电路器件的表面上的具有至少一个宽度的结构。使所述结构的暴露侧壁反应，以在所述侧壁中一体形成新化合物，以便所述新化合物以受控制的量延伸到所述暴露侧壁中而形成柱体。使用所述柱体作为蚀刻掩模蚀刻在所述柱体之下的一个或多个层，以形成用于集成电路器件的特征。一种用于制造集成电路的特征的方法，其包含以下步骤在基底层上形成心轴层； 在所述心轴层上形成帽层；图案化所述帽层以形成心轴掩模；以及蚀刻所述心轴层以形成具有两个或更多宽度的心轴；使所述心轴的暴露侧壁与反应物热反应，而在所述侧壁中一体形成新化合物，使得所述新化合物以受控制的量延伸进入到所述暴露侧壁中而形成多个柱体；去除所述帽层；以及使用所述柱体作为蚀刻掩模蚀刻所述柱体之下的一个或多个层，而形成用于集成电路器件的特征。—种用于半导体器件的结构，包括第一特征和第二特征，所述第一特征和所述第二特征在单一蚀刻过程中同时从同一单片衬底层形成，所述第一特征和所述第二特征被一体形成且连续地彼此连接。所述第一特征具有小于光刻能实现的最小特征尺寸的宽度尺寸，以及所述第二特征具有至少等于光刻能实现的最小特征尺寸的宽度尺寸。参阅随后的说明性实施例的详细说明，将能明了这些和其它特征以及优点，该说明书应接合附图一并阅读。
将参考随后的附图，仅通过实例的方式描述本发明的实施例，其中图1是半导体晶片或器件的截面图，该半导体晶片或器件包括绝缘体上半导体衬底并且具有形成于绝缘体上半导体衬底上的衬垫层、心轴层与帽层；图2是图1的器件的截面图，其显示根据形成在帽层中以形成不同宽度的心轴的掩模而图案化的心轴层；图3是图2的器件的截面图，其显示暴露至为在心轴中形成柱体的热处理的心轴；图4是图3的器件的截面图，其显示形成用于处理下伏层的掩模的柱体；图5是图4的器件的截面图，其显示被采用作为蚀刻掩模的柱体，其用于蚀刻衬垫层和衬底以形成不同宽度的鳍片；图6是显示在任意图形中示例性利用本发明的原理的过程步骤的图；图7是图1器件的截面图，其显示根据形成于帽层中以形成至少三个不同宽度的心轴的掩模而图案化的心轴层；图8是图7器件的截面图，其显示暴露至为在心轴中形成柱体的热处理的心轴；图9是图8器件的截面图，其显示形成用于处理下伏层的掩模的柱体；图10是图9的器件的截面图，其显示被采用作为蚀刻掩模的柱体，其用于蚀刻衬垫层和衬底以形成不同宽度的鳍片；以及图11是流程图，其显示根据本发明原理的示例性方法。
具体实施例方式根据本发明的原理，揭露用于形成在同一芯片上具有多个不同宽度的鳍片的方法与结构。本发明的实施例提供使用间隔物的不同宽度而无缺陷放大、额外掩蔽步骤等缺点以及其它如前文所述的现有技术的缺点。根据实用的实施例，将鳍片形成为具有多个宽度以及具有各种形状。应了解到，本发明将就给定的具有绝缘体上半导体(SOI)晶片的说明性构造而加以描述；然而，其它构造、结构、衬底材料与过程特征和步骤可在本发明的范畴内变动。本文的器件或构造可为用于集成电路芯片的设计的一部分。芯片设计可以图形计算机程序语言产生，并且储存在计算机储存介质中(诸如磁盘、磁带、物理硬盘或诸如储存存取网络的虚拟硬盘)。如果设计者不制造芯片或用于制造芯片的光刻掩模，则设计者可将所得的设计通过物理方式(例如通过提供储存该设计的储存介质的副本)或电子地(例如， 通过因特网)以直接或非直接式传送到此类实体。储存的设计随后转化成适当的格式(例如 GDSII)以用于制造光刻掩模，该光刻掩模一般包括要形成在晶片上的所关注的芯片设计的多个副本。光刻掩模用于限定待蚀刻或以其它方式处理的晶片区域(和/或其上的层)。本文描述的方法可用在集成电路芯片的制造中。所得的集成电路芯片可通过制造方以原料晶片形式(即，为具有多个未封装芯片的单一晶片)、裸管芯或以封装形式分配。在后一情况下，芯片设置在单一芯片封装中(诸如塑料载体，其具有附接至主板或其它更高层级载体的引线)或设置在多芯片封装中(诸如陶瓷载体，其具有表面互连或掩埋的互连，或具有前述二者)。在任一情况下，芯片随后与其它芯片、分立电路元件和/或其它信号处理器件(为(a)诸如主板的中间产品或(b)最终产品的一部分)集成。最终产品可为任何包括集成电路芯片的产品，范围从玩具与其它低端应用到具有显示器、键盘或其它输入装置、与中央处理器的先进计算机产品。现在，参考附图(其中类似的符号代表相同或类似的元件，初始地先参考图1，绝缘体上半导体(SOI) 10显示为具有硅基底层12和氧化物层(BOX层)14与氧化物上硅层16。 应了解衬底10可包括任何适合的材料且不限于SOI。例如，衬底10可包括砷化镓、单晶硅、 锗或任何其它材料或材料的组合。在一些实施例中，衬底10进一步包含其它特征或结构， 该等特征或结构以先前的过程步骤形成在半导体衬底上或半导体衬底中。进一步，本发明原理可应用到层间(interlevel)介电层、金属层或任何其它层，且特别是当使用以亚最小特征尺寸的结构时。衬垫层18形成于层16上。衬垫层18可包括氧化物(例如，二氧化硅)或氮化物(例如，氮化硅)。亦可利用其它材料，诸如有机电介质等。心轴层20形成于衬垫层18上。心轴层20可包括硅(例如多晶硅、非晶硅)或其它适合的材料。帽层22形成在心轴层22上， 且可包括氮化物(例如，氮化硅)或其它适合的材料。参考图2，优选地使用包括抗蚀剂层(图中未示)、光刻图案化和蚀刻帽层22的光刻过程来图案化并蚀刻帽层22和心轴层20。将抗蚀剂去除，而利用帽层22作为掩模以蚀刻心轴层20。优选地相对于帽层22选择性地将心轴层20往下蚀刻到衬垫层18。心轴30 通过蚀刻过程形成，且可形成为具有不同宽度。心轴30示例地包括两个宽度wl与w2，然而亦可利用其它宽度与形状。在本实施例中，心轴30被限定成具有不同宽度，其中例如窄鳍片wl以及宽鳍片w2具有wKw2。参考图3，图2中所描绘的配置经受热处理而反应并且扩展心轴30的部分。在一个优选的过程中，执行热氧化以完全氧化心轴30不受帽层22保护的暴露部分。热氧化形成宽鳍片32，其在氧化下扩展而造成比原始窄心轴30宽的氧化物柱体。视原始心轴30的宽度而定，生成不同的结构。例如，对于具有宽度wl的心轴30，热氧化引发氧化物区域合并以形成单一氧化物柱体。对于较宽的《2心轴30而言，氧化物柱体被材料34分隔。氧化从心轴30的侧壁发生。帽层22防止从心轴30的顶部氧化。参考图4，图3中所示的配置经处理以去除帽层22。帽层优选以相对于柱体32和衬垫层18具有选择性的蚀刻过程去除。同样，相对于热处理的柱体32和衬垫层18选择性地去除任何剩余的心轴30。因为例如多晶硅的热氧化造成可预测的扩展和稳定的氧化物材料，故可利用柱体32作为用于衬垫层18和/或绝缘体上覆硅层16或除此的外者的蚀刻掩模。参考图5，反应性离子蚀刻(RIE)过程是用于展现衬垫层18以及下伏的绝缘体上硅层16。此蚀刻形成不同宽度的硅鳍片36与38。鳍片36和38可用于形成垂直设置的场效晶体管或鳍片FET或任何其它部件。应了解到，所选的宽度(wl与w2)被选择为分别产生鳍片36与38的宽度。通过使用热处理，柱体32的尺寸被改变并控制到包括比最小特征尺寸更小的尺寸的任何尺寸。心轴30的宽度w2导致鳍片38的小于最小特征尺寸的宽度。应注意到，任何尺寸的柱体32可通过控制热处理的参数而形成。例如，通过限制氧化的时间量，柱体32 的尺寸可为1/4、1/8或甚至更小，而导致更小的鳍片38。亦应注意，无需将柱体(32)的尺寸限制至最小特征尺寸的整数分量(integer fraction)，这是由于根据热处理步骤可实现任何尺寸。参考图6，本发明的原理提供集成电路处理中的更大幅度的适应性。在一个实施例中，可将心轴层42图案化成任何数目的形状并且使其经受热处理44。在一个实例中，心轴层42可包括多晶硅，而热处理包括氧化过程，使得暴露至氧的多晶硅反应形成二氧化硅 (氧化物)。在热处理形成的反应的材料(诸如氧化物)后，蚀刻过程48去除心轴层42的任何未反应部分，而留下用于蚀刻下伏层的定制(customized)的掩模50。应了解到，所描绘的掩模50是仅为了用于说明。可根据本发明原理而利用任何数目的不同配置。例如，可将环部分51或棒部分53形成为具有小于由光刻法所得的最小特征尺寸的宽度尺寸，同时棒部分53和环部分中的其余一者可大于该最小特征尺寸。有利地，环部分(例如第一特征)是连续的且与棒部分53 (第二特征)一体形成。当使用环掩模51和棒掩模53在单一蚀刻过程中蚀刻下伏层时，半导体衬底或其它层形成为具有一体的特征，其中该一体的特征可具有不同宽度(例如，一个小于最小特征尺寸而一个等于或大于最小特征尺寸)且保持连接。应了解到，第一与第二特征可包括其它形状与尺度，而亦考虑其它组合与宽度。参考图7，使用光刻处理图案化图1的配置。形成抗蚀剂层、将其显影、利用该抗蚀剂层展现掩模层，以及也或许展现心轴5154与58。可选地，在图案化后，可利用帽层22 作为蚀刻掩模以蚀刻心轴层20。在此结构中，分别提供心轴5254及58三个不同的宽度， 例如w0、wl、w2 (例如w(Kwl<w2)。亦可利用更多数目的宽度。参考图8，在图7的配置上执行热处理，以提供图8的配置。在一个实施例中，心轴层20包括多晶硅，而热处理包括多晶硅的氧化。在此实施例中，热氧化完全氧化两个窄鳍片60以及两个较宽鳍片64，且部分氧化最宽的鳍片64。氧化导致材料扩展，其可延伸超过帽层22的剩余部分。帽层22保护每一鳍片的顶部表面免于在热处理期间受到氧化。参考图9，将帽层22去除。心轴M的剩余部分同样被去除。不同尺寸的柱体或鳍片(60、62和64)被留下，其作为用于进一步蚀刻柱体60、62及64下方的层的掩模。参考图10，柱体60、62及64的图形移转至衬垫层18和/或绝缘体上硅层16，以形成具有不同宽度的鳍片70、72与74。鳍片70、72和74可用于形成垂直设置的场效晶体管或鳍片FET或其它部件。应了解到，所选的宽度w0、wl和w2被选择为分别产生鳍片70、72和74的宽度。最小特征尺寸宽度(例如wO)可包括可通过光刻处理而实现的可能的最小特征。这造成鳍片70具有接近最小特征尺寸或更小的宽度。通过使用热处理，可将柱体60、62和64的尺寸改变并控制到包括比最小特征尺寸更小的尺寸的任何尺寸。应注意到，任何尺寸的柱体60、62及64可通过控制热处理的参数而形成。例如，通过限制氧化的时间量，柱体60、62和64的尺寸可为1/4、1/8或甚至更小， 这导致更小的鳍片。亦应注意，无需将柱体的尺寸限制到最小特征尺寸的整数分量，这是由于根据热处理步骤可实现任何尺寸。在一个实施例中，帽层22可被处理以生成蚀刻掩模，该蚀刻掩模提供小于最小特征尺寸的心轴。在该情况下，可利用附加的过程步骤，诸如，利用间隔物以限定亚最小特征尺寸掩模，而导致比最小特征尺寸小的柱体与鳍片。注意到多个尺寸的鳍片70、72与74在不需要增加抗蚀剂掩模与光刻步骤的情况下被同时形成以区分不同尺寸部件。进一步而言，避免了间隔物缺陷放大。本发明的原理提供更简单且更可控制的过程，其具有更佳的规模性(scalability)且没有缺陷放大的问题。参考图11，示例性示出用于制造集成电路的特征的方法。在方块102中，心轴层形成在基底层上。基底层可包括半导体衬底、层间层或任何其它层。在方块104中，帽层形成于心轴层上。在方块106中，帽层被图案化以形成心轴掩模。这包括使用其它过程的光刻图案化过程。在方块108中，心轴层被蚀刻以形成具有两个或多个宽度的心轴。在方块110中，心轴的暴露的侧壁与反应物反应，而在侧壁中一体地形成新化合物，使得新化合物以受控制的量延伸到暴露的侧壁中，而形成柱体。该反应可包括氧化、离子注入或其它化学反应。该新化合物可包括心轴材料的氧化物。该氧化物扩展至侧壁中， 且可在中间相会。该热处理受到控制，以确定消耗的心轴的宽度的程度。这使新化合物的宽度非常地易于受到控制且非常具有弹性。心轴侧壁的反应可持续直到心轴中的至少一些完全包括新化合物和/或心轴中的至少一些包括从心轴层剩余的材料和新化合物为止。在后一情况下，在方块111中，来自心轴层的材料被去除以限定柱体。柱体可形成掩模特征， 该掩模特征具有小于光刻法能实现的最小特征尺寸的宽度。在方块112中，去除帽层。保持帽层(例如，氮化物)以在反应处理期间保护心轴的顶表面。在方块114中，使用柱体作为掩模，使柱体下方的一个或多个层被蚀刻或处理，而形成用于集成电路器件的特征。在方块116中，蚀刻柱体下方的一个或多个层可包括在柱体之下的衬底中形成鳍片。可利用该鳍片形成垂直晶体管或可利用该鳍片进一步处理鳍片之下的层。该鳍片优选包括小于光刻所能实现的最小特征尺寸的宽度。该鳍片可包括同时形成的至少三个不同的宽度。已描述用于形成具有多个宽度的鳍片的方法和包含具有多个宽度的鳍片的器件的优选实施例(申请人制造实施例为说明性质而非限制)，应注意到本领域的技术人员根据上述教导进行修改或变化。因此应了解可在所揭露的特定实施例中进行改变，该实施例是位于所附权利要求描述的本发明的范围内。因此，已依专利法的特定要求详细地描述本发明的方面，在随后的权利要求中阐明本发明所请求且期望由专利证书所保护的事项。
权利要求
1.一种用于制造集成电路的特征的方法，其包含以下步骤图案化心轴层以包括在半导体衬底的表面上的具有两个或更多的宽度的结构； 使所述结构的暴露侧壁反应，以在所述侧壁中一体形成新化合物，以便所述新化合物以受控制的量延伸到所述暴露侧壁中而形成柱体；以及使用所述柱体作为蚀刻掩模蚀刻在所述柱体之下的一个或多个层，以形成用于集成电路器件的特征。
2.根据权利要求1的方法，其中使所述结构的暴露侧壁反应，包括热氧化所述侧壁以一体形成所述新化合物
3.根据权利要求1的方法，其中使所述结构的暴露侧壁反应包括应用热处理以控制所述新化合物进入到所述结构中的延伸宽度。
4.根据上述权利要求中任一项的方法，其中所述一个或多个层包括半导体衬底，以及所述蚀刻在所述柱体之下的一个或多个层的步骤，包括在所述柱体之下的所述衬底中形成鳍片。
5.根据权利要求4的方法，还包括在所述鳍片中形成垂直晶体管。
6.根据权利要求4的方法，其中所述鳍片包括小于光刻能实现的最小特征尺寸的宽度。
7.根据上述权利要求中任一项的方法，其中所述使所述结构的暴露侧壁反应，包括 使所述结构的暴露侧壁反应直到所述结构中的至少一些完全包括所述新化合物为止。
8.根据上述权利要求中任一项的方法，其中所述使所述结构的暴露侧壁反应，包括 使所述结构的暴露侧壁反应直到所述结构中的至少一些包括来自所述心轴层的材料和所述新化合物为止，且进一步包含去除来自所述心轴层的所述材料以限定所述柱体。
9.根据上述权利要求中任一项的方法，其中所述柱体形成具有小于光刻能实现的最小特征尺寸的宽度的掩模特征。
10.根据上述权利要求中任一项的方法，所述图案花心轴层的步骤，包含以下步骤 在基底层上形成心轴层；在所述心轴层上形成帽层；图案化所述帽层以形成心轴掩模；以及蚀刻所述心轴层以形成具有两个或更多宽度的心轴。
11.根据权利要求4的方法，其中所述鳍片包括至少三个同时形成的不同宽度。
12.根据权利要求10的方法，其中所述心轴层由多晶硅形成；所述帽层由氮化物形成； 以及所述新化合物由氧化硅形成。
13.一种用于半导体器件的结构，包括第一特征和第二特征，所述第一特征和所述第二特征在单一蚀刻过程中同时从同一单片衬底层形成，所述第一特征和所述第二特征被一体形成且连续地彼此连接；以及所述第一特征具有小于光刻能实现的最小特征尺寸的宽度尺寸， 所述第二特征具有至少等于光刻能实现的最小特征尺寸的宽度尺寸。
全文摘要
一种用于制造集成电路的特征的方法，其包括图案化心轴层以包括在集成电路器件的表面上的具有至少一个宽度的结构。使所述结构的暴露侧壁反应，以在所述侧壁中一体形成新化合物，以便所述新化合物以受控制的量延伸到所述暴露侧壁中而形成柱体。使用所述柱体作为蚀刻掩模蚀刻在所述柱体之下的一个或多个层，以形成用于集成电路器件的特征。
文档编号H01L21/308GK102598214SQ201080050411
公开日2012年7月18日 申请日期2010年10月19日 优先权日2009年11月9日
发明者B·多里斯, S·霍姆斯, X·华, Y·张, 程慷果 申请人:国际商业机器公司