专利名称：一种沟槽式场效应管制备方法
技术领域：
本发明涉及半导体晶体管制造技术领域，特别涉及一种沟槽式场效应管制备方法。
背景技术：
功率沟槽式MOS场效应管作为一种在平面式MOS场效应管基础上发展起来的新型大功率MOS场效应管，与其他场效应管相比，它消除了平面式MOS场效应管的寄生JFET 效应；导通电阻减小，饱和压降低，开关速度快；沟道密度高，芯片尺寸小，是中低压大功率 MOS场效应管发展的主流。图1为普通沟槽式场效应管的剖面结构示意图。如图1所示，沟槽式场效应管100 在N+硅衬底110上生长一层N—外延层120，电子由N+源掺杂区104流经体区105后改为垂直方向由衬底110流出。因此，漏电极103由硅片底面的金属层109c引出，硅片表面只有金属层109b引出的源电极102和金属层109a引出的栅电极101，有利于提高集成度，其中，多晶硅栅107位于衬底硅内的沟槽中，多晶硅栅107与源掺杂区104、体区105及外延层 120之间有一栅氧化层108。现有技术中制备图1所示的普通沟槽式场效应管100的方法通常为首先，提供半导体衬底110，并在半导体衬底110表面生长外延层120 ；其次，在外延层120的表面依次沉积二氧化硅及氮化硅层，并以此作掩膜在外延层表面刻蚀形成沟槽；再次，在沟槽中生长栅氧化层108 ；最后，完成沟槽多晶硅栅107、源掺杂区104、体区105和引出电极的制备。通过上述现有技术的沟槽式场效应管制备方法制备的沟槽式场效应管为常关型 (增强型)沟槽式场效应管。
发明内容
本发明要解决的技术问题是提供一种沟槽式场效应管制备方法，以提供一种工艺步骤简单的制备常开型(耗尽型)沟槽式场效应管的方法。为解决上述技术问题，本发明提供一种沟槽式场效应管制备方法，包括以下步骤提供半导体衬底，并在半导体衬底表面生长一外延层；在所述外延层内掺杂形成体区；在所述外延层表面沉积掩膜层，并以所述掩膜层作掩膜对所述外延层进行刻蚀形成沟槽；在所述沟槽内壁上生长栅氧化层；在所述沟槽内沉积多晶硅，去除所述掩膜层以及多余的多晶硅，形成多晶硅栅；在所述外延层内掺杂形成源掺杂区；在所述衬底及所述外延层的表面形成电极。可选的，所述半导体衬底、所述外延层及所述源掺杂区均为第一半导体类型，所述
3体区为第二半导体类型。可选的，所述第一半导体类型为N型，所述第二半导体类型为P型。可选的，所述第一半导体类型为P型，所述第二半导体类型为N型。可选的，所述掩膜层包括在所述外延层表面依次形成的二氧化硅层及氮化硅层。可选的，所述半导体衬底的掺杂浓度大于所述外延层的掺杂浓度，所述源掺杂区的掺杂浓度大于所述半导体衬底的掺杂浓度。本发明的沟槽式场效应管制备方法在刻蚀形成沟槽并最终形成多晶硅栅极之前， 首先形成体区，使得在形成沟槽之后，沟槽表面已经形成体区掺杂，通过热氧化在沟槽内壁生成的栅氧化层的同时，由于热氧化过程使得沟槽表面的离子掺杂浓度降低，而使通过本发明的沟槽式场效应管制备方法制备的场效应管成为常开型(耗尽型)场效应管。本发明的沟槽式场效应管制备方法通过工艺步骤顺序的调换实现了从制备普通常关型(增强型) 场效应管向制备常开型(耗尽型)场效应管的转换，该方法相较于现有技术的沟槽式场效应管制备方法无附加的工艺步骤和成本，工艺简单，易于实现。
图1为普通沟槽式场效应管的剖面结构示意图；图加 图2g为本发明提供的沟槽式场效应管制备方法工艺步骤结构示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。本发明提供的沟槽式场效应管制备方法可利用多种替换方式实现，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，示意图不依一般比例局部放大，不应以此作为对本发明的限定。请参看图加 图2f，图加 图2f为本发明提供的沟槽式场效应管制备方法工艺步骤结构示意图。本发明的沟槽式场效应管制备方法包括以下步骤步骤一，提供半导体衬底210，并在半导体衬底210表面生长一外延层220。该步骤中，如图加所示，所涉及的半导体衬底210及外延层220均为第一半导体类型掺杂，其中，外延层220位于半导体衬底210表面，半导体衬底210的掺杂浓度高于外延层220的掺杂浓度。步骤二，在外延层220内掺杂形成体区202。该步骤中，如图2b所示，体区202为第二半导体类型的轻掺杂区域，其掺杂浓度约为lE17cm_3，其掺杂方式为低能离子注入，并经高温推进形成，步骤三，在外延层220表面依次沉积二氧化硅及氮化硅层，并以此作掩膜对外延层进行刻蚀形成沟槽230。该步骤中，如图2c所示，用作掩膜的二氧化硅及氮化硅层厚度较薄，沟槽230的刻蚀采用硬掩膜刻蚀方法实现。
步骤四，在沟槽230内壁上生长栅氧化层205。在该步骤中，如图2d所述，热氧化在沟槽230内壁形成栅氧化层205，其厚度为 250A-500 A。步骤五，在沟槽230内沉积多晶硅，去除用作掩膜的二氧化硅层和氮化硅层以及多余的多晶硅，形成多晶硅栅204。该步骤中，如图加所示，在沟槽230内沉积多晶硅，形成沟槽多晶硅栅204，并采用腐蚀回刻的方法去除多余的多晶硅，再去除二氧化硅和氮化硅。该沟槽多晶硅栅204的宽度 W为 0·2μπ 0·7μ 。步骤六，在外延层220内掺杂形成源掺杂区201。该步骤中，如图2f所示，源掺杂区201为第一半导体类型的轻掺杂区域，其掺杂浓度约为lE21cnT3，大于半导体衬底的掺杂浓度，远大于外延层的掺杂浓度，其掺杂方式为高浓度离子注入，如图2f所示，源掺杂区201位于外延层220表面，而体区202位于源掺杂区 201下方，并与之相邻接触。步骤七，在衬底210及外延层220的表面形成电极。该步骤中，如图2g所示，在外延层220表面沉积形成金属层206a，金属层206a与沟槽多晶硅栅204直接接触并与源掺杂区201相隔离，用以引出沟槽式场效应管200的栅电极211。在外延层220表面沉积形成金属层206b，金属层206b与源掺杂区201直接接触并与沟槽多晶硅栅204相隔离，用以引出沟槽式场效应管200的源电极212。在半导体衬底 210底部溅射形成一金属层206c，用以引出漏电极213。最终形成沟槽式场效应管200。作为最佳实施例，第一半导体类型为N型，第二半导体类型为P型，该沟槽式场效应管200为NMOS晶体管。作为又一实施例，第一半导体类型为P型，第二半导体类型为N型，该沟槽式场效应管200为PMOS晶体管。本发明的沟槽式场效应管制备方法在刻蚀形成沟槽并最终形成多晶硅栅极之前， 首先形成体区，使得在形成沟槽之后，沟槽表面已经形成体区掺杂，通过热氧化在沟槽内壁生成的栅氧化层的同时，由于热氧化过程使得沟槽表面的离子掺杂浓度降低，而使通过本发明的沟槽式场效应管制备方法制备的场效应管成为常开型(耗尽型)场效应管。本发明的沟槽式场效应管制备方法通过工艺步骤顺序的调换实现了从制备普通常关型(增强型) 场效应管向制备常开型(耗尽型)场效应管的转换，该方法相较于现有技术的沟槽式场效应管制备方法无附加的工艺步骤和成本，工艺简单，易于实现。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种沟槽式场效应管制备方法，包括以下步骤 提供半导体衬底，并在半导体衬底表面生长一外延层； 在所述外延层内掺杂形成体区；在所述外延层表面沉积掩膜层，并以所述掩膜层作掩膜对所述外延层进行刻蚀形成沟槽；在所述沟槽内壁上生长栅氧化层；在所述沟槽内沉积多晶硅，去除所述掩膜层以及多余的多晶硅，形成多晶硅栅； 在所述外延层内掺杂形成源掺杂区； 在所述衬底及所述外延层的表面形成电极。
2.如权利要求1所述的沟槽式场效应管制备方法，其特征在于，所述半导体衬底、所述外延层及所述源掺杂区均为第一半导体类型，所述体区为第二半导体类型。
3.如权利要求2所述的沟槽式场效应管制备方法，其特征在于，所述第一半导体类型为N型，所述第二半导体类型为P型。
4.如权利要求2所述的沟槽式场效应管制备方法，其特征在于，所述第一半导体类型为P型，所述第二半导体类型为N型。
5.如权利要求1所述的沟槽式场效应管制备方法，其特征在于，所述掩膜层包括在所述外延层表面依次形成的二氧化硅层及氮化硅层。
6.根据权利要求1至5任意一项所述的沟槽式场效应管制备方法，其特征在于，所述半导体衬底的掺杂浓度大于所述外延层的掺杂浓度，所述源掺杂区的掺杂浓度大于所述半导体衬底的掺杂浓度。
全文摘要
本发明的沟槽式场效应管制备方法在刻蚀形成沟槽并最终形成多晶硅栅极之前，首先形成体区，使得在形成沟槽之后，沟槽表面已经形成体区掺杂，通过热氧化在沟槽内壁生成的栅氧化层的同时，由于热氧化过程使得沟槽表面的离子掺杂浓度降低，而使通过本发明的沟槽式场效应管制备方法制备的场效应管成为常开型(耗尽型)场效应管。本发明的沟槽式场效应管制备方法通过工艺步骤顺序的调换实现了从制备普通常关型(增强型)场效应管向制备常开型(耗尽型)场效应管的转换，该方法相较于现有技术的沟槽式场效应管制备方法无附加的工艺步骤和成本，工艺简单，易于实现。
文档编号H01L21/336GK102184857SQ20111007657
公开日2011年9月14日 申请日期2011年3月29日 优先权日2011年3月29日
发明者克里丝, 彭树根, 王颢 申请人:上海宏力半导体制造有限公司