专利名称：SiGe异质结双极型器件及其制备方法
技术领域：
本发明涉及半导体器件及其制备方法，尤其涉及一种SiGe异质结双极型器件及其制备方法。
背景技术：
异质结双极型器件是目前SiGe器件的研究重点之一。SiGe异质结双极型器件性能最优化有赖于在器件设计和制造中，充分发挥“掺杂工程”和“能带工程”的优点。在SiGe 异质结器件中，基区材料的带隙小于发射区，因此掺杂区不必重掺杂，基区则可以重掺杂， 这样基区电阻小、噪声低、注入效率高，可降低发射结的隧道效应、穿通效应和电容。基区还可以做的很薄，能够缩短基区渡越时间，提高响应频率。SiGe异质结双极型器件的发展使双极型器件和双极型集成电路在数字、模拟、微波、低温等方面的性能和应用有所突破和提尚ο请参阅图1，图1所示为传统SiGe异质结双极型晶体管1的结构示意图。所述 SiGe异质结双极型晶体管1包括第一衬底10，通过高能量离子注入方式形成在第一衬底 10内的第一 N阱埋层11，从第一衬底10表面延伸至第一 N阱埋层11内的第一 N阱区12， 将若干第一 N阱区12之间或者第一 N阱区12与第一 P阱区13之间进行电气隔离的第一浅沟槽隔离14，在第一衬底10表面外延生长形成的第一 SiGe层15，以及在所述第一 SiGe 层15上形成的第一发射区16。其中，所述第一衬底10为ρ型衬底。在所述第一 N阱区12上端进行η型离子重掺杂以形成第一集电区17。同时在所述第一 P阱区13上端进行ρ型离子重掺杂。所述第一 SiGe层15在第一衬底10的第一 N阱区12表面外延生长形成，且所述第一 SiGe层15 外延生长覆盖范围介于第一集电区17之间。所述第一浅沟槽隔离14的深度为5 μ m左右。明显地，所述传统SiGe异质结双极型晶体管1的垂直结构使得电子传输路径增加，进而导致集电极电阻过高，同时击穿电压受限，严重的影响器件的功效；另一方面，形成在第一衬底10内的第一 N阱埋层11需要采用高能量离子注入的方式，使得工序复杂。针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明SiGe异质结双极型器件及其制备方法。
发明内容
本发明是针对现有技术中，现有的SiGe异质结双极型晶体管的垂直结构所导致集电极电阻过高，击穿电压受限，以及工艺复杂等缺陷，提供一种低电阻，高击穿电压的 SiGe异质结双极型器件。本发明的又一目的是针对现有技术中，现有的SiGe异质结双极型晶体管需要高能量的离子注入，工艺复杂等缺陷，提供一种SiGe异质结双极型器件的制备方法。为了解决上述问题，本发明提供一种SiGe异质结双极型器件，所述SiGe异质结双极型器件包括半导体衬底，所述半导体衬底为P型衬底；N区与P阱区，间隔形成在所述半导体衬底上端表层内，所述P阱区上端进行P型离子重掺杂；集电区，所述集电区通过η型离子重掺杂形成在所述N区两端；浅沟槽隔离，所述浅沟槽隔离间隔形成在所述半导体衬底内，并介于集电区与P阱区之间；SiGe层，形成在N区上表面；发射区，形成在所述SiGe 层表面。其中，所述SiGe层在N区上表面外延生长覆盖的范围介于集电区之间。所述N区通过离子植入的方式制备。所述浅沟槽隔离的深度为5 μ m。为解决本发明的又一目的，本发明提供一种SiGe异质结双极型器件的制备方法， 所述SiGe异质结双极型器件的制备方法包括提供半导体衬底；浅沟槽隔离的制备；N区和P阱区的制备，所述P阱区上端进行ρ型离子重掺杂；集电区的制备；SiGe层的制备，所述SiGe层采用外延生长方式形成；发射区的制备。其中，所述N区通过离子植入的方式制备。所述集电区是通过在N区两端进行η 型离子重掺杂形成。综上所述，本发明通过在半导体衬底的上端表层间隔形成N区和P阱区，并在所述 N区两端进行η型离子重掺杂以形成集电区，使得电子进行横向扩散，缩短电子传输路径， 进而减小集电极电阻，并提高击穿电压。同时，所述SiGe异质结双极型器件在制造工艺上减少了高能量离子注入，优化生产工艺，提高器件制备效率。
图1是传统的SiGe异质结双极型晶体管的结构示意图；图2是本发明SiGe异质结双极型器件的结构示意图；图3是本发明SiGe异质结双极型器件的制备流程图。
具体实施例方式为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。请参阅图2，图2所示为SiGe异质结双极型器件2的结构示意图。所述SiGe异质结双极型器件2包括第二衬底20，间隔形成在第二衬底20上端表层内的第二 N区21和第二 P阱区22，形成在第二 N区21与第二 P阱区22之间并起电气隔离作用的第二浅沟槽隔离23，在所述第二 N区21两端紧邻第二浅沟槽隔离23处进行η型离子重掺杂形成的第二集电区24，在第二 N区21表面外延生长形成的第二 SiGe层25，以及在第二 SiGe层25上形成的第二发射区26。其中，所述第二衬底20为ρ型衬底。所述第二 N区21采用η型离子植入方式形成。所述第二 SiGe层25在第二 N区21上外延生长覆盖的范围介于第二集电区M之间。 在所述第二 P阱区22上端表层进行ρ型离子重掺杂。请参阅图3，图3所示为SiGe异质结双极型器件2的制备流程图。所述SiGe异质结双极型器件2的制备包括
执行步骤Sl 提供第二衬底20。所述第二衬底20为ρ型半导体衬底。执行步骤S2 第二浅沟槽隔离23的制备。所述第二浅沟槽隔离23的深度为5 μ m
左右ο执行步骤S3 在所述第二浅沟槽隔离23之间间隔形成第二 N区21和第二 P阱区 22。其中，在所述第二 P阱区22上端进行ρ型离子重掺杂。执行步骤S4 在所述第二 N区21两端紧邻第二浅沟槽隔离23处进行η型离子重掺杂以形成第二集电区对。执行步骤S5 制备第二 SiGe层25。通过外延生长的方式在第二 N区21表层形成第二 SiGe层25。其中，所述第二 SiGe层25在第二 N区21上外延生长覆盖的范围介于第二集电区M之间。执行步骤S6 第二发射区沈的制备。所述第二发射区沈位于所述第二 SiGe层 25上。综上所述，本发明通过在第二衬底20的上端表层间隔形成第二N区21和第二P阱区22，并在所述第二 N区21两端进行η型离子重掺杂以形成第二集电区24，使得电子进行横向扩散，缩短电子传输路径，进而减小集电极电阻，并提高击穿电压。同时，所述SiGe异质结双极型器件2在制造工艺上减少了高能量离子注入，优化生产工艺，提高器件制备效率。本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。
权利要求
1.一种SiGe异质结双极型器件，其特征在于所述器件包括半导体衬底，所述半导体衬底为P型衬底；N区与P阱区，间隔形成在所述半导体衬底上端表层内，所述P阱区上端进行ρ型离子重掺杂；集电区，所述集电区通过η型离子重掺杂形成在所述N区两端；浅沟槽隔离，所述浅沟槽隔离间隔形成在所述半导体衬底内，并介于集电区与P阱区之间；SiGe层，形成在N区上表面；发射区，形成在所述SiGe层表面。
2.如权利要求1所述的SiGe异质结双极型器件，其特征在于，所述SiGe层在N区上表面外延生长覆盖的范围介于集电区之间。
3.如权利要求1所述的SiGe异质结双极型器件，其特征在于，所述N区通过离子植入的方式制备。
4.如权利要求1所述的SiGe异质结双极型器件，其特征在于，所述浅沟槽隔离的深度为 5 μ m0
5.一种如权利要求1所述的SiGe异质结双极型器件的制备方法，其特征在于，所述方法包括提供半导体衬底；浅沟槽隔离的制备；N区和P阱区的制备，所述P阱区上端进行ρ型离子重掺杂；集电区的制备；SiGe层的制备，所述SiGe层采用外延生长方式形成；发射区的制备。
6.如权利要求5所述的SiGe异质结双极型器件的制备方法，其特征在于，所述N区通过离子植入的方式制备。
7.如权利要求5所述的SiGe异质结双极型器件的制备方法，其特征在于，所述集电区是通过在N区两端进行η型离子重掺杂形成。
全文摘要
一种SiGe异质结双极型器件包括半导体衬底；N区与P阱区，间隔形成在所述半导体衬底上端表层内，所述P阱区上端进行p型离子重掺杂；集电区，所述集电区通过n型离子重掺杂形成在所述N区两端；浅沟槽隔离，所述浅沟槽隔离间隔形成在所述半导体衬底内，并介于集电区与P阱区之间；SiGe层，形成在N区上表面；发射区，形成在所述SiGe层表面。本发明通过在半导体衬底的上端表层间隔形成N区和P阱区，并在所述N区两端进行n型离子重掺杂以形成集电区，使得电子进行横向扩散，缩短电子传输路径，进而减小集电极电阻，并提高击穿电压。同时，所述SiGe异质结双极型器件在制造工艺上减少了高能量离子注入，优化生产工艺，提高器件制备效率。
文档编号H01L29/737GK102176464SQ20111007657
公开日2011年9月7日 申请日期2011年3月29日 优先权日2011年3月29日
发明者陈乐乐 申请人:上海宏力半导体制造有限公司