具有阻隔层结构的异质接面双极性晶体管的制作方法
【技术领域】
[0001]本发明是有关一种异质接面双极性晶体管(Heterojunct1n BipolarTransistor ；HBT)，尤其是在由N型至少包含Te及/或Se掺杂形成的次集极层上形成以至少包含IV族原子为掺杂杂质的II1-V族半导体的阻隔层结构。
【背景技术】
[0002]异质接面双极性晶体管(Heterojunct1nBipolar Transistor ；HBT)是一种双极性晶体管，藉由射极及基极使用不同的半导体材料形成异质接面，使得异质接面双极性晶体管比一般的双极性晶体管具有更好的高频讯号特性，可以工作在高达数百GHz的讯号下。所以，异质接面双极性晶体管在现今的高速电路、射频系统及移动电话中应用十分广泛。
[0003]为了提升异质接面双极性晶体管的元件特性，可由降低异质接面双极性晶体管的寄生效应(parasitic effect)着手，例如，降低异质接面双极性晶体管的集极及射极的寄生电阻，达到降低膝电压(knee voltage)，因此，在现有技术中，普遍地藉由在次集极层中增加载子浓度，用以降低次集极层片电阻(sheet resistance)及集极欧姆接触电阻(collector ohmic contact resistance)来达到降低膝电压(knee voltage)的效果。
[0004]—般而言，异质接面双极性晶体管包括在基板上由下至上依序堆栈的一次集极层(subcollector layer)、一集极层、一基极层、一射极层、一射极盖层及一欧姆接触层，其中，次集极层是以高度掺杂Si来形成，但是，最高活化的载子浓度于Si掺杂的次集极层约为6X10lscm 3，这限制了异质接面双极性晶体管集极寄生电阻与集极接触电阻的降低，况且在高温下，载子在高度Si掺杂的次集极层会产生去活化(de-activat1n)效应，导致活化的载子浓度下降，使集极寄生电阻与集极接触电阻上升，劣化元件特性。而掺杂Te或Se杂质的次集极层则可避免上述缺点，最高载子浓度在Te或Se掺杂的次集极层中可高达2 X 1019cm 3以上，能有效降低集极寄生电阻与集极接触电阻来达到元件特性的提升，且Te或Se具有低扩散(diffusivity)及低去活化率(de-activat1n rate)的特性，即使在高温下也能维持高活化载子浓度，不使元件特性劣化。
[0005]然而，现有技术中具有高度掺杂Te或Se的次集极层的异质接面双极性晶体管，因次集极层中高度掺杂Te或Se将会产生许多缺陷，例如，镓空缺(Ga vacancy ；Vj及其相关的复合物(如，Ga vacancy-Te donor complex ；VGa-TeAs)而这些缺陷将会扩散至堆桟在次集极层上方的所有堆栈层，不但可能造成异质接面双极性晶体管的电流增益(CurrentGain)下降，也可能在次集极层上方的集极层的载子形成空乏，此载子空乏会增加集极层与次集极层的接面电阻，形成异质接面双极性晶体管额外的集极寄生电阻。也会使得原先设计的基极-集极电容与基极-集极偏压的关系改变而难以预测基极-集极电容，增加设计的难度。
[0006]因此，需要一种具有阻隔层结构的异质接面双极性晶体管，能在一部份或全部次集极层中高度掺杂Te及/或Se，降低晶体管的集极电阻及膝电压并同时能避免集极层的载子空乏造成的基极-集极电容改变及电流增益下降，以增进异质接面双极性晶体管的整体电气特性。
【发明内容】
[0007]鉴于上述现有技术的缺点，本发明的一主要目的为提供一种异质接面双极性晶体管，包括:一基板，由GaAs形成；一次集极层，堆栈在该基板上，且一部份或全部次集极层由掺杂杂质至少包含Te及/或Se的N型II1-V族半导体形成；一阻隔层结构，直接或间接地堆栈在该次集极层上，且由以至少包含IV族原子为掺杂杂质的N型II1-V族半导体形成；一集极层，堆栈在该阻隔层结构上，且由N型II1-V族半导体形成；一基极层，堆栈在该集极层上，且由P型II1-V族半导体形成；一射极层，堆栈在该基极层上，且由不同于基极层的N型II1-V族半导体形成；一射极盖层，堆栈在该射极层上，且由N型II1-V族半导体形成；以及一欧姆接触层，堆栈在该射极盖层上，并由N型II1-V族半导体形成。
[0008]较佳地，该阻隔层结构可直接地堆栈在该次集极层上。
[0009]较佳地，该阻隔层结构可由单一阻隔层及多个阻隔层的其中之一形成。
[0010]根据本发明，该阻隔层结构可由以至少包含IV族原子为掺杂杂质的N型II1-V族半导体形成，其中该阻隔层结构中的IV族原子掺杂总量(total group IV elementsdosage)为一阻隔层的厚度T或多个阻隔层的厚度T的总和乘以该(多个)阻隔层的IV族原子惨杂浓度D(group IV elements dosage concentrat1n)可大于或等于lX1012cm2(亦即，ΣΤΧ? 会 lX1012cm2)。
[0011]较佳地，该阻隔层结构中的IV族原子掺杂总量为一阻隔层的厚度T或多个阻隔层的厚度Τ的总和乘以该(多个)阻隔层的IV族原子掺杂浓度D可大于或等于1 X 1013cm 2 (亦即，ΣΤΧ? 会 1 X 1013cm 2)。
[0012]最佳地，该阻隔层结构中的IV族原子掺杂总量为一阻隔层的厚度T或多个阻隔层的厚度T的总和乘以该(多个)阻隔层的IV族原子掺杂浓度D可大于或等于1 X 1014cm 2 (亦即，ΣΤΧ? 会 1 X 1014cm 2)。
[0013]较佳地，该阻隔层结构可至少包含一阻隔层，且其IV族原子掺杂浓度可大于或等于 1 X 1018cm 3 ο
[0014]根据本发明，该阻隔层结构可由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGalnP的至少其中之一形成，或者可由上述的材料的组合及/或超晶格(superlattice)形成。
[0015]较佳地，该阻隔层结构可由GaAs、InGaAs、GaAsSb、InGaAsN、InGaAsP 及 InGaP 的至少其中之一形成，或者可由上述的材料的组合及/或超晶格(superlattice)形成。
[0016]较佳地，该阻隔层结构的IV族掺杂原子可由S1、Ge及Sn的至少其中之一形成。
[0017]最佳地，该阻隔层结构的IV族掺杂原子可由Si形成。
[0018]根据本发明，该阻隔层结构可由有机金属化学气相沉积法磊晶成长，且成长该阻隔层结构的材料可包括 III 族材料:TMA1、TEA1、TMIn、TEIn、TIPIn、TMGa、TEGa、TIPGa、TIBGa 及 TTBGa 的至少其中之一以及 V 族材料:PH3、TBP、AsH3、DMAs、TMAs、TEAs、DEAs、TBAs、TESb、TMSb、DMHy、MMHy 及 NH3的至少其中之一。
[0019]较佳地，该阻隔层结构可由有机金属化学气相沉积法磊晶成长，且成长该阻隔层结构的材料可包括III族材料:TMIn、TMGa及TEGa的至少其中之一以及V族材料:PH3、TBP、AsH3、TBAs、TESb及NH3的至少其中之一。
[0020]较佳地，该集极层可由N型GaAs、AlGaAs、InGaAs、InGaP及InGaAsP的至少其中之一形成，该基极层可由P型GaAs、InGaAs、InGaAsN及GaAsSb的至少其中之一形成，该射极层可由N型AlGalnP、InGaP、InGaAsP及AlGaAs的至少其中之一形成，该射极盖层可由N型GaAs、InGaP、InGaAsP及AlGaAs的至少其中之一形成，该欧姆接触层可为N型GaAs及InGaAs的至少其中之一形成。
[0021]再者，根据本发明另一较佳实施例，本发明进一步提供一种异质接面双极性晶体管，包括:一基板，由GaAs形成；一晶体管，直接或间接地堆栈在该基板上；一次集极层，堆栈在该晶体管上，且一部份或全部次集极层由掺杂杂质至少包含Te及/或Se的N型II1-V族半导体形成；一阻隔层结构，直接或间接地堆栈在该次集极层上，且由以至少包含IV族原子为掺杂杂质的N型II1-V族半导体形成；一集极层，堆栈在该阻隔层结构上，且由N型II1-V族半导体形成；一基极层，堆栈在该集极层上，且由P型II1-V族半导体形成；一射极层，堆栈在该基极层上，且由不同于基极层的N型II1-V族半导体形成；一射极盖层，堆栈在该射极层上，且由N型II1-V族半导体形成；以及一欧姆接触层，堆栈在该射极盖层上，且由N型II1-V族半导体形成。
[0022]该晶体管可为场效晶体管(Field-Effect Transistor ;FET)，较佳地，该晶体管可为假性高电子迁移率晶体管(Pseudomorphic High Electron Mobility Transistor ；pHEMT)。
[0023]较佳地，该阻隔层结构可直接地堆栈在该次集极层上。
[0024]较佳地，该阻隔层结构可由单一阻隔层及多个阻隔层的其中之一形成。
[0025]根据本发明，该阻隔层结构可由以至少包含IV族原子为掺杂杂质的N型II1-V族半导体形成，其中该阻隔层结构中的IV族原子掺杂总量为一阻隔层的厚度T或多个阻隔层的厚度T的总和乘以该(多个)阻隔层的IV族原子掺杂浓度D可大于或等于1 X 1012cm 2 (亦即，ΣΤΧ? 会 1 X 1012cm 2)。
[0026]较佳地，该阻隔层结构中的IV族原子掺杂总量为一阻隔层的厚度T或多个阻隔层的厚度T的总和乘以该(多个)阻隔层的IV族原子掺杂浓度D可大于或等于1 X 1013cm 2 (亦即，ΣΤΧ? 会 1 X 1013cm 2)。
[0027]最佳地，该阻隔层结构中的IV族原子掺杂总量为一阻隔层的厚度T或多个阻隔层的厚度T的总和乘以该(多个)阻隔层的IV族原子掺杂浓度D可大于或等于1 X 1014cm 2 (亦即，ΣΤΧ? 会 1 X 1014cm 2)。
[0028]较佳地，该阻隔层结构可至少包含一阻隔层，且其IV族原子掺杂浓度可大于或等于 1 X 1018cm 3 ο
[0029]根据本发明，该阻隔层结构可由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGalnP的至少其中之一形成，或者可由上述的材料的组合及/或超晶格(superlattice)形成。
[0030]较佳地，该阻隔层结构可由GaAs、InGaAs、GaAsSb、InGaAsN、InGaAsP 及 InGaP 的至少其中之一形成，或者可由上述的材料的组合及/或超晶格(superlattice)形成