制作发光二极管封装结构的方法以及发光二极管元件的制作方法

专利名称：制作发光二极管封装结构的方法以及发光二极管元件的制作方法
技术领域：
本发明涉及一种半导体元件及其制作方法，且尤其涉及发光二极管封装结构的制作方法以及发光二极管元件。
背景技术：
对发光二极管的P/N结施加电压可使发光二极管发光。发光二极管元件可广泛地使用在各种应用中，例如指示器(indicator)、招牌、光源、以及其他种类的照明元件。可制作并进一步封装发光二极管元件以用于各种应用。一般而言，发光二极管的封装方法包括将多个发光二极管芯片分别接合至封装基板，然而，当发光二极管芯片的尺寸缩小时，这种封装方法并不符合成本效益并且存在许多工艺上的挑战。举例来说，随着发光二极管芯片的尺寸日益缩小，以打线接合的方式电性连接发光二极管芯片与对应的封装基板变得愈来愈困难，而这限制了打线接合工艺在小尺寸的发光二极管芯片的应用。再者，用以互相连接的打线接合工艺为一连续工艺(sequential process)，随着打线接合的数量增加，该连续工艺所需的组装时间(assembly time)会随之增加。此外，打线的长度会降低发光二极管封装的电性与光学特性。因此，急需一种可电性连接小尺寸的发光二极管并同时可减少工艺时间与制作成本的发光二极管封装结构及其制作方法。

发明内容
为克服现有技术的缺陷，本发明一实施例提供一种制作发光二极管封装结构的方法，包括将多个彼此分离的发光二极管芯片接合至一基板，其中各发光二极管芯片包括一 η 型掺杂层、一量子阱有源层、以及一 P型掺杂层；在彼此分离的发光二极管芯片与基板上沉积一隔离层；蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的局部以及部分的基板；形成多个电性连接结构在隔离层上以及导孔开口中以电性连接各发光二极管芯片的η型掺杂层与P型掺杂层之一与基板；以及将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。本发明另一实施例提供一种制作发光二极管封装结构的方法，包括提供多个彼此分离的发光二极管芯片，其中各发光二极管芯片包括位于一生长基板上的一 η型掺杂层、 一量子阱有源层、一 P型掺杂层与一 P型接触金属层；将彼此分离的发光二极管芯片的P型接触金属层接合至一基板；自彼此分离的发光二极管芯片移除生长基板；沉积一隔离层在彼此分离的发光二极管芯片与基板上；蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的多个部分以及基板的多个部分；沉积一内连线层在隔离层与导孔开口上， 以形成多个电性连接结构在各发光二极管芯片的η型掺杂层与基板之间；在各发光二极管芯片上形成一荧光粉层与一透镜；以及将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。本发明又一实施例提供一种发光二极管元件，包括一基板，包括一接点与一电极； 一发光二极管芯片，经由接点接合至基板；一隔离层，配置在发光二极管芯片与基板上，其中隔离层包括多个导孔开口以暴露出发光二极管芯片的多个部分与基板的电极；以及一内 连线层，配置在隔离层与导孔开口上，以电性连接发光二极管芯片与基板的电极。本发明提供了一种可电性连接小尺寸的发光二极管并同时可减少工艺时间与制 作成本。


图1-5示出本发明一个或多个实施例的一具有发光二极管芯片的半导体结构在 各晶片级封装步骤的剖面图。图6示出本发明的一个或多个实施例的图1-5的半导体结构中的一发光二极管的 剖面图。图7-8示出本发明另一实施例的具有发光二极管芯片的半导体结构在各晶片级 封装步骤的剖面图。其中，附图标记说明如下
100 半导体结构；
102、102a、102b 发光二极管芯片；
106 封装基板；
112 发光二极管、发光二极管元件；
114~承载基板；116 顶电极；
118 底电极；120 导电层；
126 硅晶片；128、130 薄介电膜；
132 穿硅导孔；134 薄介电材料层；
136、138 金属结构；140 隔离层；
142 导孔开口、开口；
144 内连线结构、重布线路；
146 荧光粉；148 透镜；
152 p型掺杂半导体层； 154 n型掺杂半导体层；
156 多重量子讲；
158、160 半导体材料膜； 166 半导体结构。
具体实施例方式为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配 合附图，作详细说明如下。可以了解的是，下述内容将提供许多不同的实施例，或是例子，以实施不同实施例的不同的特征。成分(或构件)与排列的特定例子如下所述以简化本说明书。当然，在此仅用以作为范例，并非用以限定本发明。本说明书在不同实施例中可能使用重复的标号及/ 或标示。此重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。图1-5示出本发明一个或多个实施例的一具有发光二极管芯片的半导体结构100 在各晶片级封装步骤的剖面图。图6示出本发明的一实施例的一发光二极管的剖面图。请参照图1-6，在此一并描述半导体结构100及其制作方法。请参照图1，半导体结构100包括多个发光二极管芯片102，这些发光二极管芯片 102接合一晶片级的封装基板106。在本实施例中，以二个发光二极管芯片102a、102b为例。 各发光二极管芯片102包括一发光二极管112与一承载基板114。发光二极管112包括一 η型掺杂半导体层与一 ρ型掺杂半导体层，η型掺杂半导体层与P型掺杂半导体层构成一 PN结，以在运作时发光。在本实施例中，发光二极管112更包括一多重量子阱(multiple quantum well, MQff)夹在PN结中，以调整特性与提升性能。 各发光二极管芯片102更包括一顶电极116(例如一 η型接点)与一底电极(例如一 ρ型接点)118，其分别连接至η型与ρ型掺杂半导体层。承载基板114邻近底电极118。在一实施例中，承载基板114为一重度掺杂硅基板，其用以提供发光二极管芯片机械强度、电性耦接路径与导热路径。发光二极管芯片102 可更包括一额外的导电层120 (也可称为一第二 ρ型接点)，材质例如为金属，以在晶片级封装工艺中降低接触阻抗并提升与封装基板106的接合效果(bonding effect)。封装基板106包括一硅晶片126。封装基板106更包括分别形成在硅晶片1 的顶面与底面上的薄介电膜128、130。薄介电膜1观、130可包括氧化硅、氮化硅、氮氧化硅、碳化硅、类钻碳(diamond-like carbon)、或其他适合的介电材料。在本实施例中，薄介电膜 128,130包括氧化硅，其形成方法包括热氧化法、化学气相沉积法、或其他适合的方法。各种穿硅导孔(through-silicon vias，TSVs) 132形成在硅晶片1 中，以电性连接发光二极管芯片102的电极。在一实施例中，穿硅导孔132包括导电材料，例如铜或其他适合的金属/金属合金。可以包括蚀刻步骤与沉积步骤的工艺形成穿硅导孔132。沉积的方法可包括物理气相沉积、电镀、前述的组合、或其他适合的方法。穿硅导孔132可还包括一薄介电材料层134，其形成在导孔的侧壁上以电性分隔穿硅导孔132与硅晶片126。薄介电材料层134可包括氧化硅、氮化硅、氮氧化硅、碳化硅、 类钻碳、或其他适合的介电材料。在本实施例中，薄介电材料层134包括氧化硅，且其形成方法包括热氧化法、化学气相沉积法、或其他适合的方法。在另一实施例中，可蚀刻硅晶片126以形成多个沟槽/导孔；将薄介电材料层134 形成在沟槽/导孔的侧壁上；将一铜籽晶层形成在薄介电材料层134上；之后，进行一电镀工艺以形成穿硅导孔132。在另一实施例中，薄介电膜1观/130与薄介电材料层134包括相似的材料并以相同的工艺同时形成，例如热氧化工艺或化学气相沉积工艺。封装基板106还包括各种位于硅晶片126的顶面与底面上的金属结构136、138。 金属结构136、138分别沉积在薄介电膜128、130上。金属结构136、138经由穿硅导孔132 彼此耦接。在封装阶段(packaging level)中，金属结构138作为发光二极管芯片102的电极。具体而言，底电极118经由导电层120、一金属结构136、与一穿硅导孔132而电性耦接至对应的金属结构138。发光二极管芯片102经由导电层120与金属结构136的一子集(subset)接合至硅晶片126。因此，金属结构136的该子集也可称为封装基板上的接点(bonding contact) 0 可适当地选择导电层120与金属结构136以使其可共晶接合(eutectic bonding)或是以其他适合的接合机制接合。在多个实施例中，金属结构136、138包括导电与导热性质良好的金属或金属合金，且其也需具有良好的接合特性，例如金、金合金、铜、铜合金、镍、镍合金、 钼、钼合金、钛、钛合金、或前述的组合。在另一实施例中，金属结构136、138与穿硅导孔132同时在相同的步骤中形成。举例来说，可蚀刻硅晶片126以形成沟槽/导孔；在沟槽/导孔的侧壁与硅晶片1 的表面上形成一薄介电材料层，从而产生薄介电材料层134与薄介电膜128、130 ；然后，以物理气相沉积的方式在沟槽/导孔的侧壁与硅晶片126的表面上形成一铜籽晶层；在铜籽晶层上形成一图案化光致抗蚀剂层，以定义出用以形成金属结构136、138的区域；以及进行一铜电镀工艺(copper plating process)以形成穿硅导孔132与金属结构136、138。之后，移除图案化光致抗蚀剂层。请参照图2，在发光二极管芯片102与封装基板106上沉积一隔离层(isolation layer) 140。具体而言，隔离层140覆盖发光二极管芯片102的顶电极116与封装基板106 的金属结构136以达到隔离与保护的效果。在一实施例中，隔离层140是共形(conformal) 的结构并具有单一厚度。在另一实施例中，隔离层140包括氧化硅、氧化铝、或其他适合的介电材料(例如一介电材料，其相对于发光二极管元件112所发出的光是透明的)，其形成方法为化学气相沉积法或其他方法。请参照图3，图案化隔离层140以形成各种导孔开口(或开口)142，导孔开口暴露出顶电极116与金属结构136以作为导电布线(electrical routing)。在一实施例中， 图案化隔离层140的方法包括光刻工艺与蚀刻工艺。图案化隔离层140的方法可为任何适合的光刻工艺与蚀刻工艺。举例来说，图案化隔离层140的表面的方法包括利用一连续的工艺来进行图案化，该连续的工艺包括图案化光致抗蚀剂、蚀刻、与剥除光致抗蚀剂 (photoresist stripping)。在又一实施例中，图案化光致抗蚀剂的方法包括光致抗蚀剂涂布、软烤、曝光图案、曝光后烘烤(post-exposure baking)、光致抗蚀剂显影、与硬烤。蚀刻工艺可包括干蚀刻,例如含氟等离子体蚀刻(fluorine-containing plasma etching)。或者是，蚀刻工艺包括湿式蚀刻，例如当隔离层140为氧化硅材质时可使用氢氟酸溶液。在另一实施例中，可采用光刻图案化法或是以其他适合的方法替换光刻图案化法，例如无掩模光亥丨J法(maskless photolithography)、电子束写入(electron-beam writing)、离子束写入、以及分子拓印(molecular imprint)。请参照图4，在隔离层140上并在开口 142中形成一内连线结构(interconnect feature) 144，以接触顶电极116与金属结构136。内连线结构144经由金属结构136与对应的穿硅导孔132而耦接顶电极116与对应的金属结构138。内连线结构144提供由发光二极管芯片102的电极至封装基板上的金属结构138的导电布线，因此，内连线结构144也可称为重布线路(re-distribution lines,RDLs)或微内连线(micro-interconnect)。因此，在封装阶段中，金属结构138可作为电极。内连线结构144可为金属层或是透明导电层， 例如铟锡氧化物(indium tin oxide, I TO)或铟锌氧化物(indium zinc oxide, IZ0)。在形成内连线结构144的过程中，可在隔离层140上沉积一阻挡层(其材质例如为钛)以及一金属籽晶层(其材质例如为铜)。可在金属籽晶层上形成一光致抗蚀剂层，并进行一光刻工艺以图案化该光致抗蚀剂层，之后，通过该图案化光致抗蚀剂层蚀刻该金属籽晶层，并进行金属电镀工艺以定义出作为微内连线的重布线路。内连线结构144可以一均勻的厚度覆
盖隔离层。请参照图5，将荧光粉(phosphor) 146配置在发光二极管芯片102的周围，以改变发光波长。在一实施例中，可在内连线结构144与隔离层140上形成埋置在一涂层材料 (coating material)中的荧光粉。荧光粉涂层的沉积方法可为利用一掩模或是以网版印刷的方式形成一表面荧光粉层，以仅覆盖位于发光二极管芯片102的顶面上的内连线结构 144与隔离层140。或者是，荧光粉涂层的沉积方法可为利用一喷雾工艺(spray process) 形成一共形的荧光粉层，其以均勻的厚度覆盖位于发光二极管芯片的顶面与侧壁上的内连线结构与隔离层。请再次参照图5，在荧光粉涂层上形成一透镜148，以进一步调整发出的光线所构成的发光图案的形状并提升发光效率。在一实施例中，透镜148的材质包括环氧树脂、硅树脂(silicone)或其他适合的材料。在一实施例中，透镜的制作方法包括配置一透镜模具 (lens molding)在发光二极管芯片上、将硅树脂注入透镜模具中、以及固化注入的硅树脂。将发光二极管芯片与硅基板切割成多个独立的发光二极管封装结构，以完成晶片级封装工艺。分离的发光二极管封装结构包括与切割过的封装基板106接合的独立的发光二极管芯片102。图6示出本发明一实施例的封装在半导体结构100中的发光二极管112的剖面图。发光二极管112包括一 ρ型掺杂半导体层152与一 η型掺杂半导体层154，其中ρ型掺杂半导体层152与η型掺杂半导体层IM构成一 PN结，以在运作的过程中发光。在一实施例中，P型掺杂半导体层152与η型掺杂半导体层IM分别包括掺杂的钽化镓(GaN)层。发光二极管112更包括一多重量子阱156插置在η型掺杂半导体层与ρ型掺杂半导体层之间，以调整发光二极管的特性与提升性能。多重量子阱156包括一由交替堆叠的二半导体材料膜158、160所构成的膜堆。在一实施例中，半导体材料膜158、160分别包括氮化铟镓(indium gallium nitride, InGaN)与钽化镓。半导体层可以适合的外延生长方法形成。在一实施例中，外延半导体层可以金属有机化学气相沉积法(metal organic chemical vapor deposition, M0CVD)沉积而得。以下将介绍一实施例的发光二极管芯片102的形成方法，其可称为一 ν流程 (v-flow)。在ν流程中，发光二极管112形成在一生长基板(growth substrate)上，生长基板的材质例如为蓝宝石。或者是，生长基板的材质包括碳化硅、硅、或其他材料。发光二极管112包括沉积在生长基板上的外延半导体层，其形成方法例如为金属有机化学气相沉积法或是其他适合的沉积工艺。沉积的外延层可包括一未掺杂的钽化镓层(un-doped GaN layer, un-GaN)、一 η型掺杂钽化镓层(n_GaN)、一多重量子阱有源层、以及一 ρ型掺杂钽化镓层(p-(iaN)。发光二极管可依据外延层的电性连接方式而具有不同的结构以及不同的工艺步骤。在本实施例中，P型掺杂钽化镓层与η型掺杂钽化镓层的接点金属化(contact metallization)可位于发光二极管的相对两侧上。对应的发光二极管芯片称为垂直型芯片(vertical die)。另外，一般而言，会在发光二极管被切割成彼此分离的芯片之前移除生长基板。为预备切割发光二极管，可在P型接触金属层上配置一重度掺杂的硅基板以作为承载基板114。然后，可将导电层(第二 ρ型接触金属层)120沉积在重度掺杂的硅层上，之后， 移除生长基板。就蓝宝石生长基板而言，移除生长基板的方法可包括利用雷射剥除(laser lift-off, LL0)法。对硅基(silicon-based)的生长基板而言，移除方法可为干式或湿式蚀刻法。可以同样的方法移除未掺杂的钽化镓层。移除生长基板与未掺杂的钽化镓层可暴露出η型掺杂钽化镓层。然后，将顶电极(η型接触金属层)116沉积在暴露出的η型掺杂钽化镓层上。将发光二极管与重度掺杂硅层切割成多个彼此分离的发光二极管芯片102。图7-8示出本发明另一实施例的具有发光二极管芯片的半导体结构166在各晶片级封装步骤的剖面图。请参照图7与图8，以下将介绍半导体结构166及其制作方法。请参照图7，半导体结构166相似于半导体结构100，两者差异之处在于半导体结构166的发光二极管芯片102没有承载基板。具体而言，半导体结构166的发光二极管芯片102各包括一发光二极管112、一顶电极116、以及底电极118。在本实施例中，顶电极 116接触发光二极管112的η型掺杂半导体层，底电极118接触发光二极管112的ρ型掺杂半导体层。发光二极管芯片102经由底电极118与金属结构(接点)136接合至封装基板 106。发光二极管芯片102可通过一称为i流程(i-flow)的工艺形成。举例来说，在i流程中形成垂直型芯片，在P型接触金属层沉积之后并在移除生长基板之前，切割生长基板上的发光二极管的外延层以形成多个彼此分离的芯片。只有在彼此分离的芯片接合至封装基板106之后才会移除生长基板。在移除生长基板与未掺杂钽化镓层(im-GaN)之后，顶电极(η型接点金属层)116沉积在发光二极管112的η型掺杂钽化镓层上，以形成发光二极管芯片的一 η型接点。请参照图8，随后用以形成重布线路144的工艺步骤相似于图2至图5的对应的工艺步骤。具体而言，在发光二极管芯片102与封装基板106上沉积一隔离层140。隔离层 140覆盖发光二极管芯片102与封装基板106以达到隔离与保护的功效。在一实施例中，隔离层140包括氧化铝(Al2O3)、氧化硅、或其他适合的介电材料，其在涂布(coating)或印刷工艺中沉积而成。图案化隔离层140以形成各种导孔开口，其暴露出顶电极116与金属结构136以作为导电布线。在一实施例中，图案化隔离层140的方法包括光刻工艺与蚀刻工艺。一内连线结构144形成在隔离层140上以及开口中，以接触顶电极116与金属结构136。内连线结构144耦接顶电极116并经由金属结构136与穿硅导孔132而耦接至对应的金属结构138。内连线结构144提供由发光二极管芯片102的电极至封装基板上的电极138的导电布线。内连线结构144可为一金属层或是一透明导电层，例如铟锡氧化物或铟锌氧化物。将一荧光粉146配置在发光二极管芯片102的周围，以改变发光波长。在一实施例中，可在内连线结构144与隔离层140上形成埋置在一涂层材料中的荧光粉。荧光粉涂层的沉积方法可为利用一掩模或是以网版印刷的方式形成一表面荧光粉层，以仅覆盖位于发光二极管芯片102的顶面上的内连线结构144与隔离层140。或者是，荧光粉涂层的沉积方法可为利用一喷雾工艺形成一共形的荧光粉层，以覆盖位于发光二极管芯片的顶面与侧壁上的内连线结构与隔离层。
在荧光粉涂层上形成一透镜148，透镜148具有一形状以提升发光效率。透镜148 的制作方法包括配置一透镜模具在发光二极管芯片上、将硅树脂注入透镜模具中、以及固化注入的硅树脂。将发光二极管芯片102与封装基板106切割成多个独立的发光二极管封装结构， 以完成晶片级封装工艺。分离的发光二极管封装结构包括独立的发光二极管芯片102，其与封装基板106接合。虽然前述多个实施例已介绍具有晶片级的发光二极管芯片封装结构的半导体结构及其制作方法，但也可在不偏离本发明的精神下对前述实施例作出取代或是修改。在另一实施例中，发光二极管芯片的另一种结构包括一水平式芯片(horizontal die)，也通称为正面型发光二极管(face-up LED)。在正面型发光二极管(以钽化镓发光二极管为例) 中，P型掺杂钽化镓层与η型掺杂钽化镓层的接点金属化会位于发光二极管的同一侧上。在一实施例中，可以一曝光显影工艺图案化与蚀刻η型掺杂钽化镓层与多重量子阱层，以暴露出部分P型掺杂钽化镓层。形成一金属插塞(metal plug)，以接触ρ型掺杂钽化镓层并提供一 P型接点(p-contact)或是一 ρ型电极。在发光二极管的同一侧上也形成η型电极， 以连接η型掺杂钽化镓层。再者，可根据ρ型接点与η型接点连接至封装基板106的金属结构138所需的导电布线而图案化隔离层140与内连线结构144。在另一实施例中，接合发光二极管芯片至封装基板的方法还包括形成一导热路径 (thermal conductive path)，以将彼此分离的发光二极管芯片所产生的热能导出。在又一实施例中，在将多个彼此分离的发光二极管芯片102切割成多个发光二极管封装结构前， 移除封装基板106。在另一实施例中，每一对金属结构136、138可通过不只一个穿硅导孔 132而彼此耦接。在一发光二极管芯片的实施例中，可对调η型掺杂层与ρ型掺杂层，如此一来，则顶电极接触P型掺杂层而底电极接触η型掺杂层。因此，本发明提供一种制作发光二极管封装结构的方法。该方法包括将多个彼此分离的发光二极管芯片接合至一基板，其中各发光二极管芯片包括一 η型掺杂层、一量子阱有源层、以及一P型掺杂层。该方法还包括在彼此分离的发光二极管芯片与基板上沉积一隔离层，以及蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的局部以及部分的基板。该方法还包括形成多个电性连接结构在隔离层上以及导孔开口中，以电性连接各发光二极管芯片的η型掺杂层与P型掺杂层其中之一与基板。将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。在本实施例中，将彼此分离的发光二极管芯片接合至基板的步骤包括将彼此分离的发光二极管芯片其中之一的一 P型接触金属层接合至一位于基板上的接点，其中P型接触金属层电性连接彼此分离的发光二极管芯片的P型掺杂层。将彼此分离的发光二极管芯片接合至基板的步骤包括将彼此分离的发光二极管芯片的P型掺杂层电性连接至接点。将彼此分离的发光二极管芯片接合至基板的步骤可包括将彼此分离的发光二极管芯片其中之一的一电极接合至一位于基板上的接点。基板包括多个穿硅导孔，且各穿硅导孔耦接Π 型掺杂层与P型掺杂层其中之一。在另一实施例中，将彼此分离的发光二极管芯片接合至基板的步骤包括形成一导热路径，以将热能自彼此分离的发光二极管芯片其中之一导出。在又一实施例中，将彼此分离的发光二极管芯片接合至基板的步骤包括将彼此分离的发光二极管芯片其中之一的一生长基板接合至一位于基板上的接点。形成电性连接结构的步骤可包括沉积一内连线层， 并以内连线层填满导孔开口形成多个电性导孔至各发光二极管芯片的多个外露部以及基板的多个外露部。在另一实施例中，沉积内连线层的步骤包括在隔离层上沉积一阻挡层，以及在阻挡层上沉积一金属籽晶层。在金属籽晶层上形成一光致抗蚀剂层，以及图案化光致抗蚀剂层以定义出一个或多个沟槽，以作为一个或多个重布线路。金属电镀沟槽以形成一个或多个金属重布线路并以金属填满导孔开口，以及移除光致抗蚀剂层。在又一实施例中，沉积内连线层的步骤包括在隔离层上沉积一透明导电层，并以透明导电层填满导孔开口。在另一实施例中，彼此分离的发光二极管芯片其中一的多个外露部包括一 η型接点金属化，基板的多个外露部包括一配置在基板上的接点电极，其中沉积内连线层的步骤包括形成一电性连接结构在η型接点金属化与接点电极之间。彼此分离的发光二极管芯片其中之一的多个外露部包括一 P型接点金属化，基板的多个外露部包括一配置在基板上的接点电极，其中沉积内连线层的步骤包括形成一电性连接结构在P型接点金属化与接点电极之间。该方法可更包括在将彼此分离的发光二极管芯片接合至基板之后并在沉积隔离层之前，自彼此分离的发光二极管芯片其中之一移除一生长基板。该方法可还包括在将彼此分离的发光二极管芯片切割成多个发光二极管封装结构之前，移除基板。该方法可更包括在形成电性连接结构之后并在切割彼此分离的发光二极管芯片与基板之前，在各发光二极管芯片上形成一荧光粉层与一透镜。本发明也提供另一种制作发光二极管封装结构的方法。该方法包括提供多个彼此分离的发光二极管芯片，其中各发光二极管芯片包括位在一生长基板上的一 η型掺杂层、 一量子阱有源层、一 P型掺杂层与一 P型接触金属层。该方法更包括将彼此分离的发光二极管芯片的P型接触金属层接合至一基板；自彼此分离的发光二极管芯片移除生长基板； 以及沉积一隔离层在彼此分离的发光二极管芯片与基板上。蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的多个部分以及基板的多个部分。沉积一内连线层在隔离层与导孔开口上，以形成多个电性连接结构在各发光二极管芯片的η型掺杂层与基板之间。该方法更包括在各发光二极管芯片上形成一荧光粉层与一透镜；以及将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。在本实施例中，将彼此分离的发光二极管芯片的ρ型接触金属层接合至基板可使彼此分离的发光二极管芯片的P型掺杂层电性连接基板。蚀刻隔离层的步骤包括形成多个导孔开口以暴露出彼此分离的发光二极管芯片的η型掺杂层。沉积内连线层的步骤可包括金属电镀一金属层以填满导孔开口并形成一电性连接结构在η型掺杂层与一位于基板上的电极之间。沉积内连线层的步骤可包括沉积一透明导电层在隔离层上并填满导孔开口以形成一电性连接结构在η型掺杂层与一位于基板上的电极之间。本发明还提供一半导体结构的一实施例。半导体结构包括一基板，包括一接点与一电极；一发光二极管芯片，经由接点接合至基板；一隔离层，配置在发光二极管芯片与基板上，其中隔离层包括多个导孔开口以暴露出发光二极管芯片的多个部分与基板的电极; 以及一内连线层，配置在隔离层与导孔开口上，以电性连接发光二极管芯片与基板的电极。 在本实施例中，接点与电极经由一埋在基板中的穿硅导孔而彼此电性连接。本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，任何所属技
11术领域中普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种制作发光二极管封装结构的方法，包括将多个彼此分离的发光二极管芯片接合至一基板，其中各所述发光二极管芯片包括一 η型掺杂层、一量子阱有源层、以及一 ρ型掺杂层；在所述多个彼此分离的发光二极管芯片与该基板上沉积一隔离层； 蚀刻该隔离层以形成多个导孔开口，从而暴露出各所述发光二极管芯片的多个部分以及该基板的多个部分；形成多个电性连接结构在该隔离层上以及所述多个导孔开口中，以电性连接各所述发光二极管芯片的该η型掺杂层与该P型掺杂层其中之一与该基板；以及将所述多个彼此分离的发光二极管芯片与该基板切割成多个发光二极管封装结构。
2.如权利要求1所述的制作发光二极管封装结构的方法，其中将所述多个彼此分离的发光二极管芯片接合至该基板的步骤包括将所述多个彼此分离的发光二极管芯片其中之一的一电极接合至一形成在该基板上的接点。
3.如权利要求1所述的制作发光二极管封装结构的方法，其中该基板包括多个穿硅导孔，且各所述穿硅导孔耦接该η型掺杂层与该P型掺杂层其中之一。
4.如权利要求1所述的制作发光二极管封装结构的方法，其中形成所述多个电性连接结构的步骤包括沉积一内连线层，并以该内连线层填满所述多个导孔开口，以形成多个电性导孔至各所述发光二极管芯片的被暴露出的所述多个部分以及该基板的被暴露出的所述多个部分。
5.如权利要求4所述的制作发光二极管封装结构的方法，其中沉积该内连线层的步骤包括在该隔离层上沉积一阻挡层； 在该阻挡层上沉积一金属籽晶层； 在该金属籽晶层上形成一光致抗蚀剂层；图案化该光致抗蚀剂层以定义出一个或多个沟槽，以作为一个或多个重布线路； 金属电镀所述多个沟槽一金属以形成一个或多个金属重布线路并以该金属填满所述多个导孔开口 ；以及移除该光致抗蚀剂层。
6.如权利要求4所述的制作发光二极管封装结构的方法，其中沉积该内连线层的步骤包括在该隔离层上沉积一透明导电层，并以该透明导电层填满所述多个导孔开口。
7.如权利要求1所述的制作发光二极管封装结构的方法，更包括在将所述多个彼此分离的发光二极管芯片接合至该基板之后并在沉积该隔离层之前， 自所述多个彼此分离的发光二极管芯片其中之一移除一生长基板。
8.一种制作发光二极管封装结构的方法，包括提供多个彼此分离的发光二极管芯片，其中各所述发光二极管芯片包括位于一生长基板上的一 η型掺杂层、一量子阱有源层、一 P型掺杂层与一 P型接触金属层； 将所述多个彼此分离的发光二极管芯片的该P型接触金属层接合至一基板； 自所述多个彼此分离的发光二极管芯片移除该生长基板；沉积一隔离层在所述多个彼此分离的发光二极管芯片与该基板上； 蚀刻该隔离层以形成多个导孔开口，从而暴露出各所述发光二极管芯片的多个部分以及该基板的多个部分；沉积一内连线层在该隔离层与所述多个导孔开口上，以形成多个电性连接结构在各所述发光二极管芯片的该η型掺杂层与该基板之间；在各所述发光二极管芯片上形成一荧光粉层与一透镜；以及将所述多个彼此分离的发光二极管芯片与该基板切割成多个发光二极管封装结构。
9.一种发光二极管元件，包括 一基板，包括一接点与一电极；一发光二极管芯片，经由该接点接合至该基板；一隔离层，配置在该发光二极管芯片与该基板上，其中该隔离层包括多个导孔开口以暴露出该发光二极管芯片的多个部分与该基板的该电极；以及一内连线层，配置在该隔离层与所述多个导孔开口上，以电性连接该发光二极管芯片与该基板的该电极。
10.如权利要求9所述的发光二极管元件，其中该接点与该电极经由一埋在该基板中的穿硅导孔而彼此电性连接。
全文摘要
一种制作发光二极管封装结构的方法及发光二极管元件，该方法包括将多个彼此分离的发光二极管芯片接合至一基板，其中各发光二极管芯片包括一n型掺杂层、一量子阱有源层、以及一p型掺杂层；在彼此分离的发光二极管芯片与基板上沉积一隔离层；蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的局部以及部分的基板；形成多个电性连接结构在隔离层上以及导孔开口中以电性连接各发光二极管芯片的n型掺杂层与p型掺杂层之一与基板；以及将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。此外，本发明另一实施例提供一种发光二极管元件。本发明提供了一种可电性连接小尺寸的发光二极管并同时可减少工艺时间与制作成本。
文档编号H01L33/00GK102593275SQ20111013300
公开日2012年7月18日 申请日期2011年5月18日 优先权日2011年1月13日
发明者余致广, 夏兴国 申请人:台湾积体电路制造股份有限公司