专利名称：台面工艺可控硅芯片结构和实施方法
技术领域：
本发明涉及一种台面工艺可控硅芯片结构，还涉及一种台面工艺可控硅芯片实施方法，属于电力半导体器件制造技术领域。
背景技术：
功率可控硅在中、高压电力半导体器件芯片的制造中，至今仍广泛采用台面工艺制造技术，如图1-4所示，硅圆片正面的沟槽内生长了一层30 50um厚的钝化玻璃膜，由于该玻璃膜的膨胀系数比硅大很多(一般钝化玻璃的膨胀系数为4. 4士0. 4X ΙΟ"6 /°C，而硅的膨胀系数为2.6X10_6 /°C)，玻璃烧结完成后，正面沟槽内的玻璃膜产生了一个很大的收缩应力，拉动硅圆片向上弯曲，由于硅圆片的弯曲使得硅片中心区域和光刻掩膜版不能贴紧而产生缝隙，造成废品产生，经常会掉片，且硅圆片破碎率很高，这种方法只适合于Φ2 英寸 Φ4英寸硅圆片的制程，很难将以上技术用于Φ5英寸 Φ4英寸的硅圆片制程。
发明内容
本发明的目的是提供一种台面工艺可控硅芯片结构，还提供一种台面工艺可控硅芯片实施方法。本发明采用的技术方案是台面工艺可控硅芯片结构，包括N+型阴极区、正面P型短基区、玻璃钝化膜、正面沟槽、SiO2保护膜、硅单晶片、门极铝电极和阴极铝电极，所述硅单晶片正面设有正面P型短基区，所述硅单晶片背面设有背面P型区，所述正面P型短基区表面设有SiO2保护膜、门极铝电极和阴极铝电极，所述正面P型短基区和硅单晶片上设有正面沟槽，所述正面沟槽位于门极铝电极和阴极铝电极两侧，所述阴极铝电极和正面P 型短基区之间设有N+型阴极区，所述对通隔离扩散区底部设有背面应力平衡槽，所述背面应力平衡槽顶部和侧壁设有玻璃膜，所述背面P型区和玻璃钝化膜表面上设有多层金属电极。所述对通隔离扩散区深度为100-180um，所述对通隔离扩散区宽度的最小值为 80-200um。台面工艺可控硅芯片实施方法，包括生长氧化层步骤、光刻对通隔离扩散区窗口步骤、对通隔离扩散步骤、正面P型短基区和背面P型阳基区扩散步骤、光刻阴极区窗口步骤、阴极区磷扩散步骤、光刻沟槽窗口及沟槽腐蚀步骤、沟槽内填充玻璃及烧结步骤、光刻引线孔步骤、正面蒸镀铝膜步骤、反刻铝电极步骤、背面蒸镀金属电极步骤和后续处理步骤，所述生产氧化层步骤为硅单晶片化学抛光、清洗及生长氧化层；所述对通隔离扩散步骤为对通隔离扩散，形成P型隔离带；所述正面P型短基区和背面P型阳基区扩散步骤为正面 P型短基区和背面P型阳极区进行同时扩散并生长氧化层；所述阴极区磷扩散步骤为N+型阴极区磷扩散并生长氧化层；所述光刻沟槽窗口及沟槽腐蚀步骤为光刻正面的腐蚀窗口， 并在正面腐蚀出一定深度的环形沟槽；所述沟槽内填充玻璃及烧结步骤为在沟槽内填充玻璃并进行烧结，烧成后的玻璃膜作为P-N结的终端钝化膜，生长LTO钝化膜，对玻璃膜进行
3保护；所述光刻引线孔步骤为在正面光刻门极区和阴极区的引线孔，在正面蒸镀铝膜，反刻正面的铝电极，合金，去除背面氧化层，背面蒸镀金属电极；所述后续处理步骤为芯片测试和分选，划片，进行芯片分离，检验、包装，所述光刻阴极区窗口步骤为光刻正、背面的腐蚀窗口 ；并在正、背面同时腐蚀出沟槽，沟槽深度为100-180um，沟槽宽度为80-200um，背面沟槽一定处在背面的对通隔离区内，且槽内的硅表面上任何一点与对通隔离P-N结的最短距离大于或等于30 um，在正面和背面的沟槽内填充玻璃并进行烧结，烧成后正面沟槽的玻璃膜作为P-N结的钝化膜，烧成后背面沟槽的玻璃膜作为平衡正面收缩力整平硅片，在玻璃转化点-(10 20) °C下退火3- ，实现降低玻璃膨胀系数。本发明的优点是结构和工艺成熟、制造过程简单、制造的芯片击穿电压特性好、 合格率较高、且产品可靠性较高，在硅片背面的芯片无源区挖出了一个相邻芯片共用的沟槽，我们称之谓应力平衡槽，该应力平衡槽内填充了玻璃并烧结，在其顶部和侧壁形成了一层玻璃膜，该玻璃膜利用其较大的收缩应力来抵消正面玻璃膜的收缩应力，使硅片平整、玻璃钝化后的制程无障碍、降低制程中硅圆片的破碎率，采用了两面同时加工的方法，在玻璃烧结的降温过程中增加了在“玻璃转化点-(10 20) °C”下退火工艺使玻璃膨胀系数进一步降低。
下面结合附图和具体实施方式
对本发明作进一步详细描述。图1为背景技术提到的台面工艺可控硅芯片结构示意图。图2为背景技术提到的台面工艺可控硅芯片制造过程示意图。图3为背景技术用于大直径硅圆片后的硅片弯曲度示意图。图4为背景技术的玻璃烧结温度曲线。图5本发明的台面工艺可控硅芯片结构示意图。图6本发明的台面工艺可控硅芯片制造过程示意图，其中a、硅单晶片生长氧化层，b、光刻对通隔离扩散区的窗口，C、对通隔离扩散，d、ρ型短基区扩散，e、光刻阴极区窗口，f、N+型阴极区磷扩散，g、光刻腐蚀窗口并腐蚀槽，h、沟槽内填充玻璃并烧结，i、光刻正面引线孔，j、正面蒸镀铝膜，k、反刻正面铝电极，1、背面蒸镀金属电极。图7为本发明技术用于大直径硅圆片后的硅片弯曲度示意图。图8为本发明技术的玻璃烧结温度曲线。其中1、N+型阴极区，2、正面P型短基区，3、玻璃钝化膜，4正面沟槽，5、Si02保护膜，6、硅单晶片，7、门极铝电极，8、阴极铝电极，9、背面金属电极，10、背面P型区，11、背面应力平衡槽内的玻璃膜，12、对通隔离扩散区，13、背面应力平衡槽。
具体实施例方式实施例1
如图5所示，本发明的台面工艺可控硅芯片结构，包括N+型阴极区1、正面P型短基区 2、玻璃钝化膜3、正面沟槽4、Si02保护膜5、硅单晶片6、门极铝电极7和阴极铝电极8，硅单晶片6正面设有正面P型短基区2，硅单晶片6背面设有背面P型区10，正面P型短基区2 表面设有SW2保护膜5、门极铝电极7和阴极铝电极8，正面P型短基区2和硅单晶片6上设有正面沟槽4，正面沟槽4位于门极铝电极7和阴极铝电极8两侧，阴极铝电极8和正面 P型短基区2之间设有N+型阴极区1，对通隔离扩散区12底部设有背面应力平衡槽13，对通隔离扩散区12深度为lOOum，对通隔离扩散区12宽度的最小值为80um，背面应力平衡槽 13顶部和侧壁设有玻璃膜11，背面P型区10和玻璃钝化膜11表面上设有多层金属电极9。
如图6、图7和图8所示，台面工艺可控硅芯片实施方法，包括
生长氧化层步骤对硅单晶片进行化学抛光，对抛光后的硅片进行RCA清洗、甩干，将硅片置于1100°C下的氧气氛下氧化，氧化时间为5小时，要求生长的氧化层厚度为1. Oum ； 光刻对通隔离扩散区窗口步骤利用勻胶机将光刻胶涂敷在硅片的正、反两面，经 950C /20min的前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
对通隔离扩散步骤a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；C、在硅片的正、反两面涂硼源；d、硼予沉积，在1070°C、氮气和氧气气氛下，扩散1.6 h，形成P型沉积层，要求Rn =4. 5 Ω / □；e、推结，在1270°C、氮气和氧气气氛下，扩散130h，形成P型隔离扩散区；
正面P型短基区和背面P型阳基区扩散步骤a、对硅片进行RCA清洗，用去离子水冲洗 15次；b、甩干；C、在硅片的正、反两面涂硼源；d、硼予沉积，在9405°C、氮气和氧气气氛下， 扩散0. 9 h，形成P型沉积层，要求Rn =25 Ω / □；e、推结，在1250°C、氮气和氧气气氛下，扩散18h，在硅片的正、反两面形成P型扩散区；
光刻阴极区窗口步骤利用勻胶机将光刻胶涂敷在硅片的正、反两面，经95°C /20min 的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
阴极区磷扩散步骤a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；C、磷予沉积，在950°C下，通入携带POCL3的氮气和氧气，扩散1. 3h，形成N+沉积层，要求Rn =1 Ω / □； d、推结，在1195°C、氮气和氧气气氛下，扩散3. 4h，形成阴极区扩散层；
光刻沟槽窗口及沟槽腐蚀步骤利用勻胶机将光刻胶涂敷在硅片的正、反两面，经 950C /20min的前烘，利用光刻机、掩膜版进行双面曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，洗净，烘干，利用HF: HN03:CH3C00H=3 1 1的腐蚀液同时腐蚀出正面和背面的沟槽，去残胶，洗净，甩干；
沟槽内填充玻璃及烧结步骤配制好玻璃糊，将玻璃糊刮到硅片表面，擦掉沟槽外的玻璃糊，按照图8所示的温度曲线进行烧结；
光刻引线孔步骤利用勻胶机将光刻胶涂敷在硅片正面，经95°C /20min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀掉正面窗口的二氧化硅膜，同时将背面的二氧化硅膜腐蚀干净，去残胶，洗净，甩干；
正面蒸镀铝膜步骤利用高真空电子束蒸发台在硅片的正面蒸镀一层5um厚的高纯铝
膜；
反刻铝电极步骤利用勻胶机将光刻胶涂敷在硅片的正面，经95°C /20min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用磷酸腐蚀液腐蚀去掉窗口的铝，去残胶，洗净， 甩干；
背面蒸镀金属电极步骤喷砂去除背面的氧化层，清洗干净，利用高真空电子束蒸发
5台在硅片的背面蒸镀钛(0. Ium厚)一镍(0.5um厚)一银(1. 2um厚)的多层金属电极； 后续处理步骤a、芯片测试和分选；b、划片，进行芯片分离；C、检验；d、包装。实施例2
如图5所示，本发明的台面工艺可控硅芯片结构，包括N+型阴极区1、正面P型短基区 2、玻璃钝化膜3、正面沟槽4、SiO2保护膜5、硅单晶片6、门极铝电极7和阴极铝电极8，硅单晶片6正面设有正面P型短基区2，硅单晶片6背面设有背面P型区10，正面P型短基区 2表面设有S^2保护膜5、门极铝电极7和阴极铝电极8，正面P型短基区2和硅单晶片6 上设有正面沟槽4，正面沟槽4位于门极铝电极7和阴极铝电极8两侧，阴极铝电极8和正面P型短基区2之间设有N+型阴极区1，对通隔离扩散区12底部设有背面应力平衡槽13， 对通隔离扩散区12深度为140um，对通隔离扩散区12宽度的最小值为140um，背面应力平衡槽13顶部和侧壁设有玻璃膜11，背面P型区10和玻璃钝化膜11表面上设有多层金属电极9。如图6、图7和图8所示，台面工艺可控硅芯片实施方法，包括
生长氧化层步骤对硅单晶片进行化学抛光，对抛光后的硅片进行RCA清洗、甩干，将硅片置于1150°C下的氧气氛下氧化，氧化时间为8小时，要求生长的氧化层厚度为1. 5um ； 光刻对通隔离扩散区窗口步骤利用勻胶机将光刻胶涂敷在硅片的正、反两面，经 IOO0C /25min的前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
对通隔离扩散步骤a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；C、在硅片的正、反两面涂硼源；d、硼予沉积，在1080°C、氮气和氧气气氛下，扩散1.8 h，形成P型沉积层，要求1^=5 Ω/□；e、推结，在1275°C、氮气和氧气气氛下，扩散140 h，形成P型隔离扩散区；
正面P型短基区和背面P型阳基区扩散步骤a、对硅片进行RCA清洗，用去离子水冲洗 15次；b、甩干；C、在硅片的正、反两面涂硼源；d、硼予沉积，在955°C、氮气和氧气气氛下，扩散1. Oh,形成P型沉积层，要求R π =35 Ω / □；e、推结，在1260°C、氮气和氧气气氛下，扩散 25h，在硅片的正、反两面形成P型扩散区；
光刻阴极区窗口步骤利用勻胶机将光刻胶涂敷在硅片的正、反两面，经100°C /25min 的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
阴极区磷扩散步骤a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；C、磷予沉积，在1000 °C下，通入携带POCL3的氮气和氧气，扩散1. 5h，形成N+沉积层，要求 Rn=3Q/D ；d、推结，在1205°C、氮气和氧气气氛下，扩散4. 0h，形成阴极区扩散层；
光刻沟槽窗口及沟槽腐蚀步骤利用勻胶机将光刻胶涂敷在硅片的正、反两面，经 IOO0C /25min的前烘，利用光刻机、掩膜版进行双面曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，洗净，烘干，利用HF: HN03:CH3C00H=4 1 1的腐蚀液同时腐蚀出正面和背面的沟槽，去残胶，洗净，甩干；
沟槽内填充玻璃及烧结步骤配制好玻璃糊，将玻璃糊刮到硅片表面，擦掉沟槽外的玻璃糊，按照图8所示的温度曲线进行烧结；
光刻引线孔步骤利用勻胶机将光刻胶涂敷在硅片正面，经100°C /25min的前烘，利用
6光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀掉正面窗口的二氧化硅膜，同时将背面的二氧化硅膜腐蚀干净，去残胶，洗净，甩干；
正面蒸镀铝膜步骤利用高真空电子束蒸发台在硅片的正面蒸镀一层6um厚的高纯铝
膜；
反刻铝电极步骤利用勻胶机将光刻胶涂敷在硅片的正面，经100°C /25min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用磷酸腐蚀液腐蚀去掉窗口的铝，去残胶，洗净， 甩干；
背面蒸镀金属电极步骤喷砂去除背面的氧化层，清洗干净，利用高真空电子束蒸发台在硅片的背面蒸镀钛(0. Ium厚)一镍(0.5um厚)一银(1. 2um厚)的多层金属电极； 后续处理步骤a、芯片测试和分选；b、划片，进行芯片分离；C、检验；d、包装。实施例3
如图5所示，本发明的台面工艺可控硅芯片结构，包括N+型阴极区1、正面P型短基区 2、玻璃钝化膜3、正面沟槽4、SiO2保护膜5、硅单晶片6、门极铝电极7和阴极铝电极8，硅单晶片6正面设有正面P型短基区2，硅单晶片6背面设有背面P型区10，正面P型短基区 2表面设有S^2保护膜5、门极铝电极7和阴极铝电极8，正面P型短基区2和硅单晶片6 上设有正面沟槽4，正面沟槽4位于门极铝电极7和阴极铝电极8两侧，阴极铝电极8和正面P型短基区2之间设有N+型阴极区1，对通隔离扩散区12底部设有背面应力平衡槽13， 对通隔离扩散区12深度为180um，对通隔离扩散区12宽度的最小值为200um，背面应力平衡槽13顶部和侧壁设有玻璃膜11，背面P型区10和玻璃钝化膜11表面上设有多层金属电极9。如图6、图7和图8所示，台面工艺可控硅芯片实施方法，包括
生长氧化层步骤对硅单晶片进行化学抛光，对抛光后的硅片进行RCA清洗、甩干， 将硅片置于1200°C下的氧气氛下氧化，氧化时间为10小时，要求生长的氧化层厚度为 1. 8um ；
光刻对通隔离扩散区窗口步骤利用勻胶机将光刻胶涂敷在硅片的正、反两面，经 105°C /30min的前烘，利用双面光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
对通隔离扩散步骤a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；C、在硅片的正、反两面涂硼源；d、硼予沉积，在1090°C、氮气和氧气气氛下，扩散池，形成P型沉积层， 要求Rd =5. 5 Ω / □；e、推结，在1280°C、氮气和氧气气氛下，扩散150h，形成P型隔离扩散区；
正面P型短基区和背面P型阳基区扩散步骤a、对硅片进行RCA清洗，用去离子水冲洗 15次；b、甩干；C、在硅片的正、反两面涂硼源；d、硼予沉积，在970°C、氮气和氧气气氛下，扩散1. 1 h，形成P型沉积层，要求Rn =45 Ω / □；e、推结，在1270°C、氮气和氧气气氛下，扩散 38 h，在硅片的正、反两面形成P型扩散区；
光刻阴极区窗口步骤利用勻胶机将光刻胶涂敷在硅片的正、反两面，经105°C /30min 的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，去残胶，洗净，甩干；
阴极区磷扩散步骤a、对硅片进行RCA清洗，用去离子水冲洗15次；b、甩干；C、磷予沉积，在1080°C下，通入携带POCL3的氮气和氧气，扩散1.7 h，形成N+沉积层，要求 Rn=4.0Q/D ；d、推结，在1215°C、氮气和氧气气氛下，扩散4. 6h，形成阴极区扩散层；
光刻沟槽窗口及沟槽腐蚀步骤利用勻胶机将光刻胶涂敷在硅片的正、反两面，经 105°C /30min的前烘，利用光刻机、掩膜版进行双面曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀去掉窗口的二氧化硅膜，洗净，烘干，利用HF: HN03:CH3C00H=4 1 1的腐蚀液同时腐蚀出正面和背面的沟槽，去残胶，洗净，甩干；
沟槽内填充玻璃及烧结步骤配制好玻璃糊，将玻璃糊刮到硅片表面，擦掉沟槽外的玻璃糊，按照图8所示的温度曲线进行烧结；
光刻引线孔步骤利用勻胶机将光刻胶涂敷在硅片正面，经105°C /30min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用氢氟酸缓冲腐蚀液腐蚀掉正面窗口的二氧化硅膜，同时将背面的二氧化硅膜腐蚀干净，去残胶，洗净，甩干；
正面蒸镀铝膜步骤利用高真空电子束蒸发台在硅片的正面蒸镀一层8um厚的高纯铝
膜；
反刻铝电极步骤利用勻胶机将光刻胶涂敷在硅片的正面，经105°C /30min的前烘，利用光刻机、掩膜版进行曝光，显影，坚膜，利用磷酸腐蚀液腐蚀去掉窗口的铝，去残胶，洗净， 甩干；
背面蒸镀金属电极步骤喷砂去除背面的氧化层，清洗干净，利用高真空电子束蒸发台在硅片的背面蒸镀钛(0. Ium厚)一镍(0.5um厚)一银(1. 2um厚)的多层金属电极； 后续处理步骤a、芯片测试和分选；b、划片，进行芯片分离；C、检验；d、包装。
权利要求
1.台面工艺可控硅芯片结构，包括N+型阴极区、正面P型短基区、玻璃钝化膜、正面沟槽、SiO2保护膜、硅单晶片、门极铝电极和阴极铝电极，所述硅单晶片正面设有正面P型短基区，所述硅单晶片背面设有背面P型区，所述正面P型短基区表面设有SiO2保护膜、门极铝电极和阴极铝电极，所述正面P型短基区和硅单晶片上设有正面沟槽，所述正面沟槽位于门极铝电极和阴极铝电极两侧，所述阴极铝电极和正面P型短基区之间设有N+型阴极区， 其特征在于所述对通隔离扩散区底部设有背面应力平衡槽，所述背面应力平衡槽顶部和侧壁设有玻璃膜，所述背面P型区和玻璃钝化膜表面上设有多层金属电极。
2.根据权利要求1所述的台面工艺可控硅芯片结构，其特征在于所述对通隔离扩散区深度为100-180um，所述对通隔离扩散区宽度的最小值为80-200um。
3.台面工艺可控硅芯片实施方法，包括生长氧化层步骤、光刻对通隔离扩散区窗口步骤、对通隔离扩散步骤、正面P型短基区和背面P型阳基区扩散步骤、光刻阴极区窗口步骤、 阴极区磷扩散步骤、光刻沟槽窗口及沟槽腐蚀步骤、沟槽内填充玻璃及烧结步骤、光刻引线孔步骤、正面蒸镀铝膜步骤、反刻铝电极步骤、背面蒸镀金属电极步骤和后续处理步骤，所述生产氧化层步骤为硅单晶片化学抛光、清洗及生长氧化层；所述对通隔离扩散步骤为对通隔离扩散，形成P型隔离带；所述正面P型短基区和背面P型阳基区扩散步骤为正面P型短基区和背面P型阳极区进行同时扩散并生长氧化层；所述阴极区磷扩散步骤为N+型阴极区磷扩散并生长氧化层；所述光刻沟槽窗口及沟槽腐蚀步骤为光刻正面的腐蚀窗口，并在正面腐蚀出一定深度的环形沟槽；所述沟槽内填充玻璃及烧结步骤为在沟槽内填充玻璃并进行烧结，烧成后的玻璃膜作为P-N结的终端钝化膜，生长LTO钝化膜，对玻璃膜进行保护； 所述光刻引线孔步骤为在正面光刻门极区和阴极区的引线孔，在正面蒸镀铝膜，反刻正面的铝电极，合金，去除背面氧化层，背面蒸镀金属电极；所述后续处理步骤为芯片测试和分选，划片，进行芯片分离，检验、包装，其特征在于所述光刻阴极区窗口步骤为光刻正、背面的腐蚀窗口 ；并在正、背面同时腐蚀出沟槽，沟槽深度为100-180um，沟槽宽度为80-200um， 背面沟槽一定处在背面的对通隔离区内，且槽内的硅表面上任何一点与对通隔离P-N结的最短距离大于或等于30 um，在正面和背面的沟槽内填充玻璃并进行烧结，烧成后正面沟槽的玻璃膜作为P-N结的钝化膜，烧成后背面沟槽的玻璃膜作为平衡正面收缩力整平硅片， 在玻璃转化点-(10 20) °C下退火3- ，实现降低玻璃膨胀系数。
全文摘要
本发明涉及台面工艺可控硅芯片结构，包括N+型阴极区、正面P型短基区、玻璃钝化膜、正面沟槽、SiO2保护膜、硅单晶片、门极铝电极和阴极铝电极，所述硅单晶片正面设有正面P型短基区，所述硅单晶片背面设有背面P型区，所述正面P型短基区表面设有SiO2保护膜、门极铝电极和阴极铝电极，所述正面P型短基区和硅单晶片上设有正面沟槽，所述正面沟槽位于门极铝电极和阴极铝电极两侧，所述阴极铝电极和正面P型短基区之间设有N+型阴极区，其特征在于所述对通隔离扩散区底部设有背面应力平衡槽。本发明的优点是结构和工艺成熟、制造过程简单、制造的芯片击穿电压特性好、合格率较高、且产品可靠性较高。
文档编号H01L27/082GK102244078SQ20111021322
公开日2011年11月16日 申请日期2011年7月28日 优先权日2011年7月28日
发明者周榕榕, 沈怡东, 王成森, 黎重林 申请人:启东市捷捷微电子有限公司