专利名称：含有数字合金位错隔离层的大失配外延缓冲层结构及制备的制作方法
技术领域：
本发明属于大晶格失配外延材料及其制备领域，特别涉及一种含有数字合金位错隔离层的大晶格失配外延材料缓冲层结构及其制备方法。
背景技术：
随着半导体能带工程的发展和材料外延技术的进步，与衬底晶格失配的异质外延材料得到了越来越多的重视。在衬底上外延晶格失配材料时，在失配外延层足够薄的情况下，外延层的晶格常数在因晶格失配而产生的形变能的作用下会与衬底的晶格常数保持一致，以避免产生位错。然而，当外延厚度超过一定厚度(称为临界厚度)时，晶格失配外延层的晶格常数将自发恢复到其固有的晶格常数，从而产生失配位错和降低材料质量。临界厚度的大小与两种材料间的晶格失配度大小有关，一般而言，晶格失配度越大，临界厚度越小；晶格失配度越小，临界厚度越大。对于要生长厚度较厚的与衬底具有较大晶格失配度的异质外延材料，通常需要在大晶格失配外延材料和衬底之间插入缓冲层结构，将失配位错和缺陷限制在缓冲层中，并尽量减少穿透缓冲层的所谓穿透位错，从而改善缓冲层上大晶格失配外延材料的材料质量。例如，截止波长大于1. 7 μ m的所谓波长扩展InGaAs探测器在空间遥感与成像等方面有着重要的应用，通过增加、Gai_xAs中h的组分X，可以将 InxGa1^xAs探测器的截止波长向长波方向扩展，但这同时会引起LxGi^xAs材料和InP衬底间的晶格失配。例如，要将InGaAs探测器的截止波长从1. 7 μ m扩展到2. 5 μ m，就需要使 In组分从0. 53增加至0. 8，这会使InGaAs与InP衬底间的晶格失配达到+1.8%，如此大的晶格失配很容易使材料中产生缺陷及位错，限制器件性能的进一步提高。为了改进材料质量，可以在LP衬底和Ina8Giia2As材料之间生长一层组分连续渐变的InxGi^xAs缓冲层，其组分值χ由与MP晶格匹配的0. 53连续变化到0. 8，组分渐变的hxGai_xAs缓冲层可以释放晶格失配产生的应力，减少Ina8Giia2As材料中产生的缺陷及位错。然而，在组分连续渐变的缓冲层中，位错较容易沿着外延层向上延伸，甚至延伸至缓冲层表面，使得缓冲层表面不能形成完美的晶格结构，从而影响缓冲层上大晶格失配外延材料的晶格质量。另一方面，组分连续渐变的缓冲层中的组分变化速率不能太快，否则会引起晶格弛豫的不完全和晶格位错的增多，所以缓冲层厚度较厚。但是，缓冲层在光学及电学上均没有特殊作用，所以人们希望能在保证缓冲层作用的基础上生长更薄的缓冲层。研究发现，应变补偿超晶格对材料中的穿透位错具有一定的隔离作用，可以阻挡一部分穿透位错向上延伸。但是，应变补偿超晶格可能会对器件造成一些负面作用，例如对于截止波长约2. 4μ m的扩展波长Ina8Giia2As探测器及其阵列应用而言，通常需要采用背面进光的倒扣封装模式。若在缓冲层中采用InAsAna53Giia47As或者InAsAna52Ala48As应变补偿超晶格位错隔离层，都将会对入射光有所吸收，从而影响探测器的外量子效率。另一方面，在材料设计及生长过程中，应变补偿超晶格的厚度进行细致优选以保证不引入多余的应力，这个过程较为复杂且难度较高。针对大晶格失配外延材料缓冲层工艺实现中存在的问题，有必要探索一种更合适的缓冲层结构和方案，可以实现快速有效的晶格弛豫而释放应力，同时克服应变补偿超晶格位错隔离层的缺点。
发明内容
本发明所要解决的技术问题是提供一种含有数字合金位错隔离层的大晶格失配外延材料缓冲层结构及其制备方法，该材料含有数字合金位错隔离层，能使大晶格失配外延材料在缓冲层中快速有效地发生弛豫而释放应力，对穿透位错进行隔离，从而减少缓冲层上外延材料的穿透位错密度，提高缓冲层上大晶格失配外延材料的晶格质量和光电特性，并且克服了传统应变补偿超晶格位错隔离层禁带宽度较小及参数调整较复杂的缺点。本发明的一种含有数字合金位错隔离层的大晶格失配外延材料缓冲层结构，其特征在于在组分渐变缓冲层中插入η层数字合金位错隔离层材料；其中，η为自然数，
1 ^ η ^ 5ο所述数字合金位错隔离层材料由周期厚度为0. 5-2nm的短周期超晶格构成。所述数字合金位错隔离层材料组分与缓冲层的组分相同。所述数字合金位错隔离层材料的厚度为20 200nm。本发明的一种含有数字合金位错隔离层的大晶格失配外延材料缓冲层结构的制备方法，包括调节束源温度，在衬底上生长一层组分渐变缓冲层，按当前渐变组分通过生长短周期超晶格构成数字合金位错隔离层；继续调节束源温度，生长组分渐变缓冲层，按当前渐变组分再生长一层数字合金位错隔离层；再生长组分渐变缓冲层，按此顺序直至缓冲层组分渐变至所需值，即得。本发明的涉及原理如下(1)缓冲层结构设计在组分连续渐变缓冲层中插入η层数字合金位错隔离层材料，将组分连续渐变缓冲层分隔成η+1层，η为自然数，根据缓冲层上的大晶格失配材料与衬底间的晶格失配度大小来选取η的数值，晶格失配度较小时η可较小，而晶格失配度较大时则需要η较大。但是位错隔离层只能起到隔离位错的作用，过大的η既有所浪费也会使生长过程过于复杂，所以η —般不需要太大，即可。插入的数字合金位错隔离层可以有效阻止位错的向上延伸和积累，有利于晶格失配应力在缓冲层中的释放。由于插入的数字合金位错隔离层的组分与缓冲层插入位置的组分一致，因此其插入位置、层数及厚度等可以根据具体情况在较大范围进行自由的调节。另一方面，可以适当增大组分渐变缓冲层中的组分变化速率，只要保证不影响上层缓冲层的晶格质量，从而可以减小缓冲层厚度。(2)位错隔离层结构设计位错隔离层的目的是阻挡位错和应力的向上延伸和积累，数字合金结构由于存在原子混杂过程，对位错的阻挡能起到很好的效果。数字合金由周期厚度较薄(0.5-2nm)的短周期超晶格构成，数字合金材料的组分通过短周期超晶格中两种材料的相对厚度来进行调整和控制。一般来说，数字合金位错隔离层的厚度不需要很厚 (约IOOnm即可)。有益效果本发明的材料含有数字合金位错隔离层，能使大晶格失配外延材料在缓冲层中快速有效地发生弛豫而释放应力，对穿透位错进行隔离，从而减少缓冲层上外延材料的穿透位错密度，提高缓冲层上大晶格失配外延材料的晶格质量和光电特性，并且克服了传统应变补偿超晶格位错隔离层禁带宽度较小及参数调整较复杂的缺点；制备方法工艺简单，成本低，具有良好的应用前景。
图1是含有数字合金位错隔离层的大晶格失配外延材料缓冲层结构相对衬底的晶格失配度变化示意图；图2是InP衬底上Ina8Giia2As大晶格失配外延材料缓冲层结构h组分变化示意图；图3是InP衬底上Ina8Giia2As大晶格失配外延材料缓冲层结构示意图；图4是GaAs衬底上Ina 3A10.7As大晶格失配外延材料缓冲层结构h组分变化示意图；图5是GaAs衬底上Ina3Ala7As大晶格失配外延材料缓冲层结构示意图。
具体实施例方式下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。实施例1用于InP衬底上外延Ina8Giia2As大晶格失配材料的含有InGaAs数字合金位错隔离层的缓冲层结构(1)为在InP衬底上外延厚度较厚的高质量M^Giia2As大晶格失配材料，需要在外延Ljiia2As材料之前先生长缓冲层；(2)采用常规分子束外延方法生长材料，缓冲层结构中h组分变化示意图如图2 所示，缓冲层结构示意图如图3所示，在hx(iai_xAS组分渐变缓冲层中插入2层InGaAs数字合金，将缓冲层平均分为3部分；(3)缓冲层结构的生长过程由与LP衬底晶格匹配的Ina53Giia47As材料的生长参数开始，通过同时升高h束源温度和降低( 束源温度，将组分渐变至62Ga0. 38As,生长时间1750秒，厚度为0.5 μ m(具体升降温幅度、速率可以根据要求进行调整)；(4)生长InAsAna53GEia47As短周期超晶格构成Ina62GEta38As数字合金位错隔离层，每个周期厚度lnm，其中InAs与In0.53Ga0.47As的厚度分别为0. 19nm和0. 81nm，总共包含100个短周期，即数字合金位错隔离层厚度为IOOnm(周期数及厚度也可以适当进行调整)；(5)继续生长组分渐变InGaAs缓冲层，通过同时升高化束源温度和降低( 束源温度，将组分渐变至Ina71Giia29As,生长时间1750秒，生长厚度同样为0. 5 μ m ；(6)生长100个周期的InAsAna53GEia47As短周期超晶格，构成Ina71GEta29As数字合金位错隔离层，每个周期厚度lnm，其中InAs与Ina53G^l47As的厚度分别为0. 38nm和 0. 62nm ；
(7)最后再生长0. 5 μ m厚的组分渐变InGaAs缓冲层，通过同时升高h束源温度和降低( 束源温度，将组分渐变至Ina8GEta2As,生长时间1750秒，生长厚度为0. 5 μ m ；(8)缓冲层结构生长完成，再在其上生长的Ina8Giia2As大晶格失配材料将具有较好的材料质量，可应用于器件结构。实施例2用于GaAs衬底上外延Ina 3Α1α 7As大晶格失配材料的含有InAlAs数字合金位错隔离层的缓冲层结构(1)为在GaAs衬底上外延厚度较厚的高质量M3Ala7As大晶格失配材料，需要在外延h.3Ala7As材料之前先生长缓冲层；(2)采用常规分子束外延方法生长材料，缓冲层结构中h组分变化示意图如图4 所示，缓冲层结构示意图如图5所示，在^xAlhAs组分渐变缓冲层中插入2层InAlAs数字合金，将缓冲层平均分为3部分；(3)缓冲层结构的生长过程由与GaAs衬底晶格匹配的AlAs材料的生长参数开始， 开启h束源快门并将h束源温度从低温开始连续升温，同时Al束源温度连续降温，将组分渐变至Ina Ala9As,生长时间1750秒，厚度为0. 5 μ m(具体升降温幅度、速率可以根据要求进行调整)；(4)生长Ina52Altl.48As/A1As短周期超晶格构成InaiAla9As数字合金位错隔离层， 每个周期厚度lnm，其中Ina52Ala48As和AlAs的厚度分别为0. 19nm和0. 81nm,总共包含100 个短周期，即数字合金位错隔离层厚度为IOOnm(周期数及厚度也可以适当进行调整)；(5)继续生长组分渐变InAlAs缓冲层，通过同时升高h束源温度和降低Al束源温度，将组分渐变至Ina2Ala8As,生长时间1750秒，生长厚度同样为0. 5 μ m ；(6)生长100个周期的In0.52Al0.48As/AlAs短周期超晶格，构成Ina2Ala8As数字合金位错隔离层，每个周期厚度lnm，其中Ina52Ala48As和AlAs的厚度分别为0. 38nm和 0. 62nm ；(7)最后再生长0. 5 μ m厚的组分渐变InAlAs缓冲层，通过同时升高h束源温度和降低Al束源温度，将组分渐变至Ina3Ala7As,生长时间1750秒，生长厚度为0. 5 μ m ；(8)缓冲层结构生长完成，再在其上生长的Ina3Ala7As大晶格失配材料将具有较好的材料质量，可应用于器件结构。
权利要求
1.一种含有数字合金位错隔离层的大晶格失配外延材料缓冲层结构，其特征在于在组分渐变缓冲层中插入η层数字合金位错隔离层材料；其中，η为自然数，1 < η < 5。
2.根据权利要求1所述的一种含有数字合金位错隔离层的大晶格失配外延材料缓冲层结构，其特征在于所述数字合金位错隔离层材料由周期厚度为0. 5-2nm的短周期超晶格构成。
3.根据权利要求1所述的一种含有数字合金位错隔离层的大晶格失配外延材料缓冲层结构，其特征在于所述数字合金位错隔离层材料组分与缓冲层的组分相同。
4.根据权利要求1所述的一种含有数字合金位错隔离层的大晶格失配外延材料缓冲层结构，其特征在于所述数字合金位错隔离层材料的厚度为20 200nm。
5.一种含有数字合金位错隔离层的大晶格失配外延材料缓冲层结构的制备方法，包括调节束源温度，在衬底上生长一层组分渐变缓冲层，按当前渐变组分通过生长短周期超晶格构成数字合金位错隔离层；继续调节束源温度，生长组分渐变缓冲层，按当前渐变组分再生长一层数字合金位错隔离层；再生长组分渐变缓冲层，按此顺序直至缓冲层组分渐变至所需值，即得。
全文摘要
本发明涉及一种含有数字合金位错隔离层的大晶格失配外延材料缓冲层结构及其制备方法，在组分渐变缓冲层中插入n层数字合金位错隔离层材料。制备方法，包括调节束源温度，在衬底上生长一层组分渐变缓冲层，按当前渐变组分通过生长短周期超晶格构成数字合金位错隔离层；继续调节束源温度，生长组分渐变缓冲层，按当前渐变组分再生长一层数字合金位错隔离层；再生长组分渐变缓冲层，按此顺序直至缓冲层组分渐变至所需值，即得。本发明能使大晶格失配外延材料在缓冲层中快速有效地发生弛豫而释放应力，对穿透位错进行隔离，从而减少缓冲层上外延材料的穿透位错密度，提高缓冲层上大晶格失配外延材料的晶格质量和光电特性。
文档编号H01L31/00GK102254954SQ201110240308
公开日2011年11月23日 申请日期2011年8月19日 优先权日2011年8月19日
发明者张永刚, 顾溢 申请人:中国科学院上海微系统与信息技术研究所