专利名称：一种用于集成电路制造的场区隔离方法
技术领域：
本发明属于集成电路制造工艺技术领域，具体是一种实现场区隔离的工艺方法。
背景技术：
随着半导体工艺技术的发展，MOS晶体管的尺寸不断缩小。然而目前传统的硅基半导体工艺线宽已接近物理极限，这种情况下，如何提升晶体管沟道载流子迁移率以提升晶体管性能已成为半导体制造领域的一个重要问题。为解决这一问题，目前采用最广的就是应变硅技术，即通过不同的工艺方法使硅沟道发生应变，从而改变硅沟道的能带结构，进而提升沟道载流子迁移率(参见文献J.L.Hoyt，H. Μ. Nayfeh, et al. , "Strained Silicon MOSFET Technology", in IEDM Tech. Dig.，2002，pp23_26 ；及文献S. E. Thompson, M. Armstrong, et al. , "A90-nm Logic Technology Featuring Strained-Silicon，，，IEEE Trans. On Electron Devices, Vol. 51, No. 11，ppl790_1797，2004)。此外，提高载流子迁移率还可以通过采用其它高迁移率材料来实现，如锗(Ge)，其电子迁移率是硅的2. 7倍，空穴迁移率是硅的3. 8倍；目前具有良好性能的锗MOS晶体管实例已经制备出来(参见文献 T. Nishimura, C. H. Lee, et al. , "Eletron Mobility in High-k Ge-MISFETs Goes Up to Higher” in VLSI Tech. Dig.，2010，pp209_210.)。另外，在集成电路制造工艺中，一个很重要的问题是晶体管与晶体管之间的隔离， 即场区隔离，如图1所示。局部氧化隔离(L0C0S)和浅槽隔离(STI)是被广泛采用的两种场区隔离方法，如图2和图3所示。L0C0S隔离是通过氧化场区硅衬底材料获得氧化隔离层。其大致实施步骤是首先在硅衬底上生长一层热氧化层并淀积一层氮化硅层；而后光刻有源区，并以光刻胶为掩膜刻蚀场区的热氧化层和氮化硅层；随后将硅片送入氧化炉以氮化硅为掩膜氧化获得场区氧化隔离层。而对于Ge衬底来说，由于Ge的氧化物不稳定，不能作为场区隔离材料，因此传统的L0C0S隔离方法不适用于锗基集成电路制造工艺。STI隔离是把场区硅衬底刻蚀掉，用化学气相沉积(CVD)法往场区硅槽里填充氧化硅。其大致实施步骤是首先在硅衬底上生长一层热氧化层并淀积一层氮化硅层；光刻有源区并以光刻胶为掩膜刻蚀掉场区的热氧化层和氮化硅层，并进一步向下刻蚀场区硅衬底开出隔离槽；去除光刻胶并用CVD法向隔离槽中填充氧化硅；随后用化学机械抛光法 (CMP)以氮化硅层为停止层去除多余的氧化硅；最后用湿法腐蚀去除氮化硅层和热氧化层。由此看出，1)STI方法比L0C0S方法更复杂，2)同时STI必须要用CMP工艺，工艺成本更高，且对锗基片来说会带来一定的碎片风险。因此，传统的STI方法亦不适用于锗基集成电路制造工艺。
发明内容
基于上述情况，本发明的目的是提供一种场区隔离方法，利用该方法解决锗基等集成电路工艺中的场区隔离问题。本发明的隔离方法，其基本原理是通过在场区注入硅离子(Si+)，并利用热氧化形成场区氧化硅隔离层。本发明的具体技术方案如下1)在半导体衬底上通过光刻定义出有源区和场区；2)利用注入掩膜在场区进行硅离子注入；3)去除注入掩膜；4)热氧化获得场区氧化硅隔离层；5)通过选择腐蚀去除有源区表面氧化物，获得场区隔离结构。所述半导体衬底可以是锗、硅、硅锗合金、砷化镓、铟镓砷中的一种。所述注入掩膜可以是光刻胶、氧化硅、氮化硅、金属薄膜等，也可以上述薄膜的任何可能的组合掩膜，掩膜总厚度范围为IOnm 10 μ m。所述场区硅离子注入的能量范围为20KeV 200KeV，注入剂量范围为1012/cm2 1019/cm2，具体数值由场区隔离氧化硅层的设计厚度决定。所述热氧化获得场区氧化硅的氧化气氛为氧气，氧化温度范围为300°C 1200 "C。在有源区和场区定义之后，在场区注入硅离子，去除注入掩膜之后，利用热氧化在场区生成隔离所需要的氧化硅，最后利用选择腐蚀去除有源区表面热氧化生成的氧化物。 本发明既可以获得用于集成电路制造工艺的场区隔离结构，同时工艺制备流程采用常用工艺，制备方法简单。
下面结合附图与具体实施方式
对本发明作进一步说明图1是集成电路制造工艺中的场区隔离示意图；图2是LOCOS隔离方法示意图，其中(a)为流程图，(b)为工艺示意图；图3是STI隔离方法示意图，其中(a)为流程图，(b)为工艺示意图；图4是本发明所述的隔离方法流程图；图5是以锗衬底平面工艺为例对本发明作详细说明，其中图5 (a)是在锗衬底上淀积一层氧化硅作注入掩膜，并涂上一层光刻胶；图5 (b)是在锗衬底上光刻和刻蚀定义出有源区和场区；图5 (C)是去除光刻胶；图5(d)是以氧化硅为注入掩膜对场区进行硅离子注入；图5 (e)是通过湿法腐蚀去除有源区表面的氧化硅注入掩膜；图5(f)是利用热氧化生成场区氧化硅隔离层，同时在有源区表面会生成氧化锗；图5 (g)是通过湿法腐蚀去除有源区表面氧化锗，获得最终的场区隔离结构。图6是以锗衬底多栅工艺为例对本发明作详细说明，其中图6 (a)是在锗衬底上淀积一层氧化硅作注入掩膜，并涂上一层光刻胶；图6 (b)是在锗衬底上光刻和刻蚀定义出有源区和场区；图6 (C)是去除光刻胶；图6(d)是以氧化硅为注入掩膜对场区进行硅离子注入；图6 (e)是通过湿法腐蚀去除有源区表面的氧化硅注入掩膜；
图6(f)是利用热氧化生成场区氧化硅隔离层，同时在有源区表面会生成氧化锗；图6 (g)是通过湿法腐蚀去除有源区表面氧化锗，获得最终的场区隔离结构。
具体实施例方式本发明的场区隔离方法的基本流程如图4所示，在有源区和场区定义之后，在场区注入硅离子，去除注入掩膜之后，利用热氧化在场区生成隔离所需要的氧化硅，最后利用选择腐蚀去除有源区表面热氧化生成的氧化物。下面以锗衬底和氧化硅掩膜为例，对本发明所述隔离方法做进一步详细说明，如图5和图6所示，其中图5为平面工艺，图6为多栅工艺。首先，在锗衬底上淀积一层氧化硅作离子注入掩膜，如图5(a)和图6(a)所示，所述氧化硅掩膜厚度根据注入能量和剂量而定，所述氧化硅掩膜的厚度范围为IOnm IOum;然后，光刻定义出有源区和场区，并以光刻胶为掩膜用干法或湿法刻蚀的方法去除场区表面的氧化硅掩膜层，如图5(b)和图6(b)所示，其中，图6(b)的多栅工艺中，还需要进一步向下将锗衬底刻蚀一定深度，刻蚀深度由多栅晶体管沟道的高度决定；然后，去除有源区表面光刻胶，如图5(c)和图6(c)所示；随后，利用有源区表面的氧化硅作注入掩膜对场区进行硅离子注入，如图5(d)和图6(d)所示，所述硅离子注入的能量和剂量由场区隔离层的设计厚度决定，硅离子注入的能量范围是20KeV 200KeV，所述硅离子注入的剂量范围为1012/cm2 1019/cm2 ；然后，利用湿法刻蚀办法去除有源区表面的氧化硅掩膜层，如图5(e)和图6(e)所示；然后，将基片装入氧化炉中进行热氧化，生成所需要的场区氧化硅隔离层，如图 5(f)和图6(f)所示，所述热氧化的气氛是氧气，所述热氧化的温度范围是300°C 1200°C; 氧化过程中，有源区表面也会有氧化锗生成；最后，利用湿法腐蚀的办法将有源区表面的氧化锗去除，获得最终的场区隔离结构，如图5(g)和图6(g)所示。本发明所述的隔离方法，既可以获得用于集成电路制造工艺的场区隔离结构，同时工艺制备流程采用常用工艺，制备方法简单。
权利要求
1.一种用于集成电路制造的场区隔离方法，其步骤包括1)在半导体衬底上通过光刻定义出有源区和场区；2)利用注入掩膜在场区进行硅离子注入；3)去除注入掩膜；4)热氧化获得场区氧化硅隔离层；5)通过选择腐蚀去除有源区表面氧化物，获得场区隔离结构。
2.如权利要求1所述的方法，其特征在于，所述半导体衬底是锗、硅、硅锗合金、砷化镓、铟镓砷中的一种。
3.如权利要求1所述的方法，其特征在于，所述注入掩膜是光刻胶、氧化硅、氮化硅、金属薄膜或上述薄膜的任何可能的组合掩膜，掩膜总厚度范围为IOnm 10 μ m。
4.如权利要求1所述的方法，其特征在于，所述场区硅离子注入的能量范围为20KeV 200KeV，注入剂量范围为1012/cm2 1019/cm2。
5.如权利要求1所述的方法，其特征在于，所述热氧化获得场区氧化硅的氧化气氛为氧气，氧化温度范围为300°C 1200°C。
全文摘要
本发明公开了一种用于集成电路制造的场区隔离方法，该方法在有源区和场区定义之后，在场区注入硅离子，去除注入掩膜之后，利用热氧化在场区生成隔离所需要的氧化硅，最后利用选择腐蚀去除有源区表面热氧化生成的氧化物。本发明既可以获得用于集成电路制造工艺的场区隔离结构，同时工艺制备流程采用常用工艺，制备方法简单。
文档编号H01L21/762GK102270598SQ201110240190
公开日2011年12月7日 申请日期2011年8月19日 优先权日2011年8月19日
发明者云全新, 安霞, 张兴, 黄如 申请人:北京大学