集成电路装置及其制造方法
【技术领域】
[0001]本发明是关于一种集成电路装置及其制造方法，特别是关于一种可避免邻近的导电层短路的连接器存取区域设计及其制造方法。
【背景技术】
[0002]集成电路的尺寸持续变得更小，以便配合一既定面积中的更多电路。多层集成电路已经使在一组平行导电层中的导电层的宽度，以及分离导电层的介电层的宽度缩小。然而，关于层间连接器(包括接触个别的导电层的插塞及通道)的侧向尺寸或直径常常是足够大的，以能使单一层间连接器接触两个邻近的导电层的可能性已经变成一项间题。虽然已因应于此关键所在来设计各种机构，但是没有一种对于所有情况而言都是理想的。举例而言，请参见下述共同审理中的美国专利申请案号:13/049，303，其申请日为2011年3月16日，名称为「供具有叠层接触层的IC装置用的减少的掩模数目」；及13/114,931，申请日为2011年5月24日，名称为「多层连接构造及其制造方法」。
【发明内容】
[0003]关于于下所讨论的各种例子，如果一个与一导电层的一特定接触区域接触的层间连接器的尺寸及/或位置被设计成使其伏在一邻近导电层的一部分上面，则不存在有伤害，因为那部分的邻近导电层并不会导电。
[0004]一种集成电路装置，包括一组平行导体及层间连接器。此组平行导体朝一第一方向延伸。导体包括一组位于不同导体上的导电接触区域。接触区域定义一接触平面，并使导体延伸在接触平面下方。一组接触区域定义一条与第一方向夹出一斜角的线。层间连接器系与接触区域电性接触，并延伸在接触平面上方。至少某些层间连接器伏在邻接于接触区域的导电体上面，但与邻接于接触区域的导电体电性地隔离，层间连接器系与这些接触区域电性接触。
[0005]另一种集成电路装置，包括多个导电层、多个介电层以及刻蚀停止层。多个导电层彼此互相平行且朝第一方向延伸。多个介电层系与多个导电层平行且交错排列。第一刻蚀停止层位于介电层及导电层之上，且不与导电层接触。
[0006]在集成电路装置的某些例子中，此组平行导体包括一组导电层，而接触平面大致垂直于导电层。在某些例子中，导电层具有大致与接触平面对准的上部边缘，且一电性绝缘材料覆盖除了接触区域以外的这些上部边缘。在某些例子中，导电层具有阶梯状的上部边缘，阶梯状的上部边缘包括接触区域及在接触平面下方的隔开的凹槽区域，而电性绝缘材料覆盖凹槽区域。在某些例子中，斜角小于45°，且可以是5°至27°。在某些例子中，接触区域沿着第一方向比沿着一垂直于第一方向及平行于接触平面的横向来得长。
[0007]—种与一集成电路装置一起使用的方法系用以于构建与导体电性接触的层间连接器，集成电路装置包括一连接器存取区域，而连接器存取区域包括朝一第一方向延伸的一组平行导体。导电接触区域系形成于不同的导体上，接触区域定义一接触平面，导体延伸在接触平面下方。此形成步骤包括:沿着一条与第一方向夹出一斜角的线来为此组接触区域定方位。层间连接器系被构建成与接触区域电性接触，层间连接器延伸在接触平面上方。至少某些层间连接器伏在邻接于接触区域的导电体上面，层间连接器系与这些接触区域电性接触；然而，这种覆盖的层间连接器系与邻近的导电体电性地隔离。
[0008]一种集成电路装置的制造方法，包括形成平行且朝第一方向延伸的多个导电层，各导电层上具有绝缘层与刻蚀停止层。形成多个介电层于多个导电层之间，介电层系与导电层交错排列。形成第一刻蚀停止层于介电层及导电层之上，且不与导电层接触。
[0009]在某些例子中，此形成步骤包括沿着此线遮蔽集成电路装置的一部分，并刻蚀未被遮蔽的导体的那些部分。在某些例子中，此形成步骤包括沿着此线遮蔽集成电路装置的一部分，并氧化未被遮蔽的导体的那些部分。在某些例子中，此形成步骤包括沿着一条与第一方向夹出小于45°的斜角的线来为此组接触区域定方位，而于其他例子中，此形成步骤包括沿着一条与第一方向夹出5°至27°的斜角的线来为此组接触区域定方位。在某些例子中，此形成步骤系被实现以构建接触区域，其沿着第一方向比沿着一垂直于第一方向及平行于接触平面的横向来得长。
[0010]在其他例子中，此形成步骤更包括:沉积一第一介电层于集成电路装置上方以覆盖接触平面；沉积一第二介电层于第一介电层上；建立一第一组沟道，其完全地通过第二介电层及部分地通过第一介电层，以能使第一组沟道具有在接触平面上方的隔开的底部，第一组沟道沿着一横贯于第一方向的第二方向被定方位；以及以与第一组沟道相交并露出这些接触区域的方式，沿着此线建立一第二中断沟道于第一介电层中，而没有通过第二介电层。第二介电层沉积步骤可能使用一种建立硬性掩模作为第二介电层的材料被实现。
[0011]通过检阅以下图式、详细说明及权利要求范围，可以理解本发明的其他实施样态及优点。
【附图说明】
[0012]图1为显示层间连接器如何由于层间连接器的侧向尺寸或误置或两者而可能电连接至邻近的导电层的已知技术集成电路(IC)装置的一部分的简化三维图。
[0013]图2为类似于图1的视图，其显示提供一条线的导电接触区域的概念，此条线的接触区域定义一接触平面，于接触平面的其余导电层不具有导电性。
[0014]图3显示图2的构造，其中一连串的层间连接器是从接触区域延伸并大致垂直于接触平面被定方位。
[0015]图4显示图2的构造，其中层间连接器系被配置以接触接触区域并大致平行于接触平面延伸。
[0016]图5-图8A显示用以建立与导电层接触的层间连接器的第一方法。
[0017]图5显示具有光刻胶掩模的IC装置的连接器存取区域，光刻胶掩模沿着一条与导电层的方向夹出一锐角而被定方位的线而形成于连接器存取区域的上表面上。
[0018]图5A为沿着图5的线5A-5A的简化剖面图，其显示掩模如何于那个位置沿着掩模伏在单一层间连接器上面。
[0019]图6显示在刻蚀未被掩模覆盖的导电层的部分以建立沟道之后的图5A的构造。
[0020]图6A为在移除掩模之后的图6的构造的三维视图，其显示在沟道之内的导电层的延伸部。
[0021]图7显示在一种填满沟道并覆盖被刻蚀构造的上表面的刻蚀停止材料的沉积之后的图6A的构造。
[0022]图7-图8A显示应用至图7的构造以建立图8及图8A的构造的额外沉积、图案化及刻蚀步骤，其中层间连接器经由导电层的延伸部电连接至选择的导电层。
[0023]图9A-图11显示图5-图8A的例子的替代方案。
[0024]图9A-图9U显不一顺序的步骤,其中图5的光刻胶掩模材料系被一介电掩模材料置换，伴随着氧化所产生的构造。因此露出的导电层的上部氧化并变成导电的，从而有效地降低它们的高度，如图9L所示。然后，形成与导电层的延伸部接触的层间导体。
[0025]图1OA-图11显示由图9A-图9U的步骤所产生的构造。
[0026]图12-图22显示用以建立与导电层接触的层间连接器的另一种方法。
[0027]图12显示在沉积一个包括一下介电层及一上硬性掩模层的隔离层之后，图5的IC装置的连接器存取区域，但没有光刻胶图案化的掩模。
[0028]图13为在建立一图案化的光刻胶层于硬性掩模层上之后的图12的构造的俯视平面图，其中硬性掩模层定义一连串垂直于导电层的方向被定方位的第一间隙。
[0029]图13A为在刻蚀图13的构造以于图案化的光刻胶层中的于第一间隙构建沟道之后的沿着图13的线13A-13A的剖面图，这些沟道经由硬性掩模层及经由介电层分开。
[0030]图13B为沿着图13的线13B-13B的剖面图。
[0031]图14为在移除图案化的光刻胶层之后的图13A及图13B的构造的三维视图。
[0032]图15及图15A为图14的构造的三维及俯视平面图，其显示位于定义一第二间隙的硬性掩模层上的一第二图案化的光刻胶层。如于图5所示，第二间隙系被定方位成与导电层的方向夹出一锐角，从而越过一些第一间隙。
[0033]图15B及图15C为沿着图15A的线15B-15B及15C-15C的剖面图。
[0034]图16A及图16B为在刻蚀由第二间隙(由第二图案化的光刻胶层所定义)露出的介电材料之后，沿着图16的线16A-16A及16B-16B的剖面图，藉以暴露出导电层的上端的部分。
[0035]图17及图17A为显示位于一导电层的上端的一接触区域的