一例子的形状的放大局部俯视平面图。
[0036]图18、图18A及图18B为在移除第二图案化的光刻胶层且使一导电材料沉积至此构造上之后的一俯视平面图及两个剖面图，剖面图是沿着线18A-18A及18B-18B剖出。
[0037]图19A及图19B显示在移除导电材料向下至硬性掩模层以后的图18A及图18B的构造。
[0038]图20显示在一种可选择的化学机械抛光步骤以移除硬性掩模层之后的图19A的构造。
[0039]图21为图20的构造的三维视图，但是围绕导电层的延伸部及分离层间连接器的层间介电材料系被移开以显示细节。
[0040]图22显示图21的构造，但是移开层间导体以显示导电层的延伸部的位置及方位。
[0041]图23绘示依据本发明实施例的另一种集成电路装置的连接器存取区域；图23A绘示图23的接触平面；图23B绘示另一种接触平面的实施例。
[0042]图24至图30C绘示图23A的连接器存取区域的一种制造方法实施例。
[0043]图31绘示以掩模图案化接触平面的接触区域的示意图。
[0044]【符号说明】
[0045]10:连接器存取区域
[0046]11:集成电路(IC)装置
[0047]12:导电层
[0048]13:衬底
[0049]14:介电层
[0050]16:上表面
[0051]18:层间连接器/层间导体
[0052]20:宽度
[0053]22:宽度
[0054]24:组
[0055]26:接触区域
[0056]28:线、第二方向
[0057]30:接触平面
[0058]32:上表面
[0059]34:第一方向/第一维度
[0060]36:角度/锐角/斜角
[0061]38、38A:掩模
[0062]39:介电掩模
[0063]40:沟道
[0064]42:延伸部
[0065]43:刻蚀停止材料、第一刻蚀停止层
[0066]43’:第二刻蚀停止层
[0067]44:介电层
[0068]45:光刻胶掩模
[0069]46:介电掩模材料
[0070]50:上部/部分
[0071]52:鼓起部
[0072]53:刻蚀阻绝层
[0073]54:介电层
[0074]55:掩模
[0075]56:条
[0076]58:隔离层
[0077]60:介电层
[0078]62:硬性掩模层
[0079]64:光刻胶层
[0080]66:第一间隙
[0081]68:第一沟道
[0082]70:光刻胶层
[0083]72:第二间隙
[0084]74:中断沟道
[0085]76:开口部
[0086]78:上端
[0087]80:宽度
[0088]82:宽度
[0089]84:宽度
[0090]86:导电材料
[0091]87:掩模
【具体实施方式】
[0092]以下说明一般将参考特定构造实施例及方法。吾人应理解到，没有意图将本发明限制于详细揭露的实施例及方法，但本发明可能通过使用其他特征、元件、方法以及实施例而实行。较佳实施例系用以说明本发明，而非限制其由权利要求范围所定义的范畴。熟习本项技艺者将意识到针对以下的说明的各种等效变化。各种实施例中的相同的元件通常参考表不具有相同的参考数字。
[0093]图1为普遍已知的集成电路(IC)装置11的一连接器存取区域10的简化三维图，其包括一衬底13及一组被衬底上的介电层14隔开的平行导电层12。导电层12与介电层14延伸至IC装置11的连接器存取区域10的一上表面16。又显示的是于上表面16接触导电层12的层间连接器18。虽然导电层12的宽度20与介电层14的宽度22已持续为了更大的密度被缩小，但为了各种理由，层间连接器的侧向尺寸(包括通道(via)及插塞(plug))尚未被缩小至相同程度。因为相较于导电层12的宽度20与介电层14的宽度22而言,层间连接器18的侧向尺寸相当大，或由于层间连接器18的误置，以及有时为了两个理由，层间连接器18可能不当地电连接至邻近的导电层12。以下所讨论的各种例子处理这个间题。
[0094]图2至图4为显示本发明的基本概念的例子。
[0095]图2为类似于图1的视图，其显示在沿着一线28延伸的不同导电层12上提供一组24的导电接触区域26的概念。导电层12于连接器存取区域10的上表面16具有上表面32。此组24的接触区域26定义沿着上表面16的一接触平面30。接触平面30系被定方位成大致垂直于导电层12。除了接触区域26以外，其余的位于接触平面30的导电层12的上表面32系被制成不导电的。位于上表面32的导电层12朝一第一方向34延伸。线28横向延伸至第一方向34,最好是以一斜角36延伸至第一维度34,最好是以小于45°的斜角，而更好是以在0.1°与45°之间的斜角，且甚至更好是以5°至27°的斜角36延伸至第一维度34。适当的角度36将大幅地受垂直于一第一方向34所测量的导电层12的节距以及平行于第一方向34所测量的层间导体18的节距的影响。供层间连接器18用的典型材料包括掺杂的S1、TiN、W、TaN、T1、Ta以及其他。供介电层14用的典型材料包括Si02、SiN、HfOx, AlO以及其他高k材料。供导电层12用的典型材料包括Cu、W、Al、大量掺杂的多晶娃以及其他。
[0096]图3显示具有电连接至接触区域26且从接触区域26大致垂直地延伸以及大致垂直于接触平面30延伸的一连串的层间连接器18的图2的构造。接触区域26的限制尺寸与线28于角度36下的方向导致接触区域26彼此侧向地偏移。因此，如果与一特定接触区域26接触的一层间连接器18是按尺寸被制成及/或安置，以使其伏在一邻近导电层12的上表面32的一部分上面，则全体平安无事，其乃因为除了接触区域26以外，上表面32是不导电的。
[0097]图4显示图2的构造，于其中层间连接器18系被配置以接触接触区域26并大致垂直于第一方向34及平行于接触平面30延伸。再者，凭借接触区域26的限制尺寸、层间连接器18的限制宽度，以及角度36的选择用以维持接触区域彼此侧向地偏移，每个层间连接器18只与期望数目的导电层12电性接触，于此例子中为一个。
[0098]图5至图8显示用以建立与导电层12接触的层间连接器18的第一方法。
[0099]图5显示具有一光刻胶图案化的掩模38的IC装置11的连接器存取区域10，光刻胶图案化的掩模38沿着一条与导电层12的上表面32的方向34夹出一锐角36而被定方位的线28而形成于连接器存取区域10的上表面16上。掩模38伏在对应于图2至图4的接触区域26的导电层12的上表面32的部分上面。图5A为沿着图5的线5A-5A的简化(缩小规模)剖面图，其显示掩模38如何于那个位置沿着掩模伏在单一导电层12上面。
[0100]图6显示在刻蚀未被掩模38覆盖的导电层12的部分之后，但在移除掩模之前的图5A的构造。未被掩模38覆盖的导电层12的那些部分的刻蚀导致这样的部分被至于凹处在接触平面30下方以建立沟道40。图6A为在移除掩模38之后的图6的构造的三维视图。可看到的是于与接触平面30对准的上端，通过沟道40并具有一大致平行四边形的接触区域26的导电层12的延伸部42。接触区域26在第一方向34中具有比它们的宽度长的长度，它们的宽度系朝垂直于它们的长度的横向被测量。接触区域26将不会是真正的正多角形，但由于制造变化性及限制，譬如一般将具有圆角及并非完全直直的侧边。
[0101]图7 (沿着图6A的线X-X)显示在一刻蚀停止材料43 (例如氮化硅SiN)的沉积，填满沟道40并覆盖连接器存取区域10的上表面16之后的图6A的构造。图7A(沿着图6A的线X-X)以及图7B(沿着图6A的线Y-Y)显示在一介电层44沉积在刻蚀停止材料43的顶端上以及一图案化的光刻胶掩模45沉积在介电层44的顶端上之后的图7的构造。接着，未被光刻胶掩模45覆盖的介电层44的部分系被刻蚀以建立图7C的构造，其类似图7A系沿着图6A的线X-X。其次，图案化