四方扁平无引线集成电路封装体及其设计方法
【专利说明】四方扁平无引线集成电路封装体及其设计方法
[0001]分案申请信息
[0002]本发明专利申请是申请日为2007年2月12日，申请号为200780052230.0，以及发明名称为“具有改进的焊垫的四方扁平无引线(QFN)集成电路(IC)封装体及用于设计该封装体的方法”的发明专利申请案的分案申请。
技术领域
[0003]本发明涉及集成电路(1C)，并且更特别地涉及具有如下的焊垫(paddle)的四方扁平无引线(QFN) 1C，该焊垫被修改为有利于在其上安装有QFN IC的印刷线路板(PWB)或印刷电路板(PCB)中进行布线和/或过孔布置。
【背景技术】
[0004]最初的QFN IC由亚利桑那州钱德勒市的Amkor技术公司设计，但其它公司也制造并出售QFN IC封装体，诸如德克萨斯州达拉斯市的德克萨斯仪器公司。典型的QFN IC封装体包括安装在焊垫上的IC管芯(die)，该焊垫又被附着于金属引线框架。金属引线框架在引线接合(wire bond)工艺期间被引线接合以便将IC管芯的输入/输出(I/O)焊盘连接到封装体的外部连接盘(land)。通常在将许多类似的QFN IC封装体附着于同一引线框架时对这些QFN IC封装体同时执行管芯附着和引线接合工艺。然后执行二次成型(overmold)工艺，在此期间，用塑料对具有附着于其的QFN IC封装体的引线框架组件进行二次成型。在已执行二次成型工艺之后，执行切单(singulat1n)工艺以便将来自引线框架的IC封装体分离成单独的IC封装体。结果得到的IC封装体是具有用于将该封装体连接到PWB或PCB的外部封装连接盘的方形或矩形封装体。这些外部封装连接盘被暴露且在封装体的底部周边周围齐平。其上安装有IC的焊垫也是齐平的，且被暴露在封装体的底部上。
[0005]通过将位于封装体底部上的焊垫焊接到PWB或PCB来将成品QFN IC封装体焊接到PWB或PCB上。然后，PWB或PCB设计者布置PWB或PCB上的迹线到IC封装体的单独的连接盘的路线，然后通过焊接来电连接该单独的连接盘以实现IC连接盘与安装在PWB或PCB上的其它元件之间的电连接。焊垫由导热材料制成并且用作散热器和热沉(heat sink)装置。焊垫还可以用来通过使用向下接合或导电管芯附着材料来提供从IC封装体到PWB或PCB的电气接地路径而为IC封装体提供稳定的地。
[0006]上述类型的典型QFN IC封装体尺寸小、重量轻，并由于其相对于典型IC封装体来说通常为扁平的且具有低剖面(profile)(即厚度小)，该典型IC封装体具有从封装体的底部或侧面突出的引线。因此，QFN IC封装体特别适合于在尺寸小的设备中使用，诸如小型手持设备(例如，蜂窝式电话、个人数字助理(PDA)等)。另外，焊垫为IC封装体提供了非常好的热和电气性能。
[0007]典型QFN IC封装体的尺寸通常取决于该封装体中的连接盘的数目和IC管芯的尺寸。QFN IC封装体可具有不同数目的连接盘，例如，12连接盘、28连接盘、44连接盘等。12连接盘的QFN IC封装体的尺寸可以是例如3毫米(mm) X 3mm，而28连接盘的封装体的尺寸可以是例如5mmX5mm。由于上述原因，即为了允许管芯附着环氧树脂溢出和电气接地接合，管芯的尺寸通常略小于焊垫的尺寸。例如，在由Amkor技术公司提供的28连接盘的QFN IC封装体中，管芯的尺寸为2.54mmX2.54mm，而焊垫的暴露部分的尺寸为2.70mmX2.70mmo管芯的侧边与焊垫的侧边之间的额外间距为从管芯附着粘合剂溢出的环氧树脂提供了空间，而且为将IC接地至焊垫的引线接合提供了空间。需要焊垫，因为焊垫提供良好热和电气性能所需的热和电气通路。
[0008]图1示出上述类型的典型QFN IC封装体5的底部平面图，该典型QFN IC封装体5具有在封装体5每一侧上的多个连接盘6、管芯7、焊垫8以及已成型的塑料体8。在本实例中，管芯7在X和Y维度上的形状为方形，并被安装在焊垫8上，焊垫8在X和Y维度中的形状也是方形。管芯7在X和Y维度上小于焊垫8以允许有用于用来将管芯7附着于焊垫8的环氧树脂管芯附着材料的溢出的空间，并允许有用于将管芯7电气接地至焊垫8的引线接合的空间。焊垫8包括未暴露部分9A和暴露部分9B。管芯7被附着于焊垫8的未暴露部分9A的顶面。焊垫8的暴露部分9B的底面被焊接至PWB或PCB (未示出)。
[0009]图2示出图1中描绘的QFN IC封装体5的一部分的侧视图。在本实例中，管芯7为7.5密耳(10_3英寸)厚(Z维度)，且形状为具有宽度和长度(X和Y维度)为2.3mm的方形。焊垫8的未暴露部分9A的顶面具有在其中附着有管芯7处形成的凹槽12，以便为管芯7提供安放位置(seat)并包含管芯附着材料溢出。焊垫8的暴露部分9B的底面的形状也是方形，并具有3.8mm的宽度和长度(X和Y维度)，其等同于约14.44mm2的面积。由于焊垫的暴露部分9B的底面与IC封装体齐平，所以在已将暴露部分9B焊接至PCB或PWB之后，在其上安装有暴露部分9B的PWB或PCB的部分中不能布置迹线，也不能布置过孔。这可能是个问题，因为其降低了关于迹线布线和过孔布置的灵活性，尤其是在PWB或PCB的尺寸小的情况下，诸如当在蜂窝式电话或PDA中使用时。另外，由于焊垫8阻挡迹线布线和/或过孔布置，可能需要增加PCB或PWB的层数或使用更昂贵的分层(laminate)阵列封装来获得期望的解决方案。因此，需要有一种具有焊垫的QFN IC封装体，该焊垫被配置为使得其不阻挡PWB或PCB布线或过孔布置。还需要有一种用于确定允许迹线布线和/或过孔布置而同时还提供上述热和电气性能优点的焊垫配置的方法。
【发明内容】
[0010]本发明提供了一种具有改进的焊垫配置的QFN IC封装体和一种用于设计具有改进的焊垫配置的QFN IC封装体的方法。QFN IC封装体包括安装在引线框架上的管芯和包装体(encasement)。引线框架具有一个或更多个导电连接盘及导电且导热的焊垫。焊垫具有暴露部分和未暴露部分。焊垫的未暴露部分具有顶面，该顶面具有X维度上的宽度和Y维度上的长度，未暴露部分的顶面具有等于未暴露部分的顶面宽度乘以未暴露部分的顶面长度的面积，焊垫的暴露部分的底面具有X维度上的宽度和Y维度上的长度，暴露部分的底面具有等于焊垫的暴露部分的底面宽度乘以暴露部分的底面长度的面积。焊垫的暴露部分的底面穿过包装体而暴露且基本上与包装体齐平。焊垫的暴露部分的底面面积小于焊垫的未暴露部分的顶面面积。
[0011]该方法包括接收关于意图在其上安装IC封装体的PWB或PCB的配置的信息，基于关于PWB或PCB配置的信息来创建焊垫配置，确定具有该焊垫配置的引线框架是否满足引线框架可制造性约束，确定包括具有该焊垫配置的该引线框架的QFN IC封装体是否满足IC封装体可制造性约束，并确定包括具有该焊垫配置的该引线框架的QFNIC封装体是否满足散热约束。
[0012]从以下描述、附图和权利要求中，本发明的这些及其它特征和优点将变得很清楚。
【附图说明】
[0013]图1示出上述类型的典型QFN IC封装体的底部平面图，该典型QFN IC封装体具有在该封装体每一侧上的多个连接盘、管芯、焊垫和已成型的塑料体。
[0014]图2示出图1中描绘的QFN IC封装体的一部分的侧视图。
[0015]图3示出依照一个示例性实施例的本发明的QFN IC封装体的底部平面图，该QFNIC封装体具有依照本发明被配置为允许在焊垫下面的PWB或PCB中进行迹线布线和/或过孔布置的焊垫。
[0016]图4示出在没有塑料二次成型包装体且没有连接盘和引线框架的情况下的图3中描绘的QFN IC封装体的侧视图。
[0017]图5示出依照另一示例性实施例的本发明的QFN IC封装体的底部平面图，该QFNIC封装体具有依照本发明被配置为允许在焊垫下面的PWB或PCB中进行迹线布线和/或过孔布置的焊垫。
[0018]图6示出在没有塑料二次成型包装体且没有连接盘和引线框架的情况下的图5中描绘的QFN IC封装体的侧视图。
[0019]图7示出说明依照示例性实施例的用于设计用于特定应用的焊垫的本发明方法的流程图。
【具体实施方式】
[0020]依照本发明，提供了一种QFN IC封装体，其具有上述典型QFN IC封装体的所有优点，另外，还具有被配置为有利于在其上安装有IC封装体的PWB或PCB上进行迹线布线和/或过孔布置的焊垫。通过根据需要或期望来配置焊垫以便有利于布线和/或过孔布置，可以在不牺牲焊垫所提供的热或电气性能优点的情况下减小PWB或PCB的总体尺寸。另外，PWB或PCB的总体尺寸的减小引起成本降低。现在将参照一些示例性实施例来描述其中可以将焊垫配置为满足这些目标的方式的一些实例。本发明不限于这些实施例。描述这些实施例是为了说明本发明的原理和概念。
[0021]图3示出依照一个示例性实施例的本发明的QFN IC封装体10的底部平面图，该QFN IC封装体10具有依照本发明被配置为允许在焊垫20下面的PWB或PCB中进行迹线布线和/或过孔布置的焊垫20。封装体10包括多个连接盘26、管芯27和具有未暴露部分30A和暴露部分30B的焊垫20。管芯27被安装在焊垫20的未暴露部分30A的顶面上。在本实例中，管芯27的厚度为6密耳(在Z维度上)，且其形状为具有2.3mm的宽度和长度(X和Y维度)的方形。因此，管芯附着表面面积为5.29mm2。管芯27通常具有小于或等于约7密耳的厚度。
[0022]在本实例中，焊垫20的暴露部分30B的形状为方形且具有1.85mm的宽度和长度。暴露部分30B的宽度和长度通常但不一定在尺寸上相等并在约0.5mm至3.5mm范围内。这等同于暴露部分30B在其底面上具有通常在约0.25mm2至约12.25mm2范围内的面积。因此，图3所示焊垫20的包括底面的宽度和长度为1.85mm的暴露部分30B等同于3.42mm2的面积，该面积比管芯面积小约36%且比图2所示焊垫8的暴露部分9B的面积小约76%。焊垫20的暴露部分30B的面积上的这种减小允许在IC封装体10之下的PWB或PCB上进行迹线布线和/或过孔布置。<