专利名称：一种简化多阈值电压的制程光罩层数的方法
技术领域：
本发明涉及半导体制造领域，尤其是一种简化多阈值电压的制程光罩层数的方法。
背景技术：
对于先进纳米级半导体工艺，多种阈值电压共存于一个制程已经成为服务于设计公司的必不可少的一个内容。但是因此也带来了光罩层数过多的烦恼。现有的技术是通过不同的光罩分别对应N/PM0S的高阈值电压区域(HVT)、常规阈值电压区域(RVT)、低阈值电压区域(LVT)进行掺杂，这样大大增加了制程所使用的光罩层数，成本较高。
发明内容
针对现有的多阈值电压共存于一个制程时所存在的上述问题，本发明提供一种简化多阈值电压的制程光罩层数的方法。本发明解决技术问题所采用的技术手段为
一种简化多阈值电压的制程光罩层数的方法，其中，包括如下具体步骤步骤a、通过N阱区的光罩对于PMOS的不同阈值电压区域进行阱离子注入和常规阈值电压离子注入；
步骤b、通过P阱区的光罩对于NMOS的不同阈值电压区域进行阱离子注入和常规阈值电压离子注入；
步骤c、使用一张光罩同时在所述NMOS的高阈值电压区域和所述PMOS的低阈值电压区域同时掺杂；
步骤d、使用一张光罩同时在所述PMOS的高阈值电压区域和所述NMOS的低阈值电压区域进行掺杂。上述简化多阈值电压的制程光罩层数的方法，其中，所述步骤a中的所述不同阈值电压区域包括高阈值电压区域、常规阈值电压区域和低阈值电压区域。上述简化多阈值电压的制程光罩层数的方法，其中，所述步骤b中的所述不同阈值电压区域包括高阈值电压区域、常规阈值电压区域和低阈值电压区域。上述简化多阈值电压的制程光罩层数的方法，其中，所述步骤c中的所述NMOS的高阈值电压区域实施同型掺杂，所述PMOS的低阈值电压区域实施反型掺杂。上述简化多阈值电压的制程光罩层数的方法，其中，所述步骤d中的所述PMOS的高阈值电压区域实施同型掺杂，所述NMOS的低阈值电压区域实施反型掺杂。本发明的有益效果是
在工艺上满足了多阈值电压共存的需求，同时又对工艺流程进行了简化，达到了减少光罩层数的目的，使产品成本降低。
图1是本发明一种简化多阈值电压的制程光罩层数的方法的流程图。
具体实施例方式下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。如图1所示，本发明一种简化多阈值电压的制程光罩层数的方法，其中，包括如下具体步骤
步骤a、通过N阱区的光罩对于PMOS的高阈值电压区域(HVT)、常规阈值电压区域(RVT)和低阈值电压区域(LVT)进行阱离子注入和常规阈值电压离子注入。步骤b、通过P阱区的光罩对于NMOS的高阈值电压区域(HVT)、常规阈值电压区域(RVT)和低阈值电压区域(LVT)进行阱离子注入和常规阈值电压离子注入。步骤C、使用一张光罩同时在NMOS的高阈值电压区域(HVT)和PMOS的低阈值电压区域(LVT)同时掺杂，其中，对NMOS的高阈值电压区域(HVT)实施同型掺杂以提高阈值电压，对PMOS的低阈值电压区域(LVT)实施反型掺杂以降低阈值电压。步骤d、使用一张光罩同时在PMOS的高阈值电压区域(HVT)和NMOS的低阈值电压区域(LVT)进行掺杂，其中，对PMOS的高阈值电压区域(HVT)实施同型掺杂以提高阈值电压，对NMOS的低阈值电压区域(LVT)实施反型掺杂以降低阈值电压。以上方法使原本需要使用6个光罩的制程缩减为只需使用4个光罩，且将原先的6个工艺步骤缩减为4个，起到了降低成本和简化工艺的目的。以上所述仅为本发明较佳的实施例，并非因此限制本发明的申请专利范围，所以凡运用本发明说明书及图示内容所作出的等效结构变化、利用公知的与本发明中提到具等同作用的物质进行代替，利用公知的与本发明中提到的手段方法具等同作用的手段方法进行替换，所得到的实施方式或者实施结果均包含在本发明的保护范围内。
权利要求
1.一种简化多阈值电压的制程光罩层数的方法，其特征在于，包括如下具体步骤步骤a、通过N阱区的光罩对于PMOS的不同阈值电压区域进行阱离子注入和常规阈值电压离子注入；步骤b、通过P阱区的光罩对于NMOS的不同阈值电压区域进行阱离子注入和常规阈值电压离子注入；步骤c、使用一张光罩同时在所述NMOS的高阈值电压区域和所述PMOS的低阈值电压区域同时掺杂；步骤d、使用一张光罩同时在所述PMOS的高阈值电压区域和所述NMOS的低阈值电压区域进行掺杂。
2.如权利要求1所述简化多阈值电压的制程光罩层数的方法，其特征在于，所述步骤a中的所述不同阈值电压区域包括高阈值电压区域、常规阈值电压区域和低阈值电压区域。
3.如权利要求1所述简化多阈值电压的制程光罩层数的方法，其特征在于，所述步骤b中的所述不同阈值电压区域包括高阈值电压区域、常规阈值电压区域和低阈值电压区域。
4.如权利要求1所述简化多阈值电压的制程光罩层数的方法，其特征在于，所述步骤c中的所述NMOS的高阈值电压区域实施同型掺杂，所述PMOS的低阈值电压区域实施反型掺ο
5.如权利要求1所述简化多阈值电压的制程光罩层数的方法，其特征在于，所述步骤d中的所述PMOS的高阈值电压区域实施同型掺杂，所述NMOS的低阈值电压区域实施反型掺
全文摘要
本发明公开了一种简化多阈值电压的制程光罩层数的方法，其中，包括如下具体步骤步骤a、通过N阱区的光罩对于PMOS的不同阈值电压区域进行阱离子注入和常规阈值电压离子注入；步骤b、通过P阱区的光罩对于NMOS的不同阈值电压区域进行阱离子注入和常规阈值电压离子注入；步骤c、使用一张光罩同时在所述NMOS的高阈值电压区域和所述PMOS的低阈值电压区域同时掺杂；步骤d、使用一张光罩同时在所述PMOS的高阈值电压区域和所述NMOS的低阈值电压区域进行掺杂。本发明的有益效果是在工艺上满足了多阈值电压共存的需求，同时又对工艺流程进行了简化，达到了减少光罩层数的目的，使产品成本降低。
文档编号H01L21/8238GK102569196SQ201110384038
公开日2012年7月11日 申请日期2011年11月28日 优先权日2011年11月28日
发明者魏峥颖 申请人:上海华力微电子有限公司