专利名称：半导体模块的制造方法
技术领域：
本发明涉及半导体模块的制造方法。
背景技术：
便携式电话、PDA、DVC、DSC这样的便携式电子设备的多功能化正在加速，为了市场能接受这样的产品必须小型化、轻量化，为了实现这一目标要求高集成化的系统LSI。另ー方面，对于这些电子设备要求更容易使用且方便的设备，对于设备所使用的LSI，要求多功能化、高性能化。因此,随着LSI芯片的高集成化其I / O数量(输入输出部的数量)增加，另ー方面，封装本身的小型化要求也增强，为了使其两者都兼顾，強烈要求开发适应于半导体零件的高密度的基板安装的半导体封装。为了对应于这样的要求，正在开发各种称为CSP(Chip Size Package)的封装技术。在这样的CSP型的半导体模块的制造方法中，作为用于減少其エ序数量的方法公开有以下的方法(參照专利文献I)。即，该方法首先将在基底板上具有外部连接电极的半导体结构体相互分离配置，在半导体结构体的周侧面形成绝缘层。而且，由绝缘膜覆盖半导体结构体和绝缘层，在绝缘膜上配置具有突起电极的金属板，突起电极进入绝缘膜并与外部连接电极连接。然后，对金属板构图，再次形成配线完成半导体模块。在上述的CSP型的半导体模块的制造方法中，形成多个半导体元件的半导体晶片以固定于切割带等上的状态被切割。而且，通过切割而单个化的各半导体元件逐一从切割带上剥离，相互分离配置干支承体即基底板上，形成半导体模块。专利文献2公开有可用于将单个化的半导体元件从切割带剥离的作业的晶片扩展装置、也就是扩展装置。该晶片扩展装置是夹紧固定有所切割的晶片的晶片板材(切割帯)并将其安装于提升台上，通过提升晶片板材扩展固定于晶片板材上的晶片的装置。通过扩展晶片，能够在邻接的半导体元件之间设置间隙，能够容易地将各半导体元件从切割带上剥离。专利文献I :(日本)特开2004 — 349361号公报专利文献2 :(日本)特开平3 — 46253号公报如上所述，在现有的CSP型的半导体模块的制造方法中，将单个化的各半导体元件逐一从切割带剥离，将其在成为支承体的基板上相互分离配置，从而形成半导体模块。因此，半导体元件的配置耗费时间，成为降低半导体模块的生产效率的主要原因。
发明内容
本发明是鉴于这样的课题而发明的，其目的在于提供ー种在CSP型的半导体模块的制造方法中提高半导体模块的生产效率的技木。为了解决上述课题，本发明的某方式提供一种半导体模块的制造方法。该半导体 模块的制造方法的特征在于，其特征在于，包含如下的エ序将形成有多个在ー主表面具有元件电极的半导体元件的半导体基板粘接在具有伸展性的第一绝缘树脂层上，以使ー主表面与第一绝缘树脂层相接；切断半导体基板使其单个化为多个半导体元件；纵横延伸拉伸第一绝缘树脂层，扩大邻接的半导体元件的间隔；以拉伸第一绝缘树脂层的状态，在多个半导体元件的另ー主表面侧配置第二绝缘树脂层及平板，将多个半导体元件经由第二绝缘树脂层固定在平板上，且除去第一绝缘树脂层；将经由第二绝缘树脂层固定于平板上的多个半导体元件、第三绝缘树脂层、金属板按顺序进行层叠，从而形成层叠体，该层叠体具有用于将各半导体元件的元件电极和金属板电连接的电极；选择性除去金属板而形成对应于各半导体元件的配线层，从而形成由平板、第二绝缘树脂层以及第三绝缘树脂层连结的多个半导体模块；以不同顺序实施第二绝缘树脂层及第三绝缘树脂层的切断和从第二绝缘树脂层除去平板，从而使半导体模块单个化。
·
根据该方式，在CSP型的半导体模块的制造方法中，能够提高半导体模块的生产效率。在上述方式的形成层叠体的エ序中，也可以是，在设有作为电极的突起电极的金属板上层叠第三绝缘树脂层，使突起电极的顶部面从第三绝缘树脂层露出，且将经由第二绝缘树脂层固定于平板上的多个半导体元件和金属板贴合，将突起电极和元件电极电连接，由此形成所述层叠体。在上述方式的形成层叠体的エ序中，也可以是，在形成层叠体的エ序中，经由第三绝缘树脂层将经由第二绝缘树脂层固定于平板上的多个半导体元件和金属板压接，选择性除去金属板和第三绝缘树脂层而形成多个通孔，以与元件电极电连接的方式在通孔内形成作为电极的贯通电扱，由此形成层叠体。在上述方式的形成层叠体的エ序中，也可以是，经由第三绝缘树脂层将设有作为电极的突起电极的金属板和经由第二绝缘树脂层固定于平板上的多个半导体元件压接，且使突起电极贯通第三绝缘树脂层，从而将突起电极和元件电极电连接，由此形成层叠体。在上述方式中，也可以经由具有剥离功能第四绝缘树脂层将平板和第二绝缘树脂层粘接。另外，在上述方式中，也可以是，第四绝缘树脂层包含光固化型树脂，平板具有透光性，并包含为了将平板从第二绝缘树脂层上除去，而经由平板向第四绝缘树脂层照射光使第四绝缘树脂层固化的エ序。在上述方式中，平板也可以为玻璃板。根据本发明，在CSP型的半导体模块的制造方法中，能够提高半导体模块的生产效率。
图I是表示实施方式I的半导体模块的构成的概略剖面图；图2(A) 图2 (C)是表示半导体元件的单个化方法的エ序剖面图；图3(A) 图3 (C)是表示半导体元件的单个化方法的エ序剖面图；图4(A) 图4 (F)是表示电极的形成方法的エ序剖面图；图5(A) 图5 (C)是表示配线层的形成方法、及电极和元件电极的连接方法的エ序剖面图；图6(A) 图6 (C)是表示配线层的形成方法、及电极和元件电极的连接方法的エ序剖面图7 (A) 图7 (C)是表示实施方式2的半导体模块的制造方法中的配线层及电极的形成方法、及电极和元件电极的连接方法的エ序剖面图；图8 (A) 图8 (C)是表示实施方式2的半导体模块的制造方法中的配线层及电极的形成方法、及电极和元件电极的连接方法的エ序剖面图；图9 (A) 图9 (E)是表示实施方式3的半导体模块的制造方法中的配线层的形成方法、及电极和元件电极的连接方法的エ序剖面图；图10是表示实施方式4的便携式电话的构成的图。
图11是便携式电话的局部剖面图。符号说明I半导体晶片、10半导体元件、12元件电极、20第一绝缘树脂层、30配线层、32电极、37通孔，40第三绝缘树脂层、80第二绝缘树脂层、90平板、100半导体模块。
具体实施例方式下面，基于优选的实施方式ー边參照附图ー边说明本发明。对于各附图所示的相同或同等的构成要素、部件、处理标注相同的符号，省略适宜重复的说明。另外，实施方式不限于本发明而仅为例示，实施方式所记述的所有特征及其组合并不限定于发明的本质内容。(实施方式I)图I是表示实施方式I的半导体模块的构成的概略剖面图。半导体模块100作为主要构成具备半导体元件10、第三绝缘树脂层40、配线层30、第二绝缘树脂层80、保护层50、及外部连接电极60。半导体元件10在一主表面Sll上具有元件电极12。另外,半导体元件10具有层叠于主表面Sll上的元件保护层14。在元件保护层14上以元件电极12露出的方式设有开ロ。作为半导体元件10的具体例，可列举集成电路(1C)、大規模集成电路(LSI)等半导体芯片。作为元件保护层14的具体例，可列举聚酰亚胺层。另外，元件电极12使用例如铝(Al)。半导体元件10的除元件保护层14以外的部分(硅部分)的厚度例如约为250μπι，元件保护层14的厚度例如约为3 μ m。在半导体元件10的一主表面Sll侧设有第三绝缘树脂层40。第三绝缘树脂层40由绝缘性的树脂构成，例如由在加压时引起塑性流动的材料形成。作为在加压时引起塑性流动的材料，可列举环氧系热固化型树脂。第三绝缘树脂层40所使用的环氧系热固化型树脂也可以为在例如温度约160°C、压カ约8MPa的条件下，具有粘度为约IkPa. s的特性的材料。另外，该环氧系热固化型树脂在例如温度约160°C的条件下、以约5 15MPa加压的情况下，与未加压的情况相比，树脂的粘度降至约I / 8。第三绝缘树脂层40的厚度例如约为30 μ m0在第三绝缘树脂层40的与半导体元件10相反侧的主表面上配置有配线层30。配线层30由导电材料，优选轧制金属，更优选轧制铜形成。或者配线层30也可以由电解铜等形成。在配线层30的第三绝缘树脂层40侧的面上设有分别对应于元件电极12的电极32。本实施方式的电极32为突起电极，与配线层30电连接。优选配线层30和电极32 —体成型。据此，能够防止产生由热应カ引起的配线层30与电极32的界面上的龟裂(裂纹)等，另夕卜，与配线层30和电极32为分体时相比两者的连接是可靠的。另外，能够同时进行元件电极12和配线层30的电连接、电极32和元件电极12的连接，因此，起到エ序数量不增加的效果。在 配线层30的与电极32相反侧的面上的端部区域形成配置有后述的外部连接电极60的接合区域。配线层30的厚度例如约为20 μ m。另外，电极32的基底部的直径、顶部的直径、高度分别例如为约Φ40μηι、约Φ30μπ^·<]20μπι。在配线层30的与第三绝缘树脂层40相反侧的主表面上设有用于防止配线层30氧化等的保护层50。作为保护层50，可列举阻焊层等。在对应于配线层30的接合区域的保护层50的规定区域形成有开ロ部50a，通过开ロ部50a，配线层30的接合区域露出。在开ロ部50a内设有焊锡球等外部连接电极60，外部连接电极60和配线层30电连接。形成外部连接电极60的位置、即开ロ部50a的形成区域例如为通过配线再缠绕的端部区域。保护层50的厚度例如约为30 μ m。在半导体元件10的另ー主表面S12侧设有第二绝缘树脂层80。第二绝缘树脂层80由例如环氧系热固化型树脂等绝缘性的树脂构成。第二绝缘树脂层80的厚度例如约为250 μ m0在第二绝缘树脂层80、半导体元件10、第三绝缘树脂层40、及配线层30按顺序层叠一体化的状态下，第二绝缘树脂层80和第三绝缘树脂层40在半导体元件10的ー侧相接。即，第二绝缘树脂层80和第三绝缘树脂层40的界面与半导体元件10的侧面相接。因此，半导体元件10的侧面通过第二绝缘树脂层80和第三绝缘树脂层40覆盖。由此，能够同时实现抑制第二绝缘树脂层80和半导体元件10之间的剥离和抑制第三绝缘树脂层40和半导体元件10之间的剥离这两者。(半导体模块的制造方法)图2 (A) 图2 (C)、及图3 (A) 图3 (C)是表示半导体元件的单个化方法的エ序剖面图。在各图中(i)为平面图，(ii)为沿(i)中的A-A线的局部剖面图。另外，在各图的(i)中，省略(ii)所示的元件电极12的图示。首先，如图2 (A)所示，准备形成有多个在ー主表面上设有元件电极12的半导体元件10且配置成矩阵状的作为半导体基板的半导体晶片I。具体而言，例如，在P型硅基板等半导体晶片I的表面通过众所周知的技术形成有规定的集成电路等半导体元件10，在其周边部或者上部形成有元件电极12。另外，在除该元件电极12以外的半导体元件10的表面上的区域形成有用于保护半导体元件10的元件保护层14。各半导体元件10通过未图示的多条划线划分。将准备的半导体晶片I粘接在具有伸展性的第一绝缘树脂层20上。此时，半导体晶片I粘接于第一绝缘树脂层20上，以使设有元件电极12的一主表面与第一绝缘树脂层20相接。在第一绝缘树脂层20的载置半导体晶片I的一侧的主表面上涂布粘接剂，通过该粘接剂的粘接力将半导体晶片I粘接于第一绝缘树脂层20。在本实施方式中，作为第一绝缘树脂层20，使用具有伸縮性的材料、例如氯こ烯树脂或聚烯烃系树脂等。第一绝缘树脂层20的膜厚例如约为100 μ m。然后，如图2 (B)所示，切割半导体晶片1，单个化成多个半导体元件10。在切割半导体晶片I时，使用目前公知的切割装置，沿划分多个半导体元件10的未图示的划线切断半导体晶片I。半导体元件10例如约为5mm见方的俯视大致四边形形状。然后，如图2 (C)所示，纵横延伸拉伸第一绝缘树脂层20，扩展邻接的半导体元件10的间隔。具体而言，用纵横延伸装置的多个卡盘200隔开规定的间隔把持第一绝缘树脂层20的四边。而且，驱动纵横延伸装置使第一绝缘树脂层20沿X轴方向及Y轴方向延伸。拉伸第一绝缘树脂层20的量为例如邻接的半导体元件10的间隔成为在单个化后述的半导体模块100时所切断的切割线2的宽度与各半导体模块100的形成区域4中的半导体元件10的ー侧区域B的两倍之和的量。具体而言，例如约为I 5mm。另外,优选延伸第一绝缘树脂层20的方向(X轴方向及Y轴方向)和切割半导体晶片I的方向(半导体元件10排列的方向)是一致的。在该情况下，能够更准确地使邻接的半导体元件10的距离均匀。通过纵横延伸第一绝缘树脂层20，能够大体一致且均匀地拉伸第一绝缘树脂层20。因此，能够在保持各半导体元件10的X轴方向及Y轴方向的排列性的状态下，扩展半导体晶片I。因此，能够使邻接的半导体元件10的间隔大致均等，因此，不受第一绝缘树脂层20上的半导体元件10的位置限制，能可靠地连接元件电极12和电极32。因此，能够提 高制造半导体模块100的成品率。然后，如图3 (A)所示，在半导体元件10的另ー主表面、即与第一绝缘树脂层20相接的ー侧的相反侧的主表面上层叠第二绝缘树脂层80。第二绝缘树脂层80以覆盖半导体元件10的另ー主表面和与该另ー主表面相接的侧面的一部分的方式设置。第二绝缘树脂层80可以通过涂布将树脂溶于溶剂中的物质或聚合前的单体而形成，也可以通过加热、加压膜状树脂而形成。然后，如图3 (B)所示，以拉伸第一绝缘树脂层20的状态，将层叠有第四绝缘树脂层70的平板90配置于半导体元件10的另ー主表面侧，在第二将平板90经由第四绝缘树脂层70粘接在绝缘树脂层80上。由此，经由第二绝缘树脂层80将多个半导体元件10固定于平板90。第四绝缘树脂层70由具有粘接性且具有通过在直至平板90的剥离エ序的制造エ序中作用于第四绝缘树脂层70的热量而未固化的热固化温度的树脂构成。由此，在至平板90的剥离エ序之间，能够防止第四绝缘树脂层70的至少一部分热固化，其粘接力降低，从而使平板90剥离。另外，第四绝缘树脂层70在平板剥离エ序中因其自身固化，从而粘接力降低，也具有用于使平板90从第二绝缘树脂层80剥离的剥离功能。作为这样的树月旨，可列举丙烯系或硅系的粘接材料等。另外，第四绝缘树脂层70也可以为在两面具备具有粘接性的紫外线固化树脂的膜。即使在该情况下，通过将UV光照射在第四绝缘树脂层70上，与上述热固化树脂同样也具有用于使平板90从第二绝缘树脂层80剥离的剥离功能，因此，能够容易剥离平板90。
平板90例如由玻璃板构成，其厚度例如约为O. 5mm。平板90为玻璃板，因此，其组成与由硅构成的半导体元件10相似。因此，平板90与半导体元件10的热膨胀系数之差比第二绝缘树脂层80与半导体元件10的热膨胀系数之差小。这样，通过由热膨胀系数之差小的半导体元件10和平板90夹持第二绝缘树脂层80，能够防止在以后继续的エ序中加热半导体元件10及第ニ绝缘树脂层80等时可产生的、由热膨胀系数之差引起的半导体元件10和第二绝缘树脂层80的剥离。然后，如图3 (C)所示，除去第一绝缘树脂层20。图4 (A) 图4 (F)是表示电极的形成方法的エ序剖面图。在本实施方式中，以电极32是突起电极的情况为例进行说明。首先，如图4 (A)所示，至少准备具有比电极32的高度和配线层30的厚度之和大的厚度的作为金属板的铜板33。然后，如图4 (B)所示，通过光刻法，按照电极32的图案选择性形成抗蚀剂71。具体而言，使用层压接置在铜板33上贴合规定膜厚的抗蚀膜，使用具有电极32的图案的光掩模曝光后，进行显影，由此在铜板33上选择性形成抗蚀剂71。另外，为了提高与抗蚀剂的密合性，优选在层压抗蚀膜之前，根据需要对铜板33的表面实施研磨、清洗等预处理。然后，如图4 (C)所示，以抗蚀剂71为掩模，在铜板33上形成规定图案的电极32。具体而言，以抗蚀剂71为掩摸，使用氯化铁溶液等药液实施湿式蚀刻处理等，从而形成具有规定图案的电极32。形成电极32后，使用剥离剂剥离抗蚀剂71。电极32的位置对应于 拉伸第一绝缘树脂层20并扩展邻接的半导体元件10的间隔的状态下的各元件电极12的位置。然后，如图4 (D)所示，在形成有电极32侧的铜板33的主表面以覆盖电极32的
方式层叠第三绝缘树脂层40。然后，如图4 (E)所示，在第三绝缘树脂层40的主表面实施例如O2等离子体等的灰化处理，除去规定量的第三绝缘树脂层40使电极32的顶部面露出，由此，使电极32贯通第三绝缘树脂层40。然后，如图4 (F)所示，通过使用氯化铁溶液等药液的湿式蚀刻处理等，回蚀与设有电极32 —侧相反侧的铜板33的表面，使铜板33薄膜化。此时，以覆盖电极32的表面的方式在第三绝缘树脂层40上形成抗蚀剂保护膜(未图示)保护电极32，在蚀刻处理后除去抗蚀剂保护膜。由此，铜板33的厚度加工成配线层30的厚度。通过以上说明的エ序，一体地形成电极32，而且，在形成电极32的ー侧的主表面上形成层叠有第三绝缘树脂层40的铜板33。图5 (A) 图5 (C)、及图6 (A) 图6 (C)是表不配线层的形成方法、及电极和元件电极的连接方法的エ序剖面图。首先，如图5 (A)所示，配置层叠有第三绝缘树脂层40的铜板33以使电极32朝向半导体元件10侧，使用冲压接置，贴合铜板33和固定于平板90的多个半导体元件10。贴合时的压カ及温度例如分别为约5MPa及约200°C。其结果是电极32和元件电极12电连接。另外，由于贴合时的加热，第二绝缘树脂层80热固化，半导体元件10被固定于第二绝缘树脂层80。另外，通过贴合时的加热及加压，第三绝缘树脂层40弓丨起塑性流动，将第二绝缘树脂层80和第三绝缘树脂层40压接。由此，如图5 (B)所示，将经由第二绝缘树脂层80固定于平板90的多个半导体元件10、第三绝缘树脂层40、铜板33按顺序层叠，形成具有用于将元件电极12和铜板33电连接的电极32的层叠体。然后，通过光刻法，在与设有第三绝缘树脂层40的ー侧相反侧的铜板33的主表面上，按照配线层30的图案选择性形成抗蚀剂(未图示)。而且，通过实施将该抗蚀剂作为掩模的湿式蚀刻处理等，选择性地除去铜板33，如图5 (C)所示，形成对应于各半导体元件10的规定图案的配线层30。然后，剥离抗蚀剂。接着，如图6 (A)所示，通过光刻法，在第三绝缘树脂层40上层叠在对应于外部连接电极60的形成位置的区域具有开ロ部50a的保护层50以覆盖配线层30。而且，在开ロ部50a内形成外部连接电极60。由此，形成由平板90、第二绝缘树脂层80、第三绝缘树脂层40及保护层50连结的多个半导体模块100。接着，如图6 (B)所示，沿切割线2进行切割，切断第三绝缘树脂层40、第二绝缘树脂层80、及保护层50。接着，如图6 (C)所示，从各半导体模块100的第二绝缘树脂层80剥离平板90，使多个半导体模块100单个化。平板90的剥离能够按照如下的方式进行。S卩，例如在平板90形成多个贯通孔，使溶剂流入该贯通孔，除去第四绝缘树脂层70，由此，剥离平板90。通过以上说明的制造エ序，形成半导体模块100。(延伸性能试验)为了比较纵横延伸装置的膜延伸性能和目前公知的扩展装置的·膜延伸性能，分别用纵横延伸装置及扩展装置拉伸相当于第一绝缘树脂层20的膜，比较其結果。具体而言，在厚度80 μ m的聚氯こ烯制的切割膜上粘接厚度625 μ m的6英寸Si晶片，将该Si晶片切害I]为5mm见方。而且,对纵横延伸装置预热15分钟后，以环境温度60°C、延伸速度Imm /分钟下，将170mm见方的区域延伸至250mm见方。另ー方面，使用晶片扩展装置MODEL HS — 1810 — 8 (ヒユーグヱレクトロ ニクス股份有限公司制)，对扩展装置预热15秒后，以工作台温度55°C、工作台移动速度10刻度，工作台行程延伸至90mm。然后，将晶片的中心作为坐标(0，0)，測定坐标(0，14)、(0，7)、(0,0),(0, -7),(0, 一 14)的各坐标点的X轴方向及Y轴方向的半导体元件间距离。各坐标点设定为沿X轴方向延伸的切割线(X方向切割线)和沿Y轴方向延伸的切割线(Y方向切割线)的交点位置。各坐标的数字的绝对值表示将穿过晶片中心的X方向切割线作为X轴基准切割线，将穿过晶片中心的Y方向切割线作为Y轴基准切割线，穿过各坐标点的切割线是各基准切割线以后的第几条切割线。例如，X轴基准切割线穿过的坐标点的X坐标为“O”。另外，X轴基准切割线的相邻的X方向切割线为X轴基准切割线以后的第一条X方向切割线，该X方向切割线穿过的坐标点的X坐标的绝对值为“I”。坐标(0，7)是指X轴基准切割线和Y轴基准切割线以后第七条Y方向切割线的交点。另外，各坐标点的X轴方向及Y轴方向的半导体元件间距离是平均包围各坐标点的四个半导体元件10的彼此的X轴方向及Y轴方向的间距而计算出的。另外，半导体元件间距离的计算方法没有特别限制，也可以采用平均任意的半导体元件10和与其相邻的四个半导体元件10的X轴方向及Y轴方向的间距而计算出等的其它方法。表I表示使用纵横延伸装置拉伸第一绝缘树脂层20的情况的半导体元件间距离(表I的(A))和使用目前公知的扩展装置拉伸第一绝缘树脂层20的情况的半导体元件间距离(表I的(B))。(表I)(A)纵横延伸装置
权利要求
1.一种半导体模块的制造方法，其特征在于，包含如下的工序 将形成有多个在一主表面具有元件电极的半导体元件的半导体基板粘接在具有伸展性的第一绝缘树脂层上，以使所述一主表面与第一绝缘树脂层相接； 切断所述半导体基板使其单个化为多个所述半导体元件； 纵横延伸拉伸所述第一绝缘树脂层，扩大邻接的所述半导体元件的间隔； 以拉伸所述第一绝缘树脂层的状态，在多个所述半导体元件的另一主表面侧配置第二绝缘树脂层及平板，将多个所述半导体元件经由所述第二绝缘树脂层固定在平板上，且除去所述第一绝缘树脂层； 将经由第二绝缘树脂层固定于平板上的多个所述半导体元件、第三绝缘树脂层、金属板按顺序进行层叠，从而形成层叠体，该层叠体具有用于将各半导体元件的所述元件电极和所述金属板电连接的电极； 选择性除去所述金属板而形成对应于各半导体元件的配线层，从而形成由所述平板、所述第二绝缘树脂层以及所述第三绝缘树脂层连结的多个半导体模块； 以不同顺序实施所述第二绝缘树脂层及所述第三绝缘树脂层的切断和从所述第二绝缘树脂层除去所述平板，从而使所述半导体模块单个化。
2.如权利要求I所述的半导体模块的制造方法，其特征在于，在形成所述层叠体的工序中，在设有作为所述电极的突起电极的金属板上层叠第三绝缘树脂层，使所述突起电极的顶部面从所述第三绝缘树脂层露出，且将经由第二绝缘树脂层固定于平板上的多个所述半导体元件和所述金属板贴合，将所述突起电极和所述元件电极电连接，由此形成所述层叠体。
3.如权利要求I所述的半导体模块的制造方法，其特征在于，在形成所述层叠体的工序中，经由第三绝缘树脂层将经由第二绝缘树脂层固定于平板上的多个所述半导体元件和金属板压接，选择性除去所述金属板和所述第三绝缘树脂层而形成多个通孔，以与所述元件电极电连接的方式在所述通孔内形成作为所述电极的贯通电极，由此形成所述层叠体。
4.如权利要求I所述的半导体模块的制造方法，其特征在于，在形成所述层叠体的工序中，经由第三绝缘树脂层将设有作为所述电极的突起电极的金属板和经由第二绝缘树脂层固定于平板上的多个所述半导体元件压接，且使所述突起电极贯通所述第三绝缘树脂层，从而将所述突起电极和所述元件电极电连接，由此形成所述层叠体。
5.如权利要求I 4中任一项所述的半导体模块的制造方法，其特征在于，所述平板和所述第二绝缘树脂层经由具有剥离功能的第四绝缘树脂层而粘接。
6.如权利要求5所述的半导体模块的制造方法，其特征在于， 所述第四绝缘树脂层包含光固化型树脂， 所述平板具有透光性， 并包含为了从所述第二绝缘树脂层除去所述平板，而经由所述平板向所述第四绝缘树脂层照射光使所述第四绝缘树脂层固化的工序。
7.如权利要求I 6中任一项所述的半导体模块的制造方法，其特征在于，所述平板为玻璃板。
全文摘要
一种CSP型的半导体模块的制造方法，提高了半导体模块的生产效率。半导体模块的制造方法包含将形成有多个具有元件电极(12)的半导体元件(10)的半导体晶片(1)粘接在第一绝缘树脂层(20)上的工序；切断半导体晶片(1)使其单个化成多个半导体元件(10)的工序；纵横延伸拉伸第一绝缘树脂层(20)，扩展邻接的半导体元件(10)的间隔的工序；将多个半导体元件(10)经由第二绝缘树脂层固定于平板上，除去第一绝缘树脂层(20)的工序；将多个半导体元件(10)、第三绝缘树脂层、铜板按顺序进行层叠，形成具有用于将元件电极(12)和铜板电连接的电极的层叠体的工序；选择性除去铜板形成配线层，从而形成多个半导体模块的工序；使半导体模块单个化的工序。
文档编号H01L23/12GK102714188SQ20118000615
公开日2012年10月3日 申请日期2011年1月21日 优先权日2010年1月22日
发明者中里真弓, 齐藤浩一 申请人:三洋电机株式会社