专利名称：半导体芯片和用于制造半导体芯片的方法
技术领域：
本发明涉及一种半导体芯片和一种用于制造半导体芯片的方法。
背景技术：
为了制造电子器件，半导体芯片可以被安装在引线框(Ieadframe)上并且其接触焊盘可以与引线框的相应部分电连接。半导体芯片通常地通过使用例如像例如可以基于氰酸酯配方(cyanate-ester formulation)的环氧树脂的粘合材料附到相对大的管芯焊盘 (die pad)。在这些管芯附着材料的情况下主要问题之一是所谓的“外溢(bleed)”、“溢出 (bleed out)”、“树脂外溢(resin bleed)”或“闪蒸(flash off)”。这些术语描述在固化期间由于树脂车与聚合物粘合剂的分离引起并且在氰酸酯配方的情况下单体闪蒸引起的树脂在所附衬底上的过度扩散。
附图被包括用于提供对实施例的进一步理解并且结合在说明书中并且构成该说明书的部分。图示出实施例并且与说明书一起用于解释实施例的原理。在其他实施例和实施例的许多预期优点通过参照以下详述的描述变得更好地理解时，所述其他实施例和实施例的许多预期优点将容易地被领会。图的元件不一定相对于彼此按比例制图(scale)。同样的参考数字表示相应的相似部分。图1A、B示出根据实施例的半导体芯片的示意性剖面侧视图表示(图Al)和顶视图表示(图1B)。图2A、B示出根据实施例的半导体芯片的示意性剖面侧视图表示(图2A)和顶视图表示(图2B)。图3A、B示出根据实施例的电子器件的示意性剖面侧视图表示(图3A)和顶视图表示(图3B)。图4示出根据实施例用于制造半导体芯片的方法的流程图。图5A-E示出示意性顶视图(图A)和剖面侧视图表示(图5B-5E)来阐明根据实施例用于制造半导体芯片的方法。图6示出根据实施例用于制造电子器件的方法的流程图。
具体实施例方式现在参照图描述方面和实施例，其中同样的参考数字通常被利用来始终指同样的元件。在下面的描述中，为了解释，多个特定的细节被提出用以提供实施例的一个或多个方面的彻底理解。然而对于本领域技术人员可能显然的是，实施例的一个或多个方面可以以特定细节的较小程度来实践。在其他场合，已知的结构和元件以示意性形式示出用以便于描述实施例的一个或多个方面。应理解的是，可以利用其他实施例并且可以在不偏离本发明的范围的情况下进行结构上或逻辑上的改变。另外应该注意的是，图不按比例制图或者不一定按比例制图。另外，虽然实施例的特定特征或方面可以关于几个实施方式中的仅一个被公开， 但是这样的特征或方面可以与如可以被期望的或对于任何给定的或特定的应用有利的其他实施方式的一个或多个其他特征或方面相组合。此外，就术语“包含”、“具有”、“带有”或其其他变型在详述的说明书或权利要求中被使用来说，这样的术语意图以类似于术语“包括”的方式被包含。术语“被耦合”和“被连接”连同衍生可以被使用。应该理解的是，这些术语可以被用于指示两个元件彼此合作或交互作用，无论他们是处于直接的物理或电接触，还是他们不处于与彼此的直接接触。同样，术语“示范性的”仅仅意指例子，而不是最好的或最佳的。下面的详述的描述因此不应在限制的意义上来理解，并且本发明的范围由所附的权利要求限定。用于制造半导体芯片的方法和半导体芯片的实施例可以使用不同类型的半导体芯片或合并在半导体芯片中的电路，其中有逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS (微机电系统(Micro-Electro-Mechanical-System))、功率集成电路、 具有集成无源装置(integrated passives)的芯片等。实施例也可以使用包括MOS晶体管结构或像例如IGBT (绝缘栅双极型晶体管)结构的垂直晶体管结构或一般地如下晶体管结构的半导体芯片在所述晶体管结构中至少一个电接触焊盘布置在半导体芯片的第一主面上和至少一个其他电接触焊盘布置在与半导体芯片的第一主面相对的半导体芯片的第二主面上。在几个实施例中，层或层堆叠被施加给彼此或材料被施加或被沉积到层上。应该领会的是，任何这样的术语“被施加”或“被沉积”意指照字面意思涵盖将层施加到彼此上的所有种类和技术。尤其，这些术语意指涵盖其中层作为整体立即被施加的技术，像例如层压技术，以及其中层以顺序方式被沉积的技术，像例如溅射、电镀(PI at ing )、模制、CVD等。半导体芯片可以包括在其外部表面的一个或多个上的接触元件或接触焊盘，其中接触元件用于电接触半导体芯片。接触元件可以具有任何期望的形式或形状。所述接触元件例如可以具有连接盘(land)的形式、也即半导体封装的外部表面上的平坦接触层。接触元件或接触焊盘可以由任何导电材料、例如由像例如铝、金或铜的金属或金属合金，或者导电有机材料，或者导电半导体材料制成。在本申请中，用于制造半导体芯片或电子器件的方法的不同实施例尤其以流程图的方式被描述为处理或测量的特定序列。应该注意的是，实施例不应被限制于所述的特定序列。不同处理或测量中的特定一个或全部也可以同时地或以任何其他有用的和适当的顺序进行。图IA和IB (总起来说图I)示出根据实施例的半导体芯片的示意性剖面侧视图表示(图1A)和顶视图表示(图1B)。半导体芯片10，尤其是基于硅的半导体芯片10，包括第一主面IOA和与第一主面IOA相对的第二主面IOB和连接第一和第二主面IOA和IOB的侧面 IOCo侧面IOC部分地用防EBO (anti epoxy bleed out (防环氧溢出))复合物11覆盖。半导体芯片10被假设通过使用像例如环氧树脂的粘附剂用其第一主面IOA附到载体上。侧面IOC上的防EBO复合物11防止粘合剂在半导体芯片10的侧面IOC上蔓延。 因此，防EBO复合物11被施加，使得侧面IOC被覆盖至少至与第一主面IOA相邻的边缘。在朝向第二主面IOB的方向上，侧面IOC可以用防EBO复合物11覆盖直到如在图IA中所示的一定的高度水平。在图IB的表示中，防EBO复合物11以相等的厚度在所有侧面IOC上被涂布并且该防EBO复合物11可以以该相同的厚度在第二主面IOB上被涂布。然而，也可能的是，防EBO复合物11以不均匀的厚度在侧面IOC上被涂布并且如果第二主面IOB也被覆盖，则在侧面IOC和第二主面IOB上被涂布。根据图I的半导体芯片的实施例，侧面IOC完全被涂布有防EBO复合物11。根据图I的半导体芯片的实施例，半导体芯片10的第二主面IOB也至少部分地被涂布有防EBO复合物11。在特定的实施例中，第二主面IOB完全被涂布有防EBO复合物11。术语防EBO或可替代地防RBO (anti resin bleed out (防树脂溢出))在本领域中是众所周知的。例如，在本领域中已知提供具有防EBO涂层的引线框来防止在芯片附着过程期间在引线框的芯片焊盘上的环氧树脂溢出。根据图I的实施例，芯片侧面IOC被涂布有防ΕΒ0，使得可以有效地避免或至少最小化在芯片侧面IOC上的任何环氧溢出和蔓延。 商业上可用的防EBO复合物的例子在商品名T13 (由安美特(Atotech)生产和销售)和BA-9 (由日本矿业金属(Nippon Mining & Metals)有限公司生产和销售)下是已知的。术语防 EBO复合物也包括基本上拥有与前述物质相同的功能和性质的其他物质。根据图I的半导体芯片的实施例，防EBO复合物11能够减小芯片侧面IOC的表面倉tfi。根据图I的半导体芯片的实施例，防EBO复合物11包括疏水性质。根据图I的半导体芯片的实施例，侧面IOC被涂布有防EBO复合物的层。尤其，该层包括处于O. 5nm_200nm、更特别地O. 5nm_100nm、更特别地O. 5nm_50nm、更特别地
O.5nm-20nm、更特别地O. 5nm-10nm、更特别地O. 5nm-5nm的范围中的厚度。处于O. 5nm数量
级的厚度实际上意指一个原子层厚度。根据图I的半导体芯片的实施例，防EBO复合物11在溶剂内溶解并且防EBO复合物在溶剂内的浓度处于O. 5%-5%、更特别地2%-5%的范围内。图2A和2B (总起来说图2)示出根据实施例的半导体芯片的剖面侧视图表示(图 2A)和顶视图表不(图2B)。图2的半导体芯片20包括第一主面20A和与第一主面20A相对的第二主面20B和连接第一和第二主面20A和20B的侧面20C。侧面20C至少部分地用表面能量减少复合物21覆盖。复合物21这样被选择，使得当被沉积时该复合物包括少于未被覆盖的侧面20C的表面能量的表面能量。如在图2A中所示，复合物21被涂布向下至与第一主面20A相邻的边缘，使得如果芯片20用其第一主面20A被附到载体上，粘合剂的溢出有效地被最小化。根据图2的半导体芯片的实施例，表面能量复合物21包括疏水性质。复合物21的一个例子是上述众所周知的防EBO复合物之一。然而，也可能使用无机材料作为复合物21。例如，已知的是,类金刚石碳(DLC (diamond like carbon))层可以被沉积并且被制备用于拥有特定的期望的表面能量，例如通过掺杂氟或硅。DLC层例如可以通过化学气相沉积(CVD )来沉积。根据图2的半导体芯片的实施例，侧面20c完全用表面能量减少复合物21覆盖。根据图2的半导体芯片的实施例，第二主面20B部分地或完全地用复合物覆盖。根据图2的半导体芯片的实施例，侧面20c用表面能量减少复合物21的层覆盖。 尤其，该层包括处于O. 5nm_200nm、更特别地O. 5nm_100nm、更特别地O. 5nm_50nm、更特别地0.5nm-20nm、更特别地0. 5nm-10nm、更特别地0. 5nm_5nm范围中的厚度。处于0. 5nm数量级
的厚度实际上意指一个原子层厚度。根据图2的半导体芯片的实施例，表面能量减少复合物21在溶剂中溶解并且复合物在溶剂中的浓度处于0. 5%-5%、更特别地2%-5%的范围内。图3A和3B(总起来说图3)示出根据实施例的电子器件的剖面侧视图表示(图3A) 和顶视图表示(图3B)。图3的电子器件100包括载体120和半导体芯片110。半导体芯片 110包括第一主面110A、第二主面IlOB和连接第一和第二主面IlOA和IlOB的侧面110C。 半导体芯片110利用其第一主面IlOA通过粘合剂层130被附到载体120。半导体芯片110 的侧面IlOC至少部分地和载体120至少部分地用复合物140覆盖，所述复合物140由防 EBO复合物或表面能量减少复合物组成。粘合剂层130例如可以由环氧树脂组成。载体例如可以由引线框组成。在图3中，同一个附图标记140已被用于指覆盖在半导体芯片110和载体120上的防EBO复合物或表面能量减少复合物。然而，这不必然意味着对于半导体芯片110和载体120使用这些复合物中的同一种。另外，不同的复合物可以被用于覆盖半导体芯片面和载体表面。如果被认为没有必要，也可能不用任何防EBO复合物覆盖载体表面。如果认为适当，则载体可以代替地包括防变色涂层。
110的侧面IlOC完全用复合物140覆
110的第二主面IlOB也部分地或完全
地用复合物140覆盖。根据图3的电子器件的实施例，在半导体芯片110的侧面IlOC上提供的防EBO复合物140能够减少芯片面的表面能量。根据图3的电子器件的实施例，在引线框表面上提供的防EBO复合物140能够减少引线框表面的表面能量。根据图3的电子器件的实施例，侧面用防EBO复合物的层覆盖。尤其，该层包括处于 0. 5nm-200nm、更特别地 0. 5nm-100nm、更特别地 0. 5nm-50nm、更特别地 0. 5nm-20nm、更特别地0. 5nm_10nm、更特别地0. 5nm_5nm范围中的厚度。根据图3的电子器件的实施例，复合物140在溶剂中溶解并且防EBO复合物在溶剂内的浓度处于0. 5%-5%、更特别地2%-5%的范围内。尤其，对于要被用于芯片110和载体 120的复合物可以使用不同的浓度，即使复合物本身(as such)是相同的。可能是以下情况一些剩余物溢出将会发生。通过选择不同的浓度，该剩余物溢出可以适当地被平衡，使得不会发生在芯片和载体上蔓延的不均衡。参照图4，流程图阐明根据实施例的用于制造半导体芯片的方法。该方法包括提供半导体芯片(Si)，该半导体芯片包括第一主面、与第一主面相对的第二主面和连接第一和第二主面的侧面；和至少部分地用防EBO复合物或表面能量减少复合物覆盖侧面(s2)。根据图4的方法的实施例，半导体芯片的侧面完全地用防EBO复合物或表面能量减少复合物覆盖。根据图4的方法的实施例，半导体芯片的第二主面也部分地或完全地用防EBO复合物或表面能量减少复合物覆盖。这些复合物的例子已经在以前的实施例中给出。根据图3的电子器件的实施例，半导体芯片
至 Jhl o根据图3的电子器件的实施例，半导体芯片
参照图5A-5E，示意性顶视图(图A)和剖面侧视图表示(图5B-5E)阐明根据实施例用于制造半导体芯片的方法。在半导体晶片上制造了多个半导体芯片或管芯之后，芯片被分离(Singulate)并且被附到可扩展的带上。该带被固定在晶片框架内。图5A示出由容纳带52的晶片框架51和多个附到带52上的半导体芯片53组成的组件50的顶视图。图5B在上半部分示出组件50的剖面侧视图表示和在下半部分示出以液体形式包含防EBO复合物或表面能量减少复合物的槽60的示意性表示。箭头指示组件50被浸入到槽60中，使得复合物将粘附在半导体芯片53的暴露的表面处。另外，也可能将超声波馈送到液态防EBO中以便改善防EBO到芯片53之间的中间空间的渗透。图5C在上半部分示出组件50的剖面表示并且在下半部分示出水槽70的示意性表示，其中箭头指示通过将组件50浸入到水槽70中来执行净化步骤。图示意性示出干燥步骤，其中组件50被暴露于热，以便被干燥。最后，图5E示出组件50，其中芯片53在其侧面和其第二主面上用防EBO复合物或表面能量减少复合物的层覆盖。芯片的第一主面被附到带上并且不需要用防EBO复合物或表面能量减少复合物覆盖，因为芯片将利用其相应的第一主表面被附到引线框上。图6示出根据实施例的用于制造电子器件的方法的流程图。该方法包括提供诸如引线框的载体(Si)。也提供包括第一主面和与第一主面相对的第二主面和连接第一和第二主面的侧面的半导体芯片(s2)。至少部分地用防EBO复合物或表面能量减少复合物覆盖侧面(s3)和将半导体芯片利用其第一主面附到载体上(s4)。根据图6的方法的实施例，侧面完全地用防EBO复合物或表面能量减少复合物覆
至 JHL ο根据图6的方法的实施例，半导体芯片的第二主面也用防EBO复合物或表面能量减少复合物覆盖。根据图6的方法的实施例，载体也至少部分地用防EBO复合物或表面能量减少复合物覆盖。例如，仅载体的上表面可以用复合物覆盖。也可能的是，载体完全地用复合物覆盖。对于载体可以使用与对于芯片所使用的相同的或不同的复合物。根据图6的方法的实施例，半导体芯片通过环氧树脂被附到引线框上。根据图6的方法的实施例，在半导体芯片的侧面上所涂布的防EBO复合物能够减少芯片面的表面能量，并且在防EBO复合物也被涂布在载体上的情况下，于是该复合物能够减少载体表面的表面能量。根据图6的方法的实施例，该方法还包括提供多个半导体芯片，将半导体芯片附到承载物(support)上，并且将承载物浸入由防EBO复合物或表面能量减少复合物组成的液体中。承载物可以由可扩展的带组成，所述带可以被固定在晶片框架内。根据该方法的另一实施例，该方法还包括在浸溃之后在水中净化承载物并且必要时在净化之后干燥承载物。
权利要求
1.一种半导体芯片,包括第一主面；与所述第一主面相对的第二主面；连接所述第一和第二主面的侧面；和至少部分地覆盖所述侧面的防EBO复合物。
2.根据权利要求I所述的半导体芯片，其中所述第二主面至少部分地用防EBO复合物覆盖。
3.根据权利要求I所述的半导体芯片，其中所述防EBO复合物能够减少所述侧面的表面能量。
4.根据权利要求I所述的半导体芯片，其中所述防EBO复合物包括疏水性质。
5.—种半导体芯片,包括第一主面；与所述第一主面相对的第二主面；连接所述第一和第二主面的侧面；至少部分地覆盖所述侧面的表面能量减少复合物。
6.根据权利要求5所述的半导体芯片，其中所述第二主面至少部分地用所述复合物覆至 JHL ο
7.根据权利要求5所述的半导体芯片，其中所述表面能量减少复合物包括疏水性质。
8.一种电子器件，包括载体；和包括第一主面、与所述第一主面相对的第二主面和连接所述第一和第二主面的侧面的半导体芯片；其中所述半导体芯片用其第一主面被附到载体上；和其中所述半导体芯片的所述侧面至少部分地用复合物覆盖，所述复合物包括防EBO复合物和/或表面能量减少复合物。
9.根据权利要求8所述的电子器件，其中所述载体的上表面也至少部分地用所述复合物覆盖。
10.根据权利要求8所述的电子器件，其中所述第二主面至少部分地用所述复合物覆至 JHL ο
11.根据权利要求8所述的电子器件，其中所述复合物包括能够减少侧面的表面能量的防EBO复合物。
12.根据权利要求8所述的电子器件，其中所述复合物包括疏水性质。
13.一种用于制造半导体器件的方法，该方法包括提供半导体芯片，所述半导体芯片包括第一主面、与所述第一主面相对的第二主面和连接所述第一和第二主面的侧面；和至少部分地用复合物覆盖所述侧面，所述复合物包括防EBO复合物和/或表面能量减少复合物。
14.根据权利要求13所述的方法，还包括至少部分地用所述复合物覆盖所述第二主面。
15.根据权利要求13所述的方法，其中所述复合物包括能够减少侧面的表面能量的防 EBO复合物。
16.根据权利要求13所述的方法，其中所述复合物包括疏水性质。
17.根据权利要求13所述的方法，其中提供半导体芯片包括提供多个半导体芯片，其中该方法还包括将所述半导体芯片附到承载物上；和其中至少部分地覆盖所述侧面包括将具有半导体芯片的承载物浸入由所述复合物组成的液体中。
18.根据权利要求17所述的方法，还包括在浸溃之后在水中净化所述承载物。
19.根据权利要求18所述的方法，还包括在净化之后干燥所述承载物。
20.一种用于制造电子器件的方法，该方法包括提供载体；提供包括第一主面、与所述第一主面相对的第二主面和连接所述第一和第二主面的侧面的半导体芯片；至少部分地用复合物覆盖所述侧面，所述复合物包括防EBO复合物和/或表面能量减少复合物；和将所述半导体芯片的所述第一面附到所述载体上。
21.根据权利要求20所述的方法，还包括至少用所述复合物覆盖所述半导体芯片的所述第二主面。
22.根据权利要求20所述的方法，还包括至少部分地用防EBO复合物或表面能量减少复合物覆盖所述载体。
23.根据权利要求20所述的方法，其中所述复合物包括能够减少侧面的表面能量的防 EBO复合物。
24.根据权利要求20所述的方法，其中所述复合物包括疏水性质。
25.根据权利要求20所述的方法，其中提供半导体芯片包括提供多个半导体芯片；其中所述方法还包括将所述半导体芯片附到承载物上；和其中至少部分地覆盖所述侧面包括将所述承载物浸入到由所述复合物组成的液体中。
26.根据权利要求25所述的方法，还包括在浸溃之后在水中净化所述承载物。
27.根据权利要求26所述的方法，还包括在净化之后干燥所述承载物。
全文摘要
本发明涉及半导体芯片和用于制造半导体芯片的方法。半导体芯片包括第一主面和与所述第一主面相对的第二主面。侧面连接第一和第二主面。所述侧面至少部分地用防EBO复合物和/或表面能量减少复合物覆盖。
文档编号H01L23/00GK102593070SQ201210009559
公开日2012年7月18日 申请日期2012年1月13日 优先权日2011年1月13日
发明者M.沃佩尔 申请人:英飞凌科技股份有限公司