P型超结横向双扩散mosfet器件的制作方法

P型超结横向双扩散mosfet器件的制作方法
【专利摘要】本发明公开了一种P型超结横向双扩散MOSFET器件，在N型衬底重掺杂区上具有N型外延漂移区；在N型外延漂移区中形成有元胞区和终端区；P型半绝缘柱区在元胞区和终端区中均具有多个P型半绝缘柱区；在所述P型半绝缘柱区底部和顶部分别有浓度高于P型半绝缘柱区的P型掺杂区；元胞区中所述P型半绝缘柱区之间有栅极沟槽；沟槽表面形成有栅氧化膜且填入多晶硅形成栅极；所述栅极沟槽与P型半绝缘柱区之间形成阱区；在阱区上部形成源区；源区和阱区通过接触孔连接地电位。本发明通过P型半绝缘柱区顶部与底部的掺杂浓度提高，解决了器件设计的耐击穿电压值，同时提高了器件整体的纵向和横向击穿电压与可靠性。
【专利说明】P型超结横向双扩散MOSFET器件
【技术领域】
[0001]本发明涉及半导体器件设计领域，特别是指一种P型超结横向双扩散MOSFET器件。
【背景技术】
[0002]图1所示为传统超结结构应用于N型纵向功率MOS器件，即N型CooLMOS结构。其是在重掺杂的N型硅衬底101上具有水平分布的两轻掺杂P型区102，两轻掺杂的P型区102之间具有一轻掺杂N型外延漂移区103，上部左右分别具有重掺杂的P型阱区104和位于P型阱区104中的重掺杂N型区105 (源漏区)，中间的沟道区上方淀积多晶硅栅极。该结构导通过程中只有多数载流子一电子，而没有少数载流子的参与，因此，其开关损耗与传统的功率MOSFET相同，而且其电压支持层的杂质掺杂浓度可以提高将近一个数量级；此夕卜，由于垂直方向上插入P型区，可以补偿过量的电流导通电荷。在漂移层加反向偏置电压，将产生一个横向电场，使PN结耗尽。当电压达到一定值时，漂移层完全耗尽，将起到电压支持层的作用。由于掺杂浓度的大幅提高，在相同的击穿电压下，导通电阻Ron可以大大降低，甚至突破硅限，但是此类器件的平面栅结构会使得两侧重掺杂P阱区104存在JFET夹断效应。

【发明内容】

[0003]本发明所要解决的技术问题是提供一种P型超结横向双扩散MOSFET器件，具有横向及纵向整体的高击穿电压及高可靠性。
[0004]为解决上述问题，本发明提供的一种P型超结横向双扩散MOSFET器件，包括:N型衬底重掺杂区及N型外延漂移区，其中:
[0005]N型外延漂移区位于N型衬底重掺杂区之上。
[0006]所述N型外延漂移区中具有元胞区和终端区，在器件的俯视平面上，终端区位于元胞区外圈将元胞区环绕包围。
[0007]剖视平面上，所述元胞区中具有两个P型半绝缘柱区，终端区中更具有多个P型半绝缘柱区，在终端区中均匀分布。
[0008]所述的多个P型半绝缘柱区，其底部还均具有第一 P型掺杂区，以及顶部均具有第
二P型掺杂区。
[0009]元胞区中，两个P型半绝缘柱区之间有一个沟槽，所述沟槽内壁表面形成有栅氧化膜，沟槽内填充多晶硅形成栅极。
[0010]所述沟槽的两侧与P型半绝缘柱区之间的区域均形成阱区，在阱区上部形成源区，源区和阱区通过接触孔连接地电位。
[0011]进一步地，所述P型半绝缘柱区是单一材料，或者是半导体绝缘材料和绝缘材料的复合结构。
[0012]进一步地，所述P型半绝缘柱区是半导体绝缘材料和绝缘材料的复合结构时，半导体绝缘材料位于靠外延漂移区一侧。
[0013]进一步地，所述接触孔是穿透源区直接与阱区接触，使阱区和源区共用接触孔；或者是停止在源区，通过额外的P型孔注入，形成与阱区的接触。
[0014]进一步地，所述终端区其表面或者形成有场氧、多晶硅或金属场板；其远离元胞区方向的外侧或者形成有场截止环；其P型半绝缘柱区之间或包含P型半绝缘柱区的区域也不排除设计有P型浅注入。
[0015]进一步地，所述第一 P型掺杂区和第二 P型掺杂区的掺杂浓度为P型半绝缘柱区的2~5倍，且杂质是均匀分布或在水平方向上呈中间浓两侧淡的分布。
[0016]本发明通过P型半绝缘柱区顶部与底部的掺杂浓度提高，解决了器件设计的耐击穿电压值，同时提高了器件整体的纵向和横向击穿电压与可靠性。
【专利附图】

【附图说明】
[0017]图1是传统的N型CooIMOS器件；
[0018]图2是本发明P型超结横向双扩散MOSFET器件的剖面结构；
[0019]图3是P型半绝缘柱区顶部凹陷；
[0020]图4是横向电场碰撞电离示意图。
[0021]附图标记说明
[0022]I是N型衬底重掺杂区2是N型外延漂移区
[0023]31是第一 P型掺杂区
[0024]32是P型半绝缘柱区
[0025]33是第二 P型掺杂区
[0026]4是栅极沟槽5是栅氧化膜
[0027]6是多晶硅栅极7是阱区
[0028]8是源区9是接触孔
[0029]100是元胞区101是终端区
【具体实施方式】
[0030]本发明一种P型超结横向双扩散MOSFET器件，现结合【专利附图】

【附图说明】如下。
[0031]如图2所示，在N型衬底重掺杂区I之上具有N型外延漂移区2。
[0032]N型外延漂移区2中具有元胞区100和终端区101，在器件的俯视平面上，终端区101是位于元胞区100外圈将元胞区100环绕包围，将元胞区100保护在内。
[0033]在N型外延漂移区2中具有多个P型半绝缘柱区32，元胞区100中具有两个P型半绝缘柱区32，终端区101中更具有多个P型半绝缘柱区32，在终端区101中均匀分布，P型半绝缘柱区32或者是单一的材料，或者是由半导体绝缘材料和绝缘材料的复合结构，当柱区32为复合结构时，半导体绝缘材料位于靠近外延漂移区的一侧。
[0034]所述的多个P型半绝缘柱区32，其底部还均具有第一 P型掺杂区31，以及顶部均具有第二 P型掺杂区33，第一 P型掺杂区31以及第二 P型掺杂区33的掺杂浓度是P型半绝缘柱区32的2至5倍，且杂质可以均匀分布，也可以是在水平方向上呈现中间浓两侧淡的分布状态。[0035]在元胞区100中，剖视平面上，两个P型半绝缘柱区32之间有沟槽4，所述沟槽4内壁表面形成有栅氧化膜5，沟槽4内填充多晶硅形成栅极6，栅氧化膜5是将栅极6和沟槽4隔离。
[0036]所述栅极沟槽4左右两侧与P型半绝缘柱区32之间的区域形成阱区7，在阱区7上部形成源区8，源区8和阱区7通过接触孔9连接地电位。
[0037]以上即为本发明所述的P型超结横向双扩散MOSFET器件的结构，通过P型半绝缘柱区32底部(即所述第一 P型掺杂区31)的掺杂浓度提高，有效的抑制衬底辅助耗尽效应，提高器件的纵向耐压能力提高。即P型半绝缘柱区32底部受到两侧N型外延漂移区2的耗尽同时受底部N型衬底重I掺杂耗尽的影响，使器件纵向的电压承受能力小于设计的理论值。虽然增加P型半绝缘柱区32的深度可以简单的解决这个问题，但同时增加的是工艺成本，本发明通过P型半绝缘柱区32底部的掺杂浓度提高的方案的优越性不言而喻。
[0038]另外，P型半绝缘柱区32顶部(即形成所述的第二 P型掺杂区33)的掺杂浓度提高，有效的抑制硅表面场氧和层间膜的吸硼吐磷效应。即P型半绝缘柱区顶部在实际工艺生产过程中会向内凹陷，如图3所示，导致器件实际横向击穿电压小于设计理论值，使器件整体击穿电压下降。通过P型半绝缘柱区顶部的掺杂浓度提高，器件在横向电场的作用下，表面更容易耗尽，使碰撞电离内压至硅体内，避免了表面击穿的发生,如图4所示。同时对于通过P型低掺杂补偿工艺生产过程中P型半绝缘柱区顶部内凹，属于相同的技术解决方案，亦在本发明的保护范围内。
【权利要求】
1.一种P型超结横向双扩散MOSFET器件，包括N型衬底重掺杂区及N型外延漂移区，其特征在于: N型外延漂移区位于N型衬底重掺杂区之上； 所述N型外延漂移区中具有元胞区和终端区，在器件的俯视平面上，终端区位于元胞区外圈将元胞区环绕包围； 剖视平面上，所述元胞区中具有两个P型半绝缘柱区，终端区中更具有多个P型半绝缘柱区，在终端区中均匀分布； 所述的多个P型半绝缘柱区，其底部还均具有第一 P型掺杂区，以及顶部均具有第二 P型掺杂区； 元胞区中，两个P型半绝缘柱区之间有一个沟槽，所述沟槽内壁表面形成有栅氧化膜，沟槽内填充多晶硅形成栅极； 所述沟槽的两侧与P型半绝缘柱区之间的区域均形成阱区，在阱区上部形成源区，源区和阱区通过接触孔连接地电位。
2.如权利要求1所述的P型超结横向双扩散MOSFET器件，其特征在于:所述P型半绝缘柱区是单一材料，或者是半导体绝缘材料和绝缘材料的复合结构。
3.如权利要求2所述的P型超结横向双扩散MOSFET器件，其特征在于:所述P型半绝缘柱区是半导体绝缘材料和绝缘材料的复合结构时，半导体绝缘材料位于靠外延漂移区一侧。
4.如权利要求1所述的P型超结横向双扩散MOSFET器件，其特征在于:所述接触孔是穿透源区直接与阱区接触，使阱区和源区共用接触孔；或者是停止在源区，通过额外的P型孔注入，形成与阱区的接触。
5.如权利要求1所述的P型超结横向双扩散MOSFET器件，其特征在于:所述终端区其表面或者是形成有场氧、多晶硅或金属场板；其远离元胞区方向的外侧或者是形成有场截止环；其P型半绝缘柱区之间或包含P型半绝缘柱区的区域不排除设计有P型浅注入。
6.如权利要求1所述的P型超结横向双扩散MOSFET器件，其特征在于:所述第一P型掺杂区和第二 P型掺杂区的掺杂浓度为P型半绝缘柱区的2?5倍，且杂质是均匀分布或在水平方向上呈中间浓两侧淡的分布。
【文档编号】H01L29/78GK103515432SQ201210206590
【公开日】2014年1月15日 申请日期:2012年6月21日 优先权日:2012年6月21日
【发明者】胡晓明 申请人:上海华虹Nec电子有限公司