Mos静电保护器件的制作方法
【专利摘要】本发明公开了一种MOS静电保护器件，包括：P型衬底上形成有P型阱，所述P型阱中形成有第一P+扩散区用作衬底接出，所述P型阱形成有第一N+扩散区构成静电保护器件的源极，所述P型阱中形成有一N型阱，所述N型阱中形成有分开的第二N+扩散区和第三N+扩散区，所述第二、第三N+扩散区与N型阱共同构成静电保护器件的漏极，所述N型阱中形成有第二P+扩散区，所述P型阱上方的第一多晶硅区构成静电保护器件的栅极，所述N型阱上方形成有第二、第三多晶硅区，第一、第三N+扩散区的一侧分别形成有一场氧化区。本发明要的MOS静电保护器件在确保器件静电保护能力的前提下省去了硅化物刻蚀掩膜版能降低MOS静电保护器件的生产成本。
【专利说明】MOS静电保护器件
【技术领域】
[0001]本发明涉及半导体制造领域，特别是涉及一种MOS静电保护器件。
【背景技术】
[0002]静电放电(ESD)对于电子产品的伤害一直是不易解决的问题，低压静电保护器件最常用的是MOS (金属氧化物半导体)结构。在有silicide (硅化物)的工艺中，当ESD发生时，为保证其漏端电流不至于集中在栅极边缘，通常会用一层掩模版将漏端硅化物刻蚀掉。如图1所示的NMOS器件，此种做法在实现ESD保护的同时，需要额外的掩模版，增加了工艺成本。
【发明内容】
[0003]本发明要解决的技术问题是在确保器件静电保护能力的前提下提供一种不具有硅化物刻蚀掩膜版的MOS静电保护器件，降低MOS静电保护器件的生产成本。
[0004]为解决上述本发明的第一种MOS静电保护器件，包括:P型衬底上形成有P型阱，所述P型阱中形成有第一 P+扩散区用作衬底接出，所述P型阱形成有第一 N+扩散区构成静电保护器件的源极，所述P型阱中形成有一 N阱，所述N型阱中形成有分开的第二 N+扩散区和第三N+扩散区，所述第二、第三N+扩散区与N型阱共同构成静电保护器件的漏极，所述N型阱中形成有第二 P+扩散区，所述P阱上方的第一多晶硅区构成静电保护器件的栅极，所述N型阱上方形成有第二、第三多晶硅区，第一、第三N+扩散区的一侧分别形成有一场氧化区。
[0005]其中，所述第二 N+扩散区部分位于所述N型阱中，部分位于所述P型阱中并且与P型阱上方的第一多晶硅区具有重叠区域。
[0006]其中，所述N型阱的掺杂浓度大于所述P型阱的掺杂浓度。
[0007]第二种MOS静电保护器件，包括:N型衬底上形成有N型阱，所述N型阱中形成有第一 N+扩散区用作衬底接出，所述N型阱形成有第一 P+扩散区构成静电保护器件的源极，所述N型阱中形成有一 P型阱，所述P型阱中形成有分开的第二 P+扩散区和第三P+扩散区，所述第二、第三P+扩散区与P型阱共同构成静电保护器件的漏极，所述P型阱中形成有第二 N+扩散区，所述N型阱上方的第一多晶硅区构成静电保护器件的栅极，所述P型阱上方形成有第二、第三那多晶硅区，第一、第三P+扩散区的一侧分别形成有一场氧化区。
[0008]其中，所述第二 P+扩散区部分位于所述P型阱中，部分位于所述N型阱中并且与N型阱上方的第一多晶硅区具有重叠区域。
[0009]其中，所述P型阱的掺杂浓度大于所述N型阱的掺杂浓度。
[0010]一种MOS静电保护器件，由至少二个第一种(或第二种)MOS静电保护器件采用共享源极或漏极的方式组成，形成多指状静电保护器件。
[0011 ] 本发明要的MOS静电保护器件在确保器件静电保护能力的前提下省去了硅化物刻蚀掩膜版能降低MOS静电保护器件的生产成本。【专利附图】
【附图说明】
[0012]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0013]图1是一种现有的NMOS静电保护器件。
[0014]图2是本发明第一实施例的示意图，显示器件为NMOS结构。
[0015]图3是本发明第三实施例的示意图，包含两个共享漏极的NMOS结构。
[0016]图4是本发明第一实施例应用时的电流泄放路径示意图。
[0017]附图标记说明
[0018]I是P型衬底
[0019]2是P型阱
[0020]3是N型阱
[0021]4.1是第一 N+扩散区
[0022]4.2是第二 N+扩散区
[0023]4.3是第三N+扩散区
[0024]5是多晶硅区
[0025]5.1是第一多晶硅区
[0026]5.2是第二多晶硅区
[0027]5.3是第二多晶娃区
[0028]6是硅化物刻蚀掩膜版
[0029]7是场氧化区
[0030]8是P+扩散区
[0031]8.1是第一 P+扩撒区
[0032]8.2是第二 P+扩散区
[0033]9是耗尽层。
【具体实施方式】
[0034]如图2所示，本发明第一实施例，包括:P型衬底I上形成有P型阱2，P型阱2中形成有第一 P+扩散区8.1用作衬底接出，P型阱2形成有第一 N+扩散区4.1构成静电保护器件的源极，P型阱2中形成有一 N型阱3，N型阱3中形成有分开的第二 N+扩散区4.2和第三N+扩散区4.3，第二 N+扩散区4.2、第三N+扩散区4.3与N型阱3共同构成静电保护器件的漏极；本发明工作时，第三N+扩散区4.3通过接触孔引出到输出入端口，N型阱3中形成有第二 P+扩散区8.2，不接电位，P型阱2上方的第一多晶硅区5.1构成静电保护器件的栅极，N型阱上方形成有第二晶硅区5.2、第三多晶硅区5.3，不接电位，用作硅化物阻挡层；第一 N+扩散区4.1、第三N+扩散区4.3的一侧分别形成有一场氧化区7 ;第二 N+扩散区4.2部分位于N型阱3中，部分位于P型阱2中并且与P型阱2上方的第一多晶硅区
5.1具有重叠区域，N型阱3的掺杂浓度大于P型阱2的掺杂浓度。
[0035]本发明第二实施例其结构与第一实施例相同，掺杂类型与第一实施例相反是一种PMOS结构；其原理本领域技术人员能根据本发明第一实施例的结构能够推导得出，在此不再赘述。[0036]如图3所示，本发明第三实施例，由两个第一实施例中的NMOS静电保护器件采用共享N型阱3和第三N+扩散区4.3 (共享漏极)的方式形成对称的二指状器件结构。
[0037]本发明第四实施例其结构与第三实施例相同，掺杂类型与第三实施例相反，是一种PMOS结构；其原理本领域技术人员能根据本发明第三实施例的结构能够推导得出，在此不再赘述。
[0038]本发明无需增加刻蚀硅化物的掩模版，通过在器件漏极添加两块浮空的多晶硅区(第二多晶硅区5.2和第三多晶硅区5.3)来阻挡硅化物的形成，漏极的第三N+扩散区4断开后以N型阱3相连，此外在两个多晶硅区之间注入浮空的第二 P+扩散区。
[0039]当ESD发生时，以本发明第一实施例为例，本发明的电流泻放路径如图4中箭线所示，由于N型阱3的存在，电流相比于现有NMOS静电保护器件中只有第二 N+扩散区4.2的情况，能流通电流的面积更大，浮空的第二 P+扩散区8.2与N型阱3间会形成耗尽层9，这样一来电流进一步被推离器件表面，表面电场进一步降低，器件也更不容易被ESD电流所损坏。
[0040]以上通过【具体实施方式】和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种MOS静电保护器件，其特征是，包括:P型衬底上形成有P型阱，所述P型阱中形成有第一 P+扩散区用作衬底接出，所述P型阱形成有第一 N+扩散区构成静电保护器件的源极，所述P型阱中形成有一 N型阱，所述N型阱中形成有分开的第二 N+扩散区和第三N+扩散区，所述第二、第三N+扩散区与N型阱共同构成静电保护器件的漏极，所述N型阱中形成有第二 P+扩散区，所述P型阱上方的第一多晶硅区构成静电保护器件的栅极，所述N型阱上方形成有第二、第三多晶硅区，第一、第三N+扩散区的一侧分别形成有一场氧化区。
2.如权利要求1所述MOS静电保护器件，其特征是:所述第二N+扩散区部分位于所述N型阱中，部分位于所述P型阱中并且与P型阱上方的第一多晶硅区具有重叠区域。
3.如权利要求1所述MOS静电保护器件，其特征是:所述型N阱的掺杂浓度大于所述P型阱的掺杂浓度。
4.一种MOS静电保护器件，其特征是，包括:N型衬底上形成有N型阱，所述N型阱中形成有第一 N+扩散区用作衬底接出，所述N型阱形成有第一 P+扩散区构成静电保护器件的源极，所述N型阱中形成有一 P型阱，所述P型阱中形成有分开的第二 P+扩散区和第三P+扩散区，所述第二、第三P+扩散区与P型阱共同构成静电保护器件的漏极，所述P型阱中形成有第二 N+扩散区，所述N型阱上方的第一多晶硅区构成静电保护器件的栅极，所述P型阱上方形成有第二、第三那多晶硅区，第一第三P+扩散区的一侧分别形成有一场氧化区。
5.如权利要求4所述MOS静电保护器件，其特征是:所述第二P+扩散区部分位于所述P型阱中，部分位于所述N型阱中并且与N型阱上方的第一多晶硅区具有重叠区域。
6.如权利要求4所述MOS静电保护器件，其特征是:所述P型阱的掺杂浓度大于所述N型阱的掺杂浓度。
7.—种MOS静电保护器件，其特征是:由至少二个如权利要求1-6任意一项所述的静电保护器件采用共享源极或漏极的方式组成，形成多指状静电保护器件。
【文档编号】H01L29/78GK103579333SQ201210253786
【公开日】2014年2月12日 申请日期:2012年7月20日 优先权日:2012年7月20日
【发明者】王邦麟, 苏庆 申请人:上海华虹Nec电子有限公司