专利名称：与esd/过电压/反极性保护相组合的集成先进铜熔丝的制作方法
与ESD/过电压/反极性保护相组合的集成先进铜熔丝
背景技术：
熔化熔丝用于保护电子设备免受过度电流，所述过度电流可能损害被供电的设备。这些电流已知为过电流(over-current)，沿熔丝内电流路径的一部分传递，将破坏或者烧断所述熔化熔丝。烧断的熔丝将电流源和电子设备断开。在典型的情况下，将在烧断之后更换熔丝。熔丝对电源和由电源供电的电子设备加以保护。例如在不存在熔丝的情况下，被供电的设备中的短路将引起电源过载，并且可能损坏或者破坏电源。提供过电流的电源故障将强制被供电的电子设备承受过电流(被供电的电子设备并没有被设计成能够承受的电流)，并且也将损坏或者破坏被供电的电子设备。理想的熔丝根本没有电阻，不会随寿命而劣化，并且一旦达到规定的最大电流就烧断。实际上，实践中的熔丝具有内部电阻，依赖于通过熔丝的工作电流的有限寿命，以及在规定的过电流的发生和熔丝的保护动作(破坏)之间的时滞(lag time)。针对熔丝的典型规范将定义在流过熔丝的限定直流电流下的最小寿命、针对另一个直流电流的烧断时 间以及熔丝的内部电阻。典型地，熔丝内置了时滞，使得熔丝不会被大电流短脉冲破坏。针对这种脉冲的熔丝设计是标准化的，范围从几分之一微秒到几百微秒。尽管熔丝的时滞防止熔丝被错误地破坏，而熔丝的时滞并不保护被供电的设备。在熔丝的时滞期间，被供电的设备必须承受伴随脉冲的过电压。熔丝防止过度电流，但是不能防止过度电压。为了保护被供电的设备免受过度电压(已知为过电压)，通过添加诸如二极管之类的电涌器件来实现附加保护。二极管将被供电的设备的输入处的电压限制为可接受的限度。当达到二极管的击穿电流时，二极管将电涌电流导引至接地。由过度电压引起的过度电流将破坏二极管。通常，二极管在破坏之后将会短路(低欧姆连接)。将二极管设置于电源和熔丝之间将危及电源。因此，为了使用二极管和熔丝来防止受到过电流和过电压，必须将二极管设置于熔丝和要被供电的设备之间。在这种设置中，流过损坏(短路)的二极管的电流将烧断熔丝，并且电流将停止流动，从而防止电源过载，并且防止被供电的设备受到过电流和过电压。然而，利用这种设置，当二极管短路时，必须更换熔丝和二极管。当熔丝烧断时，必须测试二极管的完整性，如果二极管损坏则更换二极管，或者如果功能测试不可行，则在任何情况下都更换二极管。每次烧断熔丝都测试二极管的可行性是耗时的。将二极管和熔丝组合为一个器件使得可以提高过电流和过电压保护器的性能，并且使得可以快速且容易地更换被供电设备保护器。
发明内容
在一个实施例中，集成器件包括过电流保护电路和过电压保护电路两者。与单一熔丝器件或者单一电涌器件相比，包括这两个元件的集成电路改善了功能。过电流保护电路和过电压保护电路的组合操作用于以高效的方式保护被供电的设备。在与熔丝相关联的时滞期间，电涌二极管将应力脉冲(stress pulse)箝位到安全的电平。二极管操作用于在熔丝的时滞期间保护被供电的二极管。熔丝和二极管的集成将作为快速熔丝来操作，然而将不存在与快速熔丝相关联的问题(被短的高电平脉冲错误地烧断)。另外，由于二极管的操作速度，熔丝和二极管的组合将会实质上立即进行保护，而没有时滞。将过电流保护电路和过电压保护电路封装到诸如集成电路之类的相同器件中。集成电路的导电层操作用于将基于功率的信号从电源传递至被供电的设备。金属易受氧化，所述氧化使得金属劣化。因此，为本公开的导电材料提供扩散保护器(diffusion-protector)。扩散保护器通过延长导电材料的寿命来改进集成电路的操作。
以上讨论并非意欲描述每一个实施例或者每一种实现方式。附图和以下描述也只是示范了多种实施例。
结合附图考虑以下详细描述，可以更加全面地理解各种示例实施例，其中图I示出了包含熔丝元件和电涌元件的集成电路的示例实施例；图2示出了与电源和被供电的设备相连的集成电路的另一个示例实施例；图3示出了导电材料寿命以及基于电流密度的故障；以及图4示出了相对于典型导电材料寿命而绘制的示例实施例的导电材料寿命。
具体实施例方式尽管本公开可以具有各种修改和备选形式，在附图中作为示例示出了本公开的示例并且将进行详细描述。然而应该理解的是并非意欲将本公开局限于所示和/或所述的具体实施例。相反，意欲覆盖落在本公开精神和范围内的所有修改、等同和替换。本公开的集成电路操作用于防止受到通过集成电路传递至输出设备的功率信号的过电压和过电流。在一个示例实施例中，集成电路包括支撑基础块(supportive-foundation block),例如用于各种其他部件的衬底。作为集成电路的一部分，诸如金属迹线或者导体之类的导电结构配置有扩散保护器，扩散保护器与导电结构邻接。在更具体的实施例中，金属迹线主要是铜材料。导电结构的金属迹线在氧化时容易发生金属的扩散或侵蚀。扩散保护器设计用于保护金属迹线以减小金属的氧化，从而减小金属的侵蚀。集成电路的金属迹线将输入端子和输出端子电连接。输入端子与输入设备的电源相连，并且将功率信号传递至金属迹线。金属迹线将所述信号传递至输出端子。输出端子与要被供电的设备相连。用作参考端子的第三端子通过电压电涌电路与金属迹线相连，电压电涌电路用于将功率电涌传递至公共的接地参考节点。在基于功率的信号超过阈值电流的情况下，由于过度的温度而牺牲了(sacrifice)金属迹线，从而破坏了金属迹线。该金属迹线设计为被破坏以保护目标设备(即，例如与输出端子相连的要被供电的设备)免受可能损坏设备的过电压。在基于功率的信号超过与电流相关联的电压阈值电平的情况下，电压电涌电路或者将信号短路至参考端子，或者利用金属迹线阻碍信号。这种短路或者阻碍保护了要被供电的设备免受有害的过电压。在示例实施例中，集成电路制造用于保护金属层免受扩散。可以将合适的半导体衬底用作构建集成电路的底座。衬底可以由依赖于特定应用的多种材料制成。将第一扩散保护器层沉积在半导体衬底上。在沉积第一扩散保护器层之后，在第一扩散保护器层上沉积金属层。金属层覆盖第一扩散保护器层。将第二扩散保护器层沉积在金属层上。第二扩散保护器层覆盖整个金属层。使用标准(例如光刻)方法，将刻蚀掩模设置在衬底上沉积的组合的三层上。使用刻蚀掩模对这三层进行刻蚀，以使金属层的侧部外露，同时保持金属层的底部和顶部被扩散保护器覆盖。按照这种方式，防止金属层的顶部和底部氧化，延长了金属的寿命。现在回到附图，图I描述了防止过电压和过电流的集成电路，其与以上类型的集成电路的方面在很大程度上是一致的。在图I所示的示例实施例中，集成电路10防止输入功率信号20的各种偏差(discrepancy)，其中输入功率信号20通过集成电路10传递至输出功率信号30。输入功率信号20的这种偏差的示例可以包括电压超过与集成电路10相关联的阈值电平、电流超过 与集成电路10相关联的电流阈值、或者信号包含过度电压和过度电流两者。在一个示例实施例中，集成电路10包括支撑基础块100。在特定实施例中，支撑基础块100可以是半导体衬底。支撑基础块100为各种其他部件通过了底座。作为集成电路10的一部分，熔丝元件40配置有扩散保护器层50。在特定的实施例中，熔丝元件40是导电结构(例如金属迹线)或者是类似的导电型材料。在更特定的实施例中，熔丝元件40主要是铜材料。扩散保护器50包围熔丝元件40以防止由于氧化而侵蚀熔丝元件40。导电材料容易由于外漏到氧气中而劣化(例如，氧化)。导电材料的氧化或者劣化会缩短导电材料的寿命并且更改操作范围和有效性。集成电路10的熔丝元件40将输入端子50和输出端子60电连接。输入端子50将功率信号传递至熔丝元件40。作为导电材料的熔丝元件40将信号传递至输出端子60。通过电涌元件80将参考端子70 (集成电路10的第三端子)与熔丝元件40相连。电涌元件80通过将功率电涌传递至参考端子70来操作。在特定的实施例中，参考端子70操作为公共接地。现在参考图2，其示出了与电源120和被供电的设备130相连的集成电路110。熔丝元件140将功率信号从电源120传递至被供电的设备130。作为集成电路110的一部分，熔丝元件140是导电结构，其配置有扩散保护器150。在特定的实施例中，熔丝元件140是金属迹线或者类似的导电型材料。在更具体的实施例中，熔丝元件140主要是铜材料。扩散保护器150包围熔丝元件140以防止由于氧化而侵蚀熔丝元件140。导电材料容易由于外露到氧气中而劣化(例如，氧化)。导电材料的氧化或者劣化会缩短导电材料的寿命并且更改操作范围和有效性。集成电路110的熔丝元件140将电源120与要被供电的设备130电连接。参考端子160是集成电路110的第三端子，并且通过电涌元件170与熔丝元件140相连。电涌元件170(例如二极管)将会损害被供电的设备130的功率电涌传递至参考端子160，从而避免了对于被供电的设备130的损害。如果电源120提供基于功率的信号，所述信号具有超过与集成电路110相关联的阈值电流的电流，则熔丝元件140由于过度的温度而牺牲。在示例实施例中，熔丝元件140是金属迹线。金属迹线将会被过度的温度破坏，并且过度电流将不会被传递至被供电的设备130。在熔丝140的金属迹线被破坏时，电源120不再与被供电的设备130电连接。
电源120可以供应基于功率的信号，所述信号超过与集成电路110相关联的电压阈值电平。如果发生这种情況，电涌器件170将所述信号短路至參考端子160，或者利用熔丝元件140阻碍所述信号。短路或者阻碍保护将要被供电的设备免受有害的过电压。在示例实施例中，熔丝元件(金属迹线)位于半导体管芯的顶部上。可以使得金属迹线是低电阻的。对于半导体技术常用的金属可以用于金属迹线(例如铝、金、钼或铜)。招的缺点是容易发生电迁移效应(electromigration effect)。金和钼昂贵并且不是非常常见。可以使用铜，因为铜不易电迁移并且是低欧姆的。集成电路具有用于外部接触的三 个触点区域、导电迹线(例如铜)和ニ极管。第一触点与导电迹线的一端相连，第二触点与导电迹线的另一端以及ニ极管的一端相连。第三触点与ニ极管的另一端相连。在另ー个示例实施例中，将熔丝元件与衬底热隔离。通过用将熔丝元件的金属迹线包封在电介质中，将熔丝元件与衬底热分离，从而維持(sustain)金属迹线的限定故障电流。如果没有将金属迹线热隔离，将迹线局部地加热到熔化温度所需要的功率将会更高。对于限定的故障电流，这将意味着需要更高的电阻。因此，需要熔丝的低电阻率，将熔丝元件与衬底热隔离有助于器件的操作。在特定的实施例中，导电迹线是铜迹线。铜迹线具有宽度最小的部分。当強制与集成电路相关联的过电流通过迹线时，破坏了最小宽度部分。最小宽度部分可以是宽度50-200 u m,相应的金属厚度是约1-2 u m。在这种情况下，例如，该厚度允许2安培的连续エ作电流，以及5安培的过电流值。铜易于与氧反应，尤其是在升高的温度下(大约200°C )。在正常工作条件下获得这些升高的温度(例如，2安培直流电流；以及几毫欧(mOhm)的内部电阻)。转向图3，物理分析表明，在中等电流水平下，铜迹线的寿命受到铜的氧化的限制。曲线300示出了金属迹线的寿命。熔丝的寿命应该高，而对于大电流的故障前时间(time until failure)应该低。与图3所示的故障曲线相关联的斜率应该较高。氧化明显地减小了铜层的厚度。氧化増加了层的电阻，从而引起更多的发热并且提高了氧化的速度。金属迹线的厚度受到半导体エ艺的限制，使得实现较厚的层是不可行的。金属迹线的保护对于延长金属迹线的寿命来说是重要的。在示例实施例中，将金属迹线夹在两个金属薄层之间(例如，TiN)。夹住金属迹线的金属层设计用于停止氧(氧化)扩散到铜表面。如图4中看出的，上部曲线400的斜率比下部曲线410的斜率大，其中上部曲线400具有设计用于停止扩散的金属层。金属层大大地延长了金属迹线的寿命。在特定的实施例中，支撑基础块由具有np结的硅形成。两个外部触点位于硅管芯的顶部上，并且铜迹线连接这两个外部触点。将第三触点(地)放置于硅管芯的顶部或者硅管芯的背部。ニ极管与第二外部触点和接地触点相连。通过电介质将铜迹线与硅管芯的顶部相分离。电介质(例如聚合物)大约3 厚。将铜迹线还夹在扩散保护器的两个层(例如TiN)之间。所得到的结构是利用三个触点被装配到封装中的硅管芯。在其他示例实施例中，利用硅管芯顶部的至少三个凸块(bump)，将集成电路装配为芯片级封装(chip scale package),和/或集成电路包括要由保护电路来供电的目标电路。熔丝元件是凸块下金属(under-bump metal)。凸块下金属包括底部的招层、顶部的铜层以及二者间的ー个或多个扩散保护层。用TiN薄层来覆盖顶部铜层。
基于以上讨论和说明，本领域普通技术人员易于理解，可以进行各种改进和变化，而不必不严格遵循这里说明和描述的示范实施例和应用。另外，可以按照各种组合实现不同实施例的各种特征。这种改进并没有脱离包括所附权利要求中阐述的范围在内的本公开的真实精神和范围。·
权利要求
1.一种集成电路，包括电路构建衬底，所述集成电路包括 导电结构，由所述电路构建衬底支撑，包括金属迹线和与所述金属迹线相邻的扩散保护器，并且配置和布置用于减少相对于金属迹线结构的扩散； 输入端子，配置和布置用于将基于功率的输入信号施加到金属迹线的第一部分； 输出端子，配置和布置用于将基于功率的输出信号传递至金属迹线的第二部分，其中所述基于功率的输出信号是因基于功率的输入信号而产生的；以及 电压电涌电路，配置和布置用于响应于基于功率的输出信号的电压超过与所述电路相关联的电压阈值电平，将基于功率的输出信号传递至参考端子，从而响应于电压电涌超过所述电压阈值电平，电压电涌电路被适配为通过经由参考端子短路或者利用金属迹线阻碍来限制向输出端子处连接的电路提供的电压电平，所述金属迹线被适配为为了过电流保护而牺牲。
2.根据权利要求I所述的集成电路，还包括连接在输出端子处的电路，并且所述连接在输出端子处的电路协同导电结构和电压电涌电路被配置和布置为受保护以免受过电压和过电流状况。
3.根据权利要求I所述的集成电路，其中电压电涌电路向参考端子提供低欧姆连接。
4.根据权利要求I所述的集成电路，其中金属迹线是铜。
5.根据权利要求I所述的集成电路，其中金属迹线具有在50到200微米之间的宽度。
6.根据权利要求I所述的集成电路，其中金属迹线具有大约1-2微米的厚度。
7.根据权利要求I所述的集成电路，其中金属迹线被适配为操作大约2安培的连续工作电流，并且被适配为在大约5安培下牺牲。
8.根据权利要求I所述的集成电路，其中金属迹线通过隔离电介质层与电路构建衬底分离。
9.根据权利要求I所述的集成电路，其中扩散保护器包括位于金属迹线的相对侧上的TiN 或者 TiWN。
10.根据权利要求I所述的集成电路，其中电压电涌电路包括pn结。
11.根据权利要求I所述的集成电路，其中电压电涌电路包括二极管。
12.根据权利要求I所述的集成电路，其中金属迹线配置和布置用于在金属迹线的一端连接输入端子，而在金属迹线的相对一端连接输出端子。
13.一种集成电路,包括电路构建衬底,所述集成电路包括 导电结构，由电路构建衬底支撑，包括金属迹线和与金属迹线相邻的扩散保护器，并且配置和布置用于减少相对于金属迹线结构的扩散； 输入端子，配置和布置用于将基于功率的输入信号施加到金属迹线的第一部分； 输出端子，配置和布置用于将基于功率的输出信号传递至金属迹线的第二部分，其中所述基于功率的输出信号是因基于功率的输入信号而产生的；以及 低欧姆电压保护器件，配置和布置用于响应于基于功率的输出信号的电压超过与所述电路相关联的电压阈值电平，将基于功率的输出信号传递至参考端子，其中响应于输入端子处的功率相关信号展现出超过所述电压阈值电平的电压电涌和过电流状况，电压电涌电路被适配为通过以下操作来限制向输出端子处连接的电路提供的电压电平经由参考端子进行短路，或者在响应于过电流状况而加热金属迹线，然后牺牲金属迹线以进行过电流保护时进行阻碍。
14.根据权利要求13所述的集成电路，其中金属迹线配置和布置用于耐受高达200摄氏度的温度。
15.根据权利要求13所述的集成电路，其中金属迹线包括第一金属成分，扩散保护器包括第二金属成分。
16.根据权利要求13所述的集成电路，其中所述扩散保护器是诸如TiN或TiWN之类的金属薄层。
17.根据权利要求13所述的集成电路，其中金属迹线通过隔离电介质层与电路构建衬底分离。
18.一种制造方法，包括 提供衬底； 在衬底上沉积第一扩散保护器层； 在第一扩散保护器层上沉积金属迹线，第一扩散保护层与金属迹线的底部侧相接触； 在金属迹线上沉积第二扩散保护器层，第二扩散保护器层与金属迹线的顶部侧相接触； 在第一扩散保护器层、金属迹线和第二扩散保护器层上，使用光刻法提供刻蚀掩模；以及 使用光刻法刻蚀第一扩散保护器层、金属迹线和第二扩散保护器层，以使金属迹线的边缘外露，而保留第一扩散保护器层在金属迹线底部的部分以及第二扩散保护器层在金属迹线顶部的部分。
19.根据权利要求18所述的方法，其中第一扩散保护器和第二扩散保护器包括阻挡金属。
全文摘要
在一个实施例中，提出了一种集成电路及其制造方法。集成电路包括过电压保护元件和过电流保护元件。集成电路操作用于提供增强的并且高效的ESD功能。本公开的过电流元件包括扩散保护层，以提高过电流元件的寿命并且改善功能。
文档编号H01L21/70GK102956635SQ201210302940
公开日2013年3月6日 申请日期2012年8月23日 优先权日2011年8月24日
发明者奥拉夫·普芬尼希斯多夫, 沃尔夫冈·施尼特 申请人:Nxp股份有限公司