鳍部及其形成方法
【专利摘要】一种鳍部及其形成方法，其中鳍部的形成方法，包括：提供半导体衬底；在半导体衬底上形成介质层，所述介质层掺杂有杂质离子，从介质层的表面到底部，所述杂质离子的摩尔浓度逐渐变化；在介质层表面形成掩膜层，掩膜层具有暴露介质层表面的开口；以所述掩膜层为掩膜，采用各向同性的刻蚀工艺沿开口刻蚀所述介质层，形成凹槽，刻蚀过程中，对介质层的刻蚀速率随着介质层中杂质离子的摩尔浓度的增大而减小；在凹槽中填充满外延层，所述外延层作为鳍部。在介质层的沿厚度掺杂不同摩尔浓度的杂质离子，在刻蚀介质层形成凹槽时，使形成凹槽的侧壁非垂直于半导体衬底的表面，提高了凹槽中形成的鳍部的表面积，从而提高通过鳍部的驱动电流。
【专利说明】鳍部及其形成方法
【技术领域】
[0001]本发明涉及半导体制作领域，特别涉及一种鳍部及其形成方法【背景技术】
[0002]随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。
[0003]图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括:半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14 一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。
[0004]更多关于鳍式场效应晶体管请参考专利号为“US7868380B2”的美国专利。
[0005]但现有形成的鳍式场效应晶体管的驱动电流仍比较小。
【发明内容】
[0006]本发明解决的问题是提供一种鳍部及其形成方法，提高了通过鳍部的驱动电流。
[0007]为解决上述问题，本发明技术方案提供了一种鳍部的形成方法，包括:提供半导体衬底；在所述半导体衬底上形成介质层，所述介质层掺杂有杂质离子，从介质层的表面到底部，所述杂质离子的摩尔浓 度逐渐变化；在所述介质层表面形成掩膜层，所述掩膜层具有暴露介质层表面的开口 ；以所述掩膜层为掩膜，沿开口刻蚀所述介质层，形成凹槽，刻蚀过程中，对介质层的刻蚀速率随着介质层中杂质离子的摩尔浓度的增大而增大；在凹槽中填充满外延层，所述外延层作为鳍部。
[0008]可选的，所述介质层为掺杂有磷离子的硅玻璃、掺杂有硼离子的硅玻璃、掺杂有硼磷离子的硅玻璃或者掺杂有砷离子的硅玻璃。
[0009]可选的，所述介质层形成工艺为原位掺杂化学气相沉积工艺。
[0010]可选的，所述原位掺杂化学气相沉积工艺的温度为300-500摄氏度，沉积腔压力为0.2^0.5托，采用的硅源气体为SiH4,杂质源气体为PH3、B2H6或AsH3,其他气体为02。
[0011]可选的，所述原位掺杂化学气相沉积工艺的温度为350-550摄氏度，沉积腔压力为600托，采用的硅源气体为TE0S，杂质源气体为TMP、TMB或TMAs，其他气体为03。
[0012]可选的，采用原位掺杂化学气相沉积工艺形成介质层时，在沉积过程中，通过调节杂质源气体的流量来调节介质层中掺杂的杂质离子的摩尔浓度。
[0013]可选的，沿开口刻蚀所述介质层的工艺为各向同性的干法刻蚀工艺，所述各向同性的干法刻蚀采用的气体为CF4和He，CF4的流量为20(T500SCCm，He的流量为l~2slm，刻蚀腔压力为I~lOPa，射频功率为25(T350W，射频的频率为13.56MHz。
[0014]可选的，所述介质层中掺杂的杂质离子的摩尔浓度，从介质层的表面到底部，逐渐增大，当沿开口刻蚀所述介质层，形成凹槽时，从介质层的表面到底部，所述凹槽的宽度逐渐增大。
[0015]可选的，所述凹槽的侧壁与半导体衬底的夹角为80-85度。
[0016]可选的，所述介质层中掺杂的杂质离子的摩尔浓度，从介质层的表面到底部，逐渐减小，当沿开口刻 蚀所述介质层，形成凹槽时，从介质层的表面到底部，所述凹槽的宽度逐渐减小。
[0017]可选的，所述凹槽的侧壁与半导体衬底的夹角为95~100度。
[0018]可选的，所述介质层中掺杂的杂质离子的摩尔浓度，从介质层的表面到底部，先逐渐减小，达到最小值后再逐渐增大，当沿开口刻蚀所述介质层，形成凹槽时，从介质层的表面到底部，所述凹槽的宽度先逐渐减小，达到最小值后再逐渐增大。
[0019]可选的，所述介质层中掺杂的杂质离子的摩尔浓度在介质层的中间位置达到最小值，介质层的表面和底部的杂质离子的摩尔浓度相等。
[0020]可选的，所述介质层中掺杂的杂质离子的摩尔浓度，从介质层的表面到底部，先逐渐增大，达到最大值后再逐渐减小，当沿开口刻蚀所述介质层，形成凹槽时，从介质层的表面到底部，所述凹槽的宽度先逐渐增大，达到最大值后再逐渐减小。
[0021 ] 可选的，所述介质层中掺杂的杂质离子的摩尔浓度在介质层的中间位置达到最大值，介质层的表面和底部的杂质离子的摩尔浓度相等。
[0022]本发明实施例还提供了一种鳍部，其特征在于，包括:半导体衬底；位于所述半导体衬底上的若干鳍部，从鳍部的顶部表面向底部，所述鳍部的宽度逐渐变化。
[0023]可选的，从鳍部的顶部表面向底部，所述鳍部的宽度逐渐增大，所述鳍部的侧壁与半导体衬底的夹角为80-85度。
[0024]可选的，从鳍部的顶部表面向底部，所述鳍部的宽度逐渐减小，所述鳍部的侧壁与半导体衬底的夹角为95~100度。
[0025]可选的，从鳍部的顶部表面向底部，所述鳍部的宽度先逐渐减小，在鳍部的中间位置达到最小值后再逐渐增大。
[0026]可选的，所述鳍部的宽度先逐渐增大，在鳍部的中间位置达到最大值后再逐渐减小。
[0027]与现有技术相比，本发明技术方案具有以下优点:
[0028]在介质层中，从介质层的顶部表面到底部掺杂不同摩尔浓度的杂质离子，采用各向同性的刻蚀工艺刻蚀介质层时，使得对介质层中不同位置的刻蚀速率(包括横向刻蚀速率和纵向刻蚀速率)不一样，使形成凹槽的侧壁为非垂直于半导体衬底的表面，提高了凹槽中形成的鳍部的表面积，从而提高通过鳍部的驱动电流。
[0029]进一步，从介质层的表面到底部，所述凹槽的宽度逐渐增大，所述凹槽的侧壁与半导体衬底表面的夹角为80-85度，使形成凹槽的侧壁表面的均匀性较好(表面光滑)，后续形成鳍部时，鳍部的侧壁的表面的均匀性较好，当载流子通过鳍部的表面时，载流子的散射作用较弱，提高载流子的迁移率，而当形成的凹槽的侧壁与半导体衬底的夹角较小(小于80度)时，则需要介质层中掺杂离子的摩尔浓度随介质层厚度的变化率较大，在刻蚀介质层时，介质层中不同厚度处的刻蚀速率的变化率也较大，容易使得形成的凹槽的侧壁表面的均匀性较差(表面粗糙)，后续形成鳍部时，鳍部的侧壁表面的均匀性较差，而粗糙的侧壁表面在通过载流子时，容易引起载流子的散射，降低了载流子的迁移率，而当形成的凹槽的侧壁与半导体衬底的夹角较大(大于85度)时，会使得后续形成的鳍部的侧壁的表面积增加较少，不利于驱动电流的提高。
[0030]进一步，从介质层的表面到底部，所述凹槽的宽度逐渐减小，所述凹槽的侧壁与半导体衬底表面的夹角为95?100度，形成凹槽的侧壁的表面的均匀性较好(表面光滑)，后续形成鳍部时，鳍部的侧壁的表面的均匀性较好，当载流子通过鳍部的表面时，载流子的散射作用较弱，提高载流子的迁移率，当凹槽的侧壁与半导体衬底表面夹角较大(大于100度)时，会使得形成的凹槽的侧壁的表面均匀性较差，而凹槽的侧壁与半导体衬底表面夹角较小(大于90度小于95度)时，不利于后续形成的鳍部的驱动电流的提升。
【专利附图】
【附图说明】
[0031]图1为现有技术鳍式场效应管的结构示意图；
[0032]图:T图4为本发明实施例介质层中杂质离子的摩尔浓度分布与介质层厚度的关系不意图；
[0033]图2，图5?图13为本发明实施例鳍部形成过程的剖面结构示意图。
【具体实施方式】
[0034]现有的鳍式场效应管的鳍部通常是通过刻蚀半导体衬底形成，形成的鳍部的侧壁垂直于半导体衬底的表面，鳍部的表面积(鳍部顶部表面和两侧壁)相对较小，形成横跨所述鳍部侧壁表面和顶部表面的栅极结构时，使得鳍部表面形成的沟道区的宽度受到限制，鳍式场效应管的驱动电流难以提高，并且形成的鳍部的侧壁表面的均匀性较差，降低了通过鳍部侧壁表面载流子的迁移率。
[0035]为解决上述问题，发明人提出一种鳍部及其形成方法，所述鳍部的两侧壁不垂直于半导体衬底的表面，从鳍部的顶部表面向底部，所述鳍部的宽度逐渐变化，从而使得鳍部的两侧壁的表面积增大，在形成横跨鳍部的侧壁表面和顶部表面的栅极结构时，使得沟道区的宽度变大，沟道区通过的驱动电流变大。
[0036]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0037]首先，请参考图2，提供半导体衬底300，在所述半导体衬底300上形成介质层400，所述介质层400掺杂有杂质离子，从介质层400的表面到底部，所述杂质离子的摩尔浓度逐渐变化，后续对介质层400的刻蚀速率随着介质层400中杂质离子的摩尔浓度的增大而增大。
[0038]所述半导体衬底300可以为硅(Si)衬底、锗(Ge)衬底、或硅锗(GeSi)衬底、碳化硅(SiC)衬底；也可以是绝缘体上硅(SOI)衬底，绝缘体上锗(GOI)衬底；或者还可以为其它的材料，例如砷化镓等II1- V族化合物衬底。本实施例中所述半导体衬底300为硅衬底。[0039]所述介质层400为掺杂有磷离子的硅玻璃(PSG)、掺杂有硼离子的硅玻璃(BSG)、掺杂有硼磷离子的硅玻璃(BPSG)或者掺杂有砷离子的硅玻璃(AsSG)。本实施例中所述介质层400为掺杂磷离子的硅玻璃(PSG)。
[0040]当硅玻璃中掺杂磷离子、硼离子或砷离子时，硅玻璃中的中的部分氧与磷离子、硼离子或砷离子结合形成磷的氧化物、硼的氧化物或砷的氧化物，在刻蚀掺杂有磷离子、硼离子或砷离子硅玻璃时，硅玻璃中磷的氧化物、硼的氧化物或砷的氧化物会增大对硅玻璃的刻蚀速率，并且对硅玻璃的刻蚀速率随着硅玻璃中杂质离子的摩尔浓度增大而增大，即硅玻璃中杂质离子的摩尔浓度越高，对硅玻璃的刻蚀速率越高。本发明实施例，就是利用硅玻璃中掺杂的杂质离子的摩尔浓度不同刻蚀速率不同的特征，在介质层中从介质层的表面到底部的不同位置掺杂不同摩尔浓度的杂质离子，在采用各向同性的干法刻蚀介质层时，使得介质层中不同位置的刻蚀速率(横向和纵向刻蚀速率)不同，从而使介质层中形成的凹槽的侧壁具有不同的形状，后续在凹槽中填充外延层形成鳍部时，鳍部的侧壁与凹槽的侧壁相对应，增大了鳍部侧壁的面积，在鳍部的表面形成横跨鳍部的栅极结构时，增大了沟道区的宽度，提高了沟道区驱动电流的大小。
[0041]所述介质层400的形成工艺原位掺杂化学气相沉淀工艺，所述原位掺杂化学气相沉积工艺的温度为300-500摄氏度，沉积腔压力为沉积腔压力为0.2^0.5托，采用的硅源气体为SiH4,杂质源气体为ΡΗ3、Β2Η6或AsH3,其他气体为02。当形成掺杂有硼离子的硅玻璃(BSG)时，杂质源气体为B2H6 ;当形成掺杂有硼磷离子的硅玻璃(BPSG)时，杂质源气体为PH3和B2H6 ;形成掺杂有砷离子的硅玻璃(AsSG)时，杂质源气体为AsH3。
[0042]在本发明的其他实施例中，所述原位掺杂化学气相沉积工艺采用的硅源气体为TEOS (正硅酸乙酯)，杂质源气体为TMP (三甲基磷或三甲氧基磷)、TMB (三甲基硼或三甲氧基硼)或TMAs (三甲基砷或三甲氧基砷)，其他气体为O3，温度为350-550摄氏度，沉积腔压力为600托。
[0043]在进行原位掺杂化学气 相沉积工艺时，通过调节杂质源气体的流量，使得形成的介质层400从底部到表面杂质离子的摩尔浓度不一样。请参考图3和图4，图3和图4为介质层中杂质离子的摩尔浓度分布与介质层厚度的关系示意图。
[0044]参考图3，其中直线B表示:从介质层的表面到底部，介质层中掺杂的杂质离子的摩尔浓度呈线性的逐渐增大，越靠近介质层的表面，杂质离子的摩尔浓度越小，越靠近介质层的底部，杂质离子的摩尔浓度越大。在形成介质层时，杂质源气体的流量是呈线性逐渐减小的，使得杂质离子的摩尔浓度随介质层厚度的增加逐渐减小。后续在刻蚀介质层形成凹槽时，从介质层的表面到底部，所述凹槽的宽度逐渐增大。直线A表示:从介质层的表面到底部，介质层中掺杂的杂质离子的浓度呈线性的逐渐减小，越靠近介质层的表面，杂质离子的摩尔浓度越大，越靠近介质层的底部，杂质离子的摩尔浓度越小。因此，在形成介质层时，杂质源气体的流量是呈线性逐渐增大的，使得杂质离子的摩尔浓度随介质层厚度的增加逐渐增大。后续在刻蚀介质层形成凹槽时，从介质层的表面到底部，所述凹槽的宽度逐渐减小，即凹槽的侧壁与半导体衬底呈一定的钝角(参见权11)。在本发明的其他实施例中，从介质层的表面到底部，所述介质层中的杂质离子的摩尔浓度呈非线性的逐渐增大或逐渐减小，后续形成的凹槽的侧壁为具有一定弧度的侧壁。
[0045]参考图4，其中曲线C表示:从介质层的表面到底部，所述介质层中掺杂的杂质离子的摩尔浓度，先呈线性的逐渐增大，达到最大值后再呈线性的逐渐减小。因此，在形成介质层时，所述杂质源气体的流量先呈线性的逐渐增大，达到最大值后，再呈线性的逐渐减小。后续刻蚀所述介质层，形成凹槽时，从介质层的表面到底部，所述凹槽的宽度先逐渐增大，达到最大值后再逐渐减小。本实施例中，所述介质层中掺杂的杂质离子的摩尔浓度在介质层的中间位置达到最大值，介质层的上部分和下部分中掺杂的杂质离子的摩尔浓度以介质层的中间位置呈对称分布，介质层的表面和底部的杂质离子的摩尔浓度相等，使后续形成的凹槽上部分和下部分，沿凹槽宽度最宽的位置对称分布。在本发明的其他实施例中，从介质层的表面到底部，所述介质层中掺杂的杂质离子的摩尔浓度，先呈非线性的逐渐增大，达到最大值后再呈非线性的逐渐减小。在本发明的其他实施例中，所述介质层中掺杂离子的摩尔浓度的最大值位于介质层中间位置外的其他位置。
[0046]其中曲线D表示:从介质层的表面到底部，所述介质层中掺杂的杂质离子的摩尔浓度，先呈线性的逐渐减小，达到最小值后再呈线性的逐渐增大。因此，在形成介质层时，所述杂质源气体的流量先呈线性的逐渐减小，达到最小值后，再呈线性的逐渐增大。后续刻蚀所述介质层，形成凹槽时，从介质层的表面到底部，所述凹槽的宽度先逐渐减小，达到最小值后再逐渐增大。本实施例中，所述介质层中掺杂的杂质离子的摩尔浓度在介质层的中间位置达到最小值，介质层的上部分和下部分中掺杂的杂质离子的摩尔浓度以介质层的中间位置呈对称分布，介质层的表面和底部的杂质离子的摩尔浓度相等，使后续形成的凹槽的上部分和下部分，沿凹槽宽度最窄的位置对称分布。在本发明的其他实施例中，从介质层的表面到底部，所述介质层中掺杂的杂质离子的摩尔浓度，先呈非线性的逐渐减小，达到最小值后再呈非线性的逐渐增大。在本发明的其他实施例中，所述介质层中掺杂离子的摩尔浓度的最小值位于介质层中间位置外的其他位置。
[0047]接着，请参考图5，在所述介质层400表面形成掩膜层401，所述掩膜层401具有暴露所述介质层400表面的若干开口 402，所述开口 402与后续介质层400中形成的凹槽的位置相对应。
[0048]所述掩膜层401的材料为光刻胶或者硬掩膜材料。掩膜层401中开口 402的宽度根据待形成鳍部的顶部宽度进行调整。
[0049]然后，请参考图6，当`介质层400中的掺杂离子的摩尔浓度(从表面到底部)呈线性逐渐增大时，沿开口 402刻蚀所述介质层400，形成凹槽403，从介质层400的表面到底部，所述凹槽403的宽度逐渐增大，凹槽403的侧壁与半导体衬底300表面呈一倾斜的直线，所述凹槽403的侧壁与半导体衬底表面的夹角10为80-85度(需要说明的是，本发明的实施例中凹槽的侧壁与半导体衬底的夹角均是至凹槽的侧壁与凹槽内暴露的半导体衬底的夹角)，使形成的凹槽403的侧壁表面的均匀性较好(表面光滑)，后续形成鳍部时，鳍部的侧壁的表面的均匀性较好，当载流子通过鳍部的表面时，载流子的散射作用较弱，提高载流子的迁移率，而当形成的凹槽403的侧壁与半导体衬底的夹角较小(小于80度)时，则需要介质层400中掺杂离子的摩尔浓度随介质层400厚度的变化率较大，在刻蚀介质层400时，介质层中不同厚度处的刻蚀速率的变化率也较大，容易使得形成的凹槽403的侧壁表面的均匀性较差(表面粗糙)，后续形成鳍部时，鳍部的侧壁表面的均匀性较差，而粗糙的侧壁表面在载流子通过时，容易引起载流子的散射，降低了载流子的迁移率，而当形成的凹槽403的侧壁与半导体衬底的夹角较大(大于85度)时，会使得后续形成的鳍部的侧壁的表面积增加较少，不利于驱动电流的提高。后续在凹槽403中填充满外延层，将所述外延层作为鳍部。
[0050]刻蚀所述介质层400的工艺为各向同性的干法刻蚀工艺，使得对介质层400的横向的刻蚀速率和纵向的刻蚀速率的保持一致，介质层400不同位置的刻蚀速率的变化值也保持一致，当介质层400中的掺杂离子的摩尔浓度(从表面到底部)呈逐渐增大时，对介质层400的刻蚀速率逐渐增大，从而使得在介质层400中形成的凹槽403的宽度逐渐增大。
[0051 ] 所述各向同性的干法刻蚀采用的气体为CF4和He，CF4的流量为20(T500sccm(标况毫升每分)，He的流量为I~2slm(标况升每分)，刻蚀腔压力为l~10Pa，射频功率为25(T350W，射频的频率为13.56MHz，在后续刻蚀介质层400时，保持对介质层400的刻蚀速率的变化率相对于介质层400中掺杂离子的摩尔浓度的变化率保持线性或接近线性的关系，保证形成的凹槽侧壁的形状和凹槽侧壁表面的均匀性。
[0052]在本发明的另一实施例中，当所述介质层400中掺杂的杂质离子的摩尔浓度(从表面到底部)呈线性的逐渐减小时，请参考图7，沿开口 402刻蚀所述介质层400，形成凹槽403，从介质层400的表面到底部，所述凹槽403的宽度逐渐减小，凹槽403的侧壁与半导体衬底300表面呈一倾斜的直线，所述凹槽403的侧壁与半导体衬底表面的夹角20为95~100度，形成凹槽403的侧壁的表面的均匀性较好(表面光滑)，后续形成鳍部时，鳍部的侧壁的表面的均匀性较好，当载流子通过鳍部的表面时，载流子的散射作用较弱，提高载流子的迁移率，而当凹槽403的侧壁与半导体衬底表面夹角较大(大于100度)时，会使得形成的凹槽的侧壁的表面均匀性较差， 而凹槽403的侧壁与半导体衬底表面夹角较小(大于90度小于95度)时，不利于后续形成的鳍部的驱动电流的提升。后续在凹槽403中填充满外延层，将所述外延层作为鳍部。
[0053]在本发明的又一实施例中，当所述介质层400中掺杂的杂质离子的摩尔浓度，从介质层400的表面到底部，先呈线性的逐渐减小，在介质层400的中间位置达到最小值后，再呈线性的逐渐增大时,请参考图8，沿开口 402刻蚀所述介质层400，形成凹槽403，从介质层400的表面到底部，所述凹槽403的宽度先逐渐减小，在介质层400的中间位置达到最小值后，再逐渐增大。所述凹槽403的上部分侧壁的延长线与半导体衬底300的夹角为95~100度，所述凹槽403的下部分侧壁与半导体衬底300的夹角为80-85度，使得后续形成的鳍部的侧壁表面积较大的同时侧壁表面的均匀性较好，后续形成横跨鳍部的顶部表面和侧壁表面的栅极结构时，提高了通过鳍部的驱动电流。
[0054]在本发明的又一实施例中，当所述介质层400中掺杂的杂质离子的摩尔浓度，从介质层400的表面到底部，先呈线性的逐渐增大，在介质层400的中间位置达到最大值后，再呈线性的逐渐减小时，请参考图8，沿开口 402刻蚀所述介质层400，形成凹槽403，从介质层400的表面到底部，所述凹槽403的宽度先逐渐增大，在介质层400的中间位置达到最大值后，再逐渐减小。所述凹槽403的上部分侧壁的延长线与半导体衬底300的夹角为80-85度，所述凹槽403的下部分侧壁与半导体衬底300的夹角为95~100度，使得后续形成的鳍部的侧壁表面积较大的同时侧壁表面的均匀性较好，后续形成横跨鳍部的顶部表面和侧壁表面的栅极结构时，提高了通过鳍部的驱动电流。
[0055]参考图10，去除所述掩膜层401 (参考图6)，在凹槽403 (参考图6)中填充满外延层，所述外延层作为鳍部404，从鳍部404的顶部表面到底部，所述鳍部404的宽度逐渐减小，所述鳍部404的侧壁与半导体衬底300表面的夹角11为80-85度。[0056]所述外延层的填充工艺选择性外延工艺。所述外延层的材料为硅、锗、硅锗或砷化镓等II1-V族化合物。
[0057]后续还包括:去除所述介质层400，形成横跨所述鳍部400的顶部表面和侧壁表面的栅极结构，所述栅极结构包括栅介质层和位于栅介质层表面的栅电极(图中未示出)；在栅极结构两侧的鳍部400内形成鳍式场效应管的源/漏区。
[0058]由于鳍部400的侧壁的表面积增大，侧壁表面的均匀性较好，提高了鳍式场效应管的驱动电流和载流子的迁移率。
[0059]在本发明的另一实施例中，请参考图11，去除所述掩膜层401 (参考图7)，在凹槽403 (参考图7)中填充满外延层，所述外延层作为鳍部404，从鳍部404的顶部表面到底部，所述鳍部404的宽度逐渐增大，所述鳍部404的侧壁与半导体衬底300表面的夹角21为95~100度。
[0060]在本发明的又一实施例中，请参考图12，去除所述掩膜层401 (参考图8)，在凹槽403 (参考图8)中填充满外延层，所述外延层作为鳍部404，从鳍部404的顶部表面到底部，所述鳍部404的宽度先逐渐减小，在中间达到最小后，再逐渐增大，所述鳍部404的上部分侧壁的延长线与半导体衬底300的夹角为95~100度，所述鳍部404的下部分侧壁与半导体衬底300的夹角为80~85度。
[0061]在本发明的又一实施例中，请参考图13，去除所述掩膜层401 (参考图9)，在凹槽403 (参考图9)中填充满外延层，所述外延层作为鳍部404，从鳍部404的顶部表面到底部，所述鳍部404的宽度先逐渐增大，在中间达到最大后，再逐渐减小，所述鳍部404的上部分侧壁的延长线与半导体衬底300的夹角为80-85度，所述鳍部404的下部分侧壁与半导体衬底300的夹角为95~ 100度。
[0062]上述方法形成的鳍部，包括:半导体衬底；位于所述半导体衬底上的若干鳍部,从鳍部的顶部表面向底部，所述鳍部的宽度逐渐变化。
[0063]在其中一个实施例中，从鳍部的顶部表面向底部，所述鳍部的宽度逐渐增大，所述鳍部的侧壁与半导体衬底的夹角为80-85度。
[0064]在另一个实施例中，从鳍部的顶部表面向底部，所述鳍部的宽度逐渐减小，所述鳍部的侧壁与半导体衬底的夹角为95~100度。
[0065]在又一个实施例中，从鳍部的顶部表面向底部，所述鳍部的宽度先逐渐减小，在鳍部的中间位置达到最小值后再逐渐增大。
[0066]在又一个实施例中，从鳍部的顶部表面向底部，所述鳍部的宽度先逐渐增大，在鳍部的中间位置达到最大值后再逐渐减小。
[0067]综上，本发明实施例鳍部及其形成方法，在介质层中，从介质层的顶部表面到底部掺杂不同摩尔浓度的杂质离子，采用各向同性的刻蚀工艺刻蚀介质层时，使得对介质层中不同位置的刻蚀速率(包括横向刻蚀速率和纵向刻蚀速率)不一样，使形成凹槽的侧壁非垂直于半导体衬底的表面，提高了凹槽中形成的鳍部的表面积，从而提高通过鳍部的驱动电流。
[0068]进一步，从介质层的表面到底部，所述凹槽的宽度逐渐增大，所述凹槽的侧壁与半导体衬底表面的夹角为80-85度，使形成凹槽的侧壁表面的均匀性较好(表面光滑)，后续形成鳍部时，鳍部的侧壁的表面的均匀性较好，当载流子通过鳍部的表面时，载流子的散射作用较弱，提高载流子的迁移率，而当形成的凹槽的侧壁与半导体衬底的夹角较小(小于80度)时，则需要介质层中掺杂离子的摩尔浓度随介质层厚度的变化率较大，在刻蚀介质层时，介质层中不同厚度处的刻蚀速率的变化率也较大，容易使得形成的凹槽的侧壁表面的均匀性较差(表面粗糙)，后续形成鳍部时，鳍部的侧壁表面的均匀性较差，而粗糙的侧壁表面在通过载流子时，容易引起载流子的散射，降低了载流子的迁移率，而当形成的凹槽的侧壁与半导体衬底的夹角较大(大于85度)时，会使得后续形成的鳍部的侧壁的表面积增加较少，不利于驱动电流的提高。
[0069]本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
【权利要求】
1.一种鳍部的形成方法，其特征在于，包括: 提供半导体衬底； 在所述半导体衬底上形成介质层，所述介质层掺杂有杂质离子，从介质层的表面到底部，所述杂质离子的摩尔浓度逐渐变化； 在所述介质层表面形成掩膜层，所述掩膜层具有暴露介质层表面的开口 ； 以所述掩膜层为掩膜，采用各向同性的刻蚀工艺沿开口刻蚀所述介质层，形成凹槽，刻蚀过程中，对介质层的刻蚀速率随着介质层中杂质离子的摩尔浓度的增大而增大； 在凹槽中填充满外延层，所述外延层作为鳍部。
2.如权利要求1所述的鳍部的形成方法，其特征在于，所述介质层为掺杂有磷离子的娃玻璃、掺杂有硼尚子的娃玻璃、掺杂有硼磷尚子的娃玻璃或者掺杂有砷尚子的娃玻璃。
3.如权利要求2所述的鳍部的形成方法，其特征在于，所述介质层形成工艺为原位掺杂化学气相沉积工艺。
4.如权利要求3所述的鳍部的形成方法，其特征在于，所述原位掺杂化学气相沉积工艺的温度为300-500摄氏度，沉积腔压力为0.2^0.5托，采用的硅源气体为SiH4，杂质源气体为PH3、B2H6或AsH3,其他气体为O2。
5.如权利要求3所述的鳍部的形成方法，其特征在于，所述原位掺杂化学气相沉积工艺的温度为350-550摄氏度，沉积腔压力为600托，采用的硅源气体为TE0S，杂质源气体为TMP、TMB或TMAs，其他气体为03。
6.如权利要求4或5所述的鳍部的形成方法，其特征在于，采用原位掺杂化学气相沉积工艺形成介质层时，在沉积过程中，通过调节杂质源气体的流量来调节介质层中掺杂的杂质离子的摩尔浓度。
7.如权利要求2所述的鳍部的形成方法，其特征在于，沿开口刻蚀所述介质层的工艺为各向同性的干法刻蚀工艺，所述各向同性的干法刻蚀采用的气体为CF4和He，CF4的流量为20(T500sccm，He的流量为I~2slm，刻蚀腔压力为I~10Pa，射频功率为250~350W，射频的频率为13.56MHz ο
8.如权利要求7所述的鳍部的形成方法，其特征在于，所述介质层中掺杂的杂质离子的摩尔浓度，从介质层的表面到底部，逐渐增大，当沿开口刻蚀所述介质层，形成凹槽时，从介质层的表面到底部，所述凹槽的宽度逐渐增大。
9.如权利要求8所述的鳍部的形成方法，其特征在于，所述凹槽的侧壁与半导体衬底的夹角为80~85度。
10.如权利要求7所述的鳍部的形成方法，其特征在于，所述介质层中掺杂的杂质离子的摩尔浓度，从介质层的表面到底部，逐渐减小，当沿开口刻蚀所述介质层，形成凹槽时，从介质层的表面到底部，所述凹槽的宽度逐渐减小。
11.如权利要求10所述的鳍部的形成方法，其特征在于，所述凹槽的侧壁与半导体衬底的夹角为95~100度。
12.如权利要求7所述的鳍部的形成方法，其特征在于，所述介质层中掺杂的杂质离子的摩尔浓度，从介质层的表面到底部，先逐渐减小，达到最小值后再逐渐增大，当沿开口刻蚀所述介质层，形成凹槽时，从介质层的表面到底部，所述凹槽的宽度先逐渐减小，达到最小值后再逐渐增大。
13.如权利要求12所述的鳍部的形成方法，其特征在于，所述介质层中掺杂的杂质离子的摩尔浓度在介质层的中间位置达到最小值，介质层的表面和底部的杂质离子的摩尔浓度相等。
14.如权利要求7所述的鳍部的形成方法，其特征在于，所述介质层中掺杂的杂质离子的摩尔浓度，从介质层的表面到底部，先逐渐增大，达到最大值后再逐渐减小，当沿开口刻蚀所述介质层，形成凹槽时，从介质层的表面到底部，所述凹槽的宽度先逐渐增大，达到最大值后再逐渐减小。
15.如权利要求14所述的鳍部的形成方法，其特征在于，所述介质层中掺杂的杂质离子的摩尔浓度在介质层的中间位置达到最大值，介质层的表面和底部的杂质离子的摩尔浓度相等。
16.一种鳍部，其特征在于，包括: 半导体衬底； 位于所述半导体衬底上的若干鳍部，从鳍部的顶部表面向底部，所述鳍部的宽度逐渐变化。
17.如权利要求16所述的鳍部，其特征在于，从鳍部的顶部表面向底部，所述鳍部的宽度逐渐增大，所述鳍部的侧壁与半导体衬底的夹角为80-85度。
18.如权利要求16所述的鳍部，其特征在于，从鳍部的顶部表面向底部，所述鳍部的宽度逐渐减小，所述鳍部的侧壁与半导体衬底的夹角为95~100度。
19.如权利要求16所述的鳍部，其特征在于，从鳍部的顶部表面向底部，所述鳍部的宽度先逐渐减小，在鳍`部的中间位置达到最小值后再逐渐增大。
20.如权利要求16所述的鳍部，其特征在于，从鳍部的顶部表面向底部，所述鳍部的宽度先逐渐增大，在鳍部的中间位置达到最大值后再逐渐减小。
【文档编号】H01L29/78GK103681330SQ201210332967
【公开日】2014年3月26日 申请日期:2012年9月10日 优先权日:2012年9月10日
【发明者】三重野文健, 周梅生 申请人:中芯国际集成电路制造(上海)有限公司