专利名称：一种cmos晶体管及其制造方法
技术领域：
本发明涉及低温多晶硅显示领域，具体涉及多晶硅的沟道掺杂工艺，尤其涉及一种CMOS晶体管及其制造方法。
背景技术：
对于传统的非晶硅IXD显示器，驱动IC与玻璃基板是不可集成的分离式设计，因此，在驱动IC与玻璃基板之间需要大量的连接器。一般来说，一块非晶硅LCD面板，需要的连接器数量在4000个左右，这不可避免导致结构变得复杂，模块制造成本居高不下，且面板的稳定性较差，故障率会比较高。再者，驱动IC与玻璃基板的分离式设计也让LCD难以实现进一步轻薄化，这对轻薄型笔记本电脑和平板PC而言都是个不小的打击。相比之下，低温多晶硅技术没有这个问题。驱动IC可以同玻璃基板直接集成，所需的连接器数量锐减 到200个以下，显示器的元器件总数比传统的a-Si非晶硅技术整整少了 40%。这也使得面板的结构变得很简单、稳定性更强，理论上说，多晶硅LCD面板的制造成本也将低于传统技术。与此同时，集成式结构让驱动IC不必占据额外的空间，LCD显示屏可以做得更轻更薄，低温多晶娃的全称是“Low Temperature Poly-Silicon (LTPS,多晶娃又简称为P-Si，下同)”，它是多晶硅技术的一个分支。对IXD显示器来说，采用多晶硅液晶材料有许多优点，如薄膜电路可以做得更薄更小、功耗更低等等。低温多晶硅半导体拥有较高的迁移率，且能形成CMOS半导体器件，因而可以应用于高开口率，高集成的TFT-IXD和AM0LED。然而，低温多晶硅CMOS工艺因为工艺流程复杂而成本较高。
发明内容
(一)技术问题本发明解决了现有技术中低温多晶硅工艺复杂、基于低温多晶硅工艺的显示器件成本高的技术问题。(二)技术方案本发明提供一种CMOS晶体管的制造方法，包括在基板上形成沟道、栅电极、欧姆接触层和源、漏电极；其中形成所述沟道的步骤包括SI.在基板上沉积非晶硅层，然后将所述非晶硅层晶化为多晶硅层；S2.向所述多晶硅层注入硼原子，然后通过刻蚀所述注入硼原子后的多晶硅层形成N沟道区域和P沟道区域；S3.通过一次构图工艺对应于所述N沟道区域形成光刻胶半保留区域，对应于所述P沟道区域形成光刻胶全保留区域；S4.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，在所述N沟道区域形成N沟道，在所述P沟道区域形成P沟道。
可选的，所述非晶硅层的厚度为200 ~ 2000A0可选的，步骤SI中，将所述非晶硅层晶化为多晶硅层的过程包括除氢和激光辐照。可选的，形成所述栅电极的步骤包括S5.沉积栅氧化层，然后在所述栅氧化层上沉积单层或多层的金属或者合金，并刻蚀形成栅电极。可选的，形成所述欧姆接触层的步骤包括S6.对所述栅金属层进行一次光刻,然后利用光刻后的栅电极作为N型轻掺杂的掩膜板进行源漏轻掺杂，从而在所述N沟道和P沟道上形成轻掺杂层；S7.利用光刻后的栅电极作为掩膜板向所述P沟道上的轻掺杂层注入硼原子进行 重掺杂，从而在P沟道的轻掺杂层形成P沟道欧姆接触层；利用光刻后的栅金属层所述掩膜板向所述N沟道上的轻掺杂层注入磷原子进行重掺杂，从而在N沟道的轻掺杂层形成N沟道欧姆接触层。可选的，在步骤S3和S7中采用B2H6/H2或BF3/H2气体注入硼原子。可选的，在步骤S4和S7中采用PH3/H2或者PC13/H2气体注入磷原子。可选的，在沉积所述非晶硅层前，沉积厚度为100 ~ 4000人的缓冲层。可选的，形成所述源、漏电极的步骤包括S8.沉积层间绝缘层，然后在所述层间绝缘层上制作至少两个接触孔，所述接触孔分别通到所述P沟道欧姆接触层和N沟道欧姆接触层；S9.在具有接触孔的层间绝缘层上依次沉积形成单层或多层结构的金属层或者合金层，然后对所述金属层或合金层进行刻蚀形成信号线及源、漏电极。本发明还提供一种阵列基板制造方法，其包含前面所述的CMOS晶体管的制造方法，所述阵列基板制造方法还包括S10.沉积钝化层，并在钝化层制作有至少两个过孔，所述过孔分别通到所述COMS晶体管的漏电极；Sll.在制作有过孔的钝化层上沉积透明导电层，并通过一次光刻形成N沟道侧透明像素电极和P沟道侧透明像素电极。(三)技术效果本发明达到了减少一次构图工艺的技术效果，节省了显示器件的制造成本。
图I表示本发明一种实施方式提出的一种CMOS晶体管的制造流程；图2表示本发明另一种实施方式提出的一种CMOS晶体管的制造流程；图3表示在多晶硅层注入硼原子的方式；图4表示在多晶硅层上构图形成半色调/灰色调区域和全色调区域；图5表示在N沟道区域注入磷原子的方式；图6表示利用栅金属作为N型轻掺杂的掩膜板进行源漏轻掺杂的方式；图7表示采用离子注入的方式注入硼原子进行重掺杂的方式；图8表示采用离子注入的方式注入磷原子进行重掺杂的方式；
图9表示沉积层间绝缘层，并在所述层间绝缘层上形成接触孔后的截面图；图10表示沉积透明导电层，并在所述透明导电层上形成透明像素电极后的截面图。
具体实施例方式本发明采用常用的顶栅结构，整个面板形成多晶硅后，进行掺杂形成P沟道，之后通过一次构图的半色调/灰色调工艺及反型注入工艺，形 成多晶硅图案及N型沟道。实施例I :如图I所示，本发明提供一种CMOS晶体管的制造方法，包括在基板上形成沟道、栅电极、欧姆接触层和源、漏电极；其中形成所述沟道的步骤包括SI.在基板I (比如透明玻璃基板或者石英基板)上沉积非晶硅层，非晶硅层的优选厚度为200 ~ 2000人，然后将所述非晶硅层晶化为多晶硅层，晶化过程可包括对非晶硅采取除氢工艺，并通过激光辐照等工艺以将非晶硅晶化形成多晶硅3 ；S2.向所述多晶硅层注入硼原子，离子注入采用的气体可以是B2H6/H2或BF3/H2，如图3所示；然后通过刻蚀所述注入硼原子后的多晶硅层形成N沟道区域和P沟道区域；S3.如图4所示，通过一次构图工艺对应于所述N沟道区域形成光刻胶半保留区域4，对应于所述P沟道区域形成光刻胶全保留区域5 ;其中，所述通过一次构图工艺形成光刻胶半保留区域4和所述光刻胶全保留区域5可以利用半色调掩膜版或者灰色调掩膜版实现。S4.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，离子注入采用的气体可以是ph3/h2或者PC13/H2，如图5所示，通过反型注入的方式形成N沟道6，在所述P沟道区域形成P沟道。本实施例通过一次构图的半色调/灰色调工艺及反型注入工艺，形成多晶硅图案及N型沟道，降低了低温多晶硅工艺的复杂度，减少了基于低温多晶硅工艺的显示器件的成本。可选的，在沉积所述非晶硅层(即步骤SI)前，可通过PECVD方法沉积厚度为100 ~ 4000A的缓冲层2，缓冲层2可选用SiNx/Si02的叠层结构或者SiO2 (步骤so)。如图2所示可选的，形成所述栅电极的步骤包括S5.通过PECVD的方式沉积厚度力λ00 ~ 10000Α的栅氧化层，栅氧化层可选用SiNx/Si02或SiO2 ;然后在所述栅氧化层上通过溅射或热蒸发的方法沉积单层或多层的金属或者合金，形成金属层，并对所述金属层进行刻蚀形成栅电极7,金属可选自Al、Ta、Cr、Mo等任一种或多种或者其他合金，金属层的优选厚度为丨000 ~ 5000A0可选的，形成所述欧姆接触层的步骤包括S6.对所述金属层进行一次光刻,然后利用光刻后的栅电极作为N型轻掺杂的掩膜板进行源漏轻掺杂，从而在所述N沟道和P沟道上形成轻掺杂层8，如图6所示；S7.利用光刻后的栅电极作为掩膜板向所述P沟道上的轻掺杂层注入硼原子进行重掺杂(子步骤S71)，离子注入采用的气体可以是B2H6/H2或BF3/H2，如图7所示，从而在P沟道的轻掺杂层形成P沟道欧姆接触层9;利用光刻后的栅金属层作为所述掩膜板向所述N沟道上的轻掺杂层注入磷原子进行重掺杂(子步骤S72)，从而在N沟道的轻掺杂层形成N沟道欧姆接触层10，离子注入采用的气体可以是PH3/H2或者PC13/H2，如图8所示。可选的，形成所述源、漏电极的步骤包括S8.通过PECVD的方式沉积层间绝缘层11，优选厚度为500 ~10000人，层间绝缘层可选用Si02/SiNx或SiO2 ;然后在所述层间绝缘层上制作至少两个接触孔，如图9所示，所述接触孔分别通到所述P沟道欧姆接触层和N沟道欧姆接触层；S9.在具有接触孔的层间绝缘层上通过溅射或热蒸发的方法依次沉积形成单层或多层结构的金属层或者合金层12,厚度优选为1000 ~5000A，金属可选自Al、Ta、Cr、Mo等中的任一种或者多种金属或合金，然后对所述金属层或合金层进行刻蚀形成信号线及源、漏电极。实施例2:
本发明还提供一种阵列基板制造方法，其包含前面所述的CMOS晶体管的制造方法，所述阵列基板制造方法还包括S10.通过PECVD方法沉积钝化层13，厚度优选为700 ~ 6000 A,并在钝化层制作有至少两个过孔，所述过孔分别通到所述CMOS晶体管的漏电极；Sll.在制作有过孔的钝化层上通过溅射或热蒸发的方法沉积一层透明导电层，透明导电层一般为ITO或者ΙΖ0，也可以是其它的金属及金属氧化物，厚度约为300 ~ 1000 A,并通过一次光刻形成透明像素电极14，透明像素电极14为两个，分别位于P沟道区域和N沟道区域，其截面图分别如图10所示。实施例3 本发明还提供一种CMOS晶体管，包括基板以及在基板上形成的沟道、栅电极、欧姆接触层和源、漏电极；其中所述沟道包括在注入有硼原子的多晶硅层形成的N沟道区域和P沟道区域，所述N沟道区域上设置光刻胶半保留区域，所述P沟道区域上设置光刻胶全保留区域，通过将光刻胶半保留区域的光刻胶全去除和将光刻胶半保留区域的光刻胶部分去除，向所述N沟道区域注入磷原子在所述多晶硅层形成N沟道和P沟道。可选的，在所述P沟道上还依次设置有栅氧化层和具有多层不同金属或者合金的金属层，在所述金属层进行刻蚀形成栅电极。可选的，通过以栅电极作为掩膜板进行N型轻掺杂，从而在N沟道区域和P沟道区域形成轻掺杂层。可选的，所述N沟道区域包括通过利用所述掩膜板向所述N沟道区域注入磷原子形成的N沟道欧姆接触层，所述P沟道区域包括利用所述掩膜板向所述P沟道区域注入硼原子形成的P沟道欧姆接触层。可选的，在所述金属层上设置有层间绝缘层，所述层间绝缘层设置有至少两个接触孔，所述接触孔分别通到所述P沟道欧姆接触层和N沟道欧姆接触层。可选的，在所述层间绝缘层上设置有由多层不同金属或者合金构成的金属层，在所述金属层上设置有钝化层，并在钝化层形成过孔，所述过孔分别通到所述层间绝缘层上方的金属层，在所述钝化层上设置有N沟道侧透明导电电极和P沟道侧透明导电电极。本发明还提供一种阵列基板，其包括前面所述的CMOS晶体管。本发明还提供一种互补金属氧化物半导体器件，其包括前面所述的阵列基板。
本发明还提供一种基于薄膜场效应晶体管的液晶显示器，其包括前面所述的阵列基板。以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因 此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.一种CMOS晶体管的制造方法，包括在基板上形成沟道、栅电极、欧姆接触层和源、漏电极；其特征在于，其中形成所述沟道的步骤包括 S1.在基板上沉积非晶硅层，然后将所述非晶硅层晶化为多晶硅层； S2.向所述多晶硅层注入硼原子，然后通过刻蚀所述注入硼原子后的多晶硅层形成N沟道区域和P沟道区域； S3.通过一次构图工艺对应于所述N沟道区域形成光刻胶半保留区域，对应于所述P沟道区域形成光刻胶全保留区域； S4.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，在所述N沟道区域形成N沟道，在所述P沟道区域形成P沟道。
2.如权利要求I所述的CMOS晶体管的制造方法，其特征还在于，所述非晶硅层的厚度为200 ~ 2000A。
3.如权利要求I所述的CMOS晶体管的制造方法，其特征还在于步骤SI中，将所述非晶硅层晶化为多晶硅层的过程包括除氢和激光辐照。
4.如权利要求I所述的CMOS晶体管的制造方法，其特征还在于，形成所述栅电极的步骤包括 S5.沉积栅氧化层，然后在所述栅氧化层上沉积单层或多层的金属或者合金，并刻蚀形成栅电极。
5.如权利要求4所述的CMOS晶体管的制造方法，其特征还在于，形成所述欧姆接触层的步骤包括 S6.对所述栅金属层进行一次光刻，然后利用光刻后的栅电极作为N型轻掺杂的掩膜板进行源漏轻掺杂，从而在所述N沟道和P沟道上形成轻掺杂层； S7.利用光刻后的栅电极作为掩膜板向所述P沟道上的轻掺杂层注入硼原子进行重掺杂，从而在P沟道的轻掺杂层形成P沟道欧姆接触层；利用光刻后的栅金属层所述掩膜板向所述N沟道上的轻掺杂层注入磷原子进行重掺杂，从而在N沟道的轻掺杂层形成N沟道欧姆接触层。
6.如权利要求I或5所述的CMOS晶体管的制造方法，其特征还在于在步骤S2和S7中采用b2h6/h2或bf3/h2气体注入硼原子。
7.如权利要求I或5所述的CMOS晶体管的制造方法，其特征还在于在步骤S4和S7中采用ph3/h2或者PC13/H2气体注入磷原子。
8.如权利要求I所述的CMOS晶体管的制造方法，其特征还在于，在沉积所述非晶硅层前，沉积厚度为100 ~ 4000A的缓冲层。
9.如权利要求5所述的CMOS晶体管的制造方法，其特征还在于，形成所述源、漏电极的步骤包括 S8.沉积层间绝缘层，然后在所述层间绝缘层上制作至少两个接触孔，所述接触孔分别通到所述P沟道欧姆接触层和N沟道欧姆接触层； S9.在具有接触孔的层间绝缘层上依次沉积形成单层或多层结构的金属层或者合金层，然后对所述金属层或合金层进行刻蚀形成信号线及源、漏电极。
10.一种阵列基板制造方法，其特征在于，包含权I至权9任一项所述的CMOS晶体管的制造方法，所述阵列基板制造方法还包括 S10.沉积钝化层，并在钝化层制作有至少两个过孔，所述过孔分别通到所述COMS晶体管的漏电极； S11.在制作有过孔的钝化层上沉积透明导电层，并通过一次光刻形成N沟道侧透明像素电极和P沟道侧透明像素电极。
全文摘要
本发明提供一种CMOS晶体管及其制造方法，其中形成沟道的步骤包括S1.在基板上沉积非晶硅层，然后将所述非晶硅层晶化为多晶硅层；S2.向所述多晶硅层注入硼原子，然后通过刻蚀所述注入硼原子后的多晶硅层形成N沟道区域和P沟道区域；S3.通过一次构图工艺对应于所述N沟道区域形成光刻胶半保留区域，对应于所述P沟道区域形成光刻胶全保留区域；S4.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，在所述N沟道区域形成N沟道，在所述P沟道区域形成P沟道。本发明通过一次构图实现了P、N沟道，降低了低温多晶硅工艺的复杂度，减少了基于低温多晶硅的显示器件的成本。
文档编号H01L21/77GK102881657SQ20121036531
公开日2013年1月16日 申请日期2012年9月26日 优先权日2012年9月26日
发明者孙冰 申请人:京东方科技集团股份有限公司