高q电感及制备方法
【专利摘要】本发明提供一种高Q电感及制备方法。首先，将半导体基底的一表面腐蚀成深坑状；接着，在所述半导体基底的另一表面形成支撑层；随后再在所述支撑层的表面相对于深坑的位置形成包含多层金属线圈的电感结构；最后，对已形成电感结构的基底结构进行腐蚀，来去除深坑与电感结构间的半导体基底材料，使半导体基底被掏空，由此形成的电感的Q值比传统集成电感提高了数倍；且本法工艺简单，成本低廉。
【专利说明】高Q电感及制备方法
【技术领域】
[0001]本发明涉及集成电路领域，特别是涉及一种高Q电感及制备方法。
【背景技术】
[0002]随着无线通信的发展，射频微波电路在无线个人通讯、无线局域网(WLAN)、卫星通信、汽车电子中得到了广泛应用。越来越多的功能正持续不断的被集成到各种手持设备中，同时设备的尺寸也在不断缩小。小型化、低成本、低耗能、高性能的需求正在持续增加。
[0003]电感是一种在电路中大量使用的元件，尤其在匹配网络、滤波器、低噪声放大器中起着重要作用。传统电感元件从面积到成本均已制约着集成电路的发展。集成无源器件需要以其小型化、薄膜型、寄生参数少及可靠性高的优点才能满足当今电子产品低成本、重量轻、集成度高，超薄的需求。
[0004]由于传统的封装成本较高，无法满足充分体现嵌入式无源器件的优越性。圆片级芯片尺寸封装(WLCSP)以其低成本，小尺寸在电子产品中得到了广泛应用，Amkor (UltraCSP?) >Fraunhofer>Fujitsu (Super CSP?)、Form Factor (Wow?, MOST?)等多家公司和研究机构都有自己的圆片级封装技术。在圆片级封装中埋置无源器件能够很好的满足小型化，低成本，低功耗等要求。
[0005]电感的一项重要指标是品质因数，品质因数越高，电感元件的效率就越高。品质因数的提高受到了衬底的寄生效应的限制以及电感线本身电阻的影响。因此当前对硅平面螺旋电感的优化工作主要可分为两类，一类是减小电感的方块电阻，如增加线圈的厚度，选用电阻率较低的Cu作为线圈金属。
[0006]另一类就是从衬底`入手减小衬底损耗。例如,在文献“Zu, L.; Yicheng Lu; Frye,R.C.; Lauj Μ.Y.; Chen, S.-C.S.; Kossivesj D.P.; Jenshan Lin; Taij K.L.;，〃HighQ-factor inductors integrated on MCM Si substrates, 〃 IEEE Transactions on，vol.19，n0.3，pp.635-643，Aug 1996 ”中，釆用高阻硅衬底来减小衬底损耗，其高阻硅成本较高?又如，在文献“Chang，C.A.; Sung-Pi Tseng; Jun Yi Chuang; Shiue-Shr Jiang;Yehj J.A.; ，"Characterization of spiral inductors with patterned floatingstructures, 〃 Microwave Theory and Techniques, IEEE Transactions on，vol.52，n0.5, pp.1375- 1381，May 2004 ”中，釆用P/N节沟槽在线圈电感下做成屏蔽结构来阻断衬底涡流减小衬底损耗。但是PN节沟槽的制作增加了工艺步骤，且会污染圆片上的已有器件。
【发明内容】
[0007]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种工艺简单的制备高Q电感的方法。
[0008]本发明的另一目的在于提供一种高Q电感。
[0009]为实现上述目的及其他相关目的，本发明提供一种制备高Q电感的方法，其至少包括:
[0010]I)将半导体基底的一表面腐蚀成深坑状；
[0011]2)在所述半导体基底的另一表面形成支撑层；
[0012]3)在所述支撑层的表面相对于深坑的位置形成包含多层金属线圈的电感结构；
[0013]4)对已形成电感结构的基底结构进行腐蚀，来去除深坑与电感结构间的半导体基底材料，使半导体基底被穿空。
[0014]优选地，深坑的深度范围为:半导体基底厚度减去30 μ m至半导体基底厚度减去200 μ m。
[0015]优选地，所述支撑层的材料包括苯并环丁烯或聚酰亚胺。
[0016]优选地，所述电感结构中的每一金属线圈所在的层的厚度范围为0.5 μ m到20 μ m0
[0017]优选地，所述电感结构包括处于表面的钝化层。
[0018]优选地，所述半导体基底的材料为普通硅。
[0019]优选地，所述电感结构呈圆螺旋形、多边螺旋形或折线形。
[0020]本发明提供的高Q电感,其至少包括:
[0021]形成在穿空结构的`半导体基底表面的支撑层；以及
[0022]处于所述支撑层表面的电感结构，其中，该电感结构包括多层金属线圈、且所在区域与该穿空结构在空间上重叠。
[0023]优选地，所述电感结构呈圆螺旋形、多边螺旋形或折线形。
[0024]如上所述，本发明的高Q电感及制备方法，具有以下有益效果:工艺步骤简单，与其他工艺兼容，成本低廉，且制备的电感Q值比传统集成电感提高了数倍，在高频部分尤为明显，在集成无源器件领域有很大潜力。
【专利附图】
【附图说明】
[0025]图1至图7显示为本发明的制备高Q电感的方法的流程图。
[0026]元件标号说明
[0027]
【权利要求】
1.一种制备高Q电感的方法，其特征在于，所述制备高Q电感的方法至少包括: 1)将半导体基底的一表面腐蚀成深坑状； 2)在所述半导体基底的另一表面形成支撑层； 3)在所述支撑层的表面相对于深坑的位置形成包含多层金属线圈的电感结构； 4)对已形成电感结构的基底结构进行腐蚀，来去除深坑与电感结构间的半导体基底材料，使半导体基底被掏空。
2.根据权利要求1所述的制备高Q电感的方法，其特征在于:深坑的深度范围为:半导体基底厚度减去30 μ m至半导体基底厚度减去200 μ m。
3.根据权利要求1所述的制备高Q电感的方法，其特征在于:所述支撑层的材料包括苯并环丁烯或聚酰亚胺。
4.根据权利要求1所述的制备高Q电感的方法，其特征在于:所述电感结构中的每一金属线圈所在的层的厚度范围为0.5 μ m到20 μ m。
5.根据权利要求1或4所述的制备高Q电感的方法，其特征在于:所述电感结构包括处于表面的钝化层。
6.根据权利要求1所述的制备高Q电感的方法，其特征在于:所述半导体基底的材料为普通硅。
7.根据权利要求1或4所述的制备高Q电感的方法，其特征在于:所述电感结构呈圆螺旋形、多边螺旋形或折线形。
8.—种高Q电感，其特征在于，所述高Q电感至少包括: 形成在掏空结构的半导体基底表面的支撑层； 处于所述支撑层表面的电感结构，其中，该电感结构包括多层金属线圈、且所在区域与该掏空结构在空间上重叠。
9.根据权利要求8所述的高Q电感，其特征在于:所述支撑层的材料包括苯并环丁烯或聚酰亚胺。
10.根据权利要求1所述的高Q电感，其特征在于:所述电感结构呈圆螺旋形、多边螺旋形或折线形。
【文档编号】H01L21/02GK103824755SQ201210465578
【公开日】2014年5月28日 申请日期:2012年11月16日 优先权日:2012年11月16日
【发明者】韩梅, 罗乐, 徐高卫 申请人:中国科学院上海微系统与信息技术研究所