专利名称：半导体器件和制造该半导体器件的方法
半导体器件和制造该半导体器件的方法相关申请的交叉引用于2011年12月14日提交的日本专利申请N0.2011-273229，包括说明书、附图和摘要，通过引用其整体而合并于此。
背景技术：
本发明涉及一种在互连层中具有晶体管的半导体器件和一种制造该半导体器件的方法。日本未审专利申请公布N0.2010-141230描述了在互连层形成半导体膜和通过使用该半导体膜和该互连层的互连来形成晶体管。在该晶体管中，位于该半导体膜下方的互连用作栅电极，并且在该互连层之间的防扩散膜用作栅极绝缘膜。
发明内容
为了改进电路设计中的自由度，优选的是在一个相同的层中形成多种类型的晶体管。为了改变该类型的晶体管，优选地改变作为沟道的半导体层的类型。然而，当期望在一个相同的层中形成多种类型的半导体层时，如果在沉积时多个半导体层彼此接触，那么可能存在半导体层特征改变的可能性。根据本发明的一个方面，一种半导体器件包括:多层互连层，其具有第一互连层和位于第一互连层上方的第二互连层；以及通过使用所述第一互连层形成的第一晶体管和第二晶体管，并且第一晶体管具有:掩埋在第一互连层中的第一栅电极；位于第一栅电极上方的第一栅极绝缘膜；位于第一栅极绝缘膜上方的第一半导体层；以及绝缘覆盖膜，该绝缘覆盖膜位于第二互连层下方并且覆盖所述第一半导体层的上表面和侧面，并且第二晶体管具有:掩埋在第一互连层中的第二栅电极；位于第二栅电极上方的第二栅极绝缘膜；以及位于第二栅极绝缘膜上方的第二半导体层，该第二半导体层至少部分地位于绝缘覆盖膜上方并且包含与第一半导体层不同的材料。根据本发明的另一个方面，制造半导体器件的方法包括:在第一层间绝缘膜中掩埋第一栅电极和第二栅电极；在第一栅电极上方形成第一栅极绝缘膜和第一半导体层；在第一半导体层的上表面上方和侧面上形成绝缘覆盖膜；在绝缘覆盖膜上方和在第二栅电极上方形成第二半导体层，并且可选择地去除第二半导体层而留下第二半导体层位于第二栅电极上方的部分。因为本发明的各方面可以防止在第一半导体层和第二半导体层之间互相接触，所以可以抑制第一晶体管和第二晶体管特征的改变。
图1是示出了根据第一实施例的半导体器件的构造的截面图；图2是图1所示的第一晶体管200的平面图；图3是示出图1所示的半导体器件的制造方法的截面图4是示出图1所示的半导体器件的制造方法的截面图；图5是示出图1所示的半导体器件的制造方法的截面图；图6是示出图1所示的半导体器件的制造方法的截面图；图7是示出图1所示的半导体器件的制造方法的截面图；图8是示出根据第二实施例的半导体器件的构造的截面图；图9是示出根据第三实施例的半导体器件的构造的截面图；图10示出根据第四实施例的半导体器件的构造的截面图；图11是示出根据第五实施例的半导体器件的制造方法的截面图；图12是示出根据第五实施例的半导体器件的制造方法的截面图；图13是示出根据第五实施例的半导体器件的制造方法的截面图；图14是示出根据第五实施例的半导体器件的制造方法的截面图；图15是示出根据第六实施例的半导体器件的构造的截面图；图16是示出根据第六实施例的半导体器件的制造方法的截面图；图17是示出根据第七实施例的半导体器件的构造的截面图；图18是示出根据第八实施例的半导体器件的构造平面图；图19是图18所示的半导体器件的电路图；以及图20是示出根据第九实施例的半导体器件的构造的截面图。
具体实施例方式将参考附图描述本发明的优选的实施例。贯穿附图，相同的构造因素带有相同的附图标记，选择性地省略了对它们的描述。第一实施例图1是示出根据第一实施例的半导体器件的构造的截面图。半导体器件具有多层互连层100。多层互连层100具有第一互连层120和第二互连层140。通过在防扩散膜122上方堆叠层间绝缘膜124来形成第一互连层120。第二互连层140形成在第一互连层120上方，并且通过在防扩散膜142上方堆叠层间绝缘膜144来形成。防扩散膜122和142包括例如，SiN膜、SiCN膜或SiC膜的绝缘膜，该绝缘膜包含S1、C和N中的至少两种元素。防扩散膜122和142也可以是堆叠上述的至少两个膜的堆叠膜。防扩散膜122和142厚度例如是大于等于IOnm并且小于等于50nm。层间绝缘膜124和144例如是氧化娃或低k绝缘膜,低k绝缘膜例如具有比具有
2.7或更低特定介电常数的氧化硅更低的介电常数。低k绝缘膜是含碳膜，例如，SiOC膜、SiOCH膜、SiLK (注册商标)、HSQ (氢倍半硅氧烷)膜、MHSQ (甲基氢倍半硅氧烷)膜、MSQ (甲基倍半硅氧烷)膜或它们的多孔膜。在层间绝缘膜124中掩埋通路132和互连134。例如，由包含铜作为主要成份(95%或更多)的金属材料形成通路132和互连134。可以通过单镶嵌方法或双镶嵌方法[Si]形成通路132和互连134。通路132也可以是接触。在诸如硅衬底的半导体衬底(图中未示出)上方形成多层互连层100。对半导体衬底形成元件，例如，晶体管。在稍后描述的其他的实施例中将描述半导体衬底和晶体管。多层互连层100具有第一晶体管200和第二晶体管300。
第一晶体管200具有第一栅电极210和第一半导体层230。第一栅电极210与互连134在相同的步骤中形成。即，第一栅电极210由包含铜作为主要成份(95%或更多)的金属材料形成，并且掩埋在第一互连层120中。第一半导体层230形成在防扩散膜142的上方。第一半导体层230通过防扩散膜142与第一栅电极210相对。防扩散膜142位于第一栅电极210和第一半导体层230之间的部分起到第一晶体管200的栅极绝缘膜的作用。在第一半导体层230上方形成硬掩膜232。硬掩膜232用于通过蚀刻而选择性地留下第一半导体层230。因此，硬掩膜232的平面形状与第一半导体层230的平面形状是相同的。硬掩膜232可以是任何材料只要相对于第一半导体层230可获得蚀刻选择性。在硬掩膜232和防扩散膜142上方形成绝缘覆盖膜146。绝缘覆盖膜146也覆盖硬掩膜232的上表面和侧面以及第一半导体层230的侧面。绝缘覆盖膜146包括SiN膜、SiO2膜、SiOC膜和SiOCH膜中的一个。第二晶体管300具有第二栅电极310和第二半导体层330。第二栅电极310与互连134和第一栅电极210由相同的步骤形成。即，第二栅电极310由包含铜作为主要成份(95%或更多)的金属材料形成并且掩埋在第一互连层120中。第二半导体层330形成在绝缘覆盖膜146上方。第二半导体层330通过防扩散膜142和绝缘覆盖膜146而与第二栅电极310相对。防扩散膜142在第二栅电极310和第二半导体层330之间的部分起到第二晶体管300的栅极绝缘膜的作用。在图1所示的示例中，绝缘覆盖膜146和防扩散膜142在第二栅电极310和第二半导体层330之间的部分起到第二晶体管300的栅极绝缘膜的作用。在第二半导体层330上方形成硬掩膜332。当通过蚀刻选择性地留下第二半导体层330时使用硬掩膜332。因此，硬掩膜332的平面形状与第二半导体层330的平面形状是相同的。硬掩膜332可以是任何材料只要相对于第二半导体层330可获得蚀刻选择性。第一半导体层230和第二半导体层330厚度例如是大于等于IOnm并且小于等于300nm。第一半导体层230和第二半导体层330每一个都具有氧化物半导体层，例如，InGaZnO (IGZO)膜、InZnO 层、ZnO 层、ZnAlO 层、ZnCuO 层、NiO 层、SnO 层、SnO2 层、CuO 层、Cu2O层、CuAlO层、ZnO层、ZnAlO层、Ta2O5层或TiO2层。当弟一晶体管200是n_型晶体管，第一半导体层230是InGaZnO (IGZO)层、InZnO层、ZnO层、ZnAlO层、ZnCuO层和CuO层中的一个。当第一晶体管200是P-型晶体管，第一半导体层230是NiO层、SnO层、CuO层、Cu2O层、CuAlO层、ZnO层和ZnAlO层中的一个。对第二半导体层330这也同样如此。第一半导体层230和第二半导体层330中的每一个可以是上述氧化物半导体层的单层结构，或上述氧化物半导体层和其他层的堆叠结构。后者的示例包括IGZ0/A1203/IGZ0/A1203的堆叠膜。第一半导体层230和第二半导体层330也可以是多晶硅层或非晶硅层。第一半导体层230和第二半导体层330在厚度和材料的至少一个方面可以是不同的。因而，第一晶体管200和第二晶体管300的特征彼此不同。例如，第一晶体管200和第二晶体管300中的一个是n_沟道型晶体管并且它们中的另一个是P-沟道型晶体管。第一晶体管200和第二晶体管300可以具有彼此相同的导电类型，例如，它们中的每一个可以是η-型晶体管。在这种情形下，第一半导体层230和第二半导体层330例如关于厚度彼此不同。向第一半导体层230和第二半导体层330中的每一个提供源极和漏极。参考第一半导体层230作为示例描述形成源极和漏极的方法。当第一半导体层230是氧化物半导体层时，例如，通过引入氧缺陷形成源极和漏极，但是也可以通过引入杂质来形成它们。进一步地，当形成接触时，也可以通过修改第一半导体层230来形成源极和漏极。当第一半导体层230包括多晶硅层或非晶硅层时，通过引入杂质形成源极和漏极。在栅极的横向方向(即，垂直于图1中图纸表面的方向)上源极和漏极的宽度例如是大于等于50nm并且小于等于 10 μ m。第一半导体层230置于源极和漏极之间的区域限定沟道区域。在平面图中沟道区域与第一栅电极210重叠。以同样的方式，第二半导体层330置于源极和漏极之间的区域限定沟道区域。在平面图中沟道区域与第二电极310重叠。第二互连层140具有互连152、154和156以及通路151、153和155。通过彼此相同的步骤形成互连152、154和156，并且也通过彼此相同的步骤形成通路151、153和155。也可以通过单镶嵌方法或双镶嵌方法形成互连和通路。互连152每一个通过通路151连接到第一晶体管200的源极/漏极。互连154每一个通过通路153连接到第二晶体管300的源极/漏极。互连156通过通路155连接到互连134。图2是图1所示的第一晶体管200的平面图。在图2所示的示例中，第一半导体层230和第二半导体层330中的每一个具有矩形的形状。两个通路151在第一半导体层230的两个较短边附近与第一半导体层230连接。进一步地，两个通路153在第二半导体层330的两个较短边附近与第二半导体层330连接。图3至图7是示出图1所示的半导体器件的制造方法的截面图。该半导体器件的制造方法具有以下步骤。首先，形成层间绝缘膜124。接着，在层间绝缘膜124中掩埋第一栅电极210和第二栅电极310。然后，在层间绝缘膜124上方、在第一栅电极210上方并且在第二栅电极310上方形成防扩散膜142。然后，在位于栅电极210上方的防扩散膜142上方形成第一半导体层230。然后,在第一半导体层230的上表面和侧面上并且在防扩散膜142上方形成绝缘覆盖膜146。然后，在绝缘覆盖膜146上方形成半导体膜334。然后，选择性地去除半导体膜334留下位于第二栅电极上方的部分，从而形成第二半导体层330。以下将描述细节。首先，如图3所示，在半导体衬底(未示出)中形成晶体管等，并且进一步地，在半导体衬底上方形成在较低层(未示出)中的互连层。然后，在互连层上方形成防扩散膜122。然后，在防扩散膜122上方形成层间绝缘膜124。然后，在层间绝缘膜124中形成通路孔和互连沟槽。然后，可选地，在层间绝缘膜124上方，并且在通路孔和互连沟槽的底部和侧壁，形成阻挡金属膜(未示出)。例如，通过使用溅射方法来形成阻挡金属膜。然后，例如，通过使用镀的方法，在层间绝缘膜124上方并且在通路孔和互连沟槽中，形成金属膜(例如，铜膜)。然后，通过使用例如CMP方法，去除在层间绝缘124上方的金属膜和阻挡金属膜。从而，形成第一互连层120。第一互连层120包括通路132、互连134、第一栅电极210和第二栅电极310。然后，在第一互连层120上方形成防扩散膜142。通过使用例如CVD方法形成防扩散膜142。然后，如图4所示，在防扩散膜142上方形成半导体层。当半导体层包含氧化物半导体层时，例如，通过溅射方法形成半导体层。在该步骤中，半导体衬底被加热到小于等于400° C的温度。进一步地，当半导体层是多晶硅层或非晶硅层时，例如，通过等离子体CVD方法来形成半导体层。然后，在半导体层上方形成硬掩膜232。然后，在硬掩膜232上方形成抗蚀图案，通过使用抗蚀图案作为掩膜，蚀刻硬掩膜232。从而，硬掩膜232被制作成预定的图案。然后，去除抗蚀图案。然后，通过使用硬掩膜232作为掩膜来蚀刻半导体层。从而，形成第一半导体层230。然后,对半导体层230形成源极和漏极。然后，如图5所示，在硬掩膜232上方并且在防扩散膜142上方形成绝缘覆盖膜146。例如，通过CVD方法，形成绝缘覆盖膜146。在该步骤中，绝缘覆盖膜146还覆盖第一半导体层230的侧面。然后，如图6所示，在绝缘覆盖膜146上方形成半导体膜334。半导体膜334由与第一半导体层230的材料不同的材料形成。在该步骤中，绝缘覆盖膜146位于第一半导体层230和半导体膜334之间。因此，可以防止在第一半导体层230和半导体膜334之间的直接接触。然后，如图7所示，在半导体膜334上方形成硬掩膜332。然后，在硬掩膜332上方形成抗蚀图案，并且通过使用抗蚀图案作为掩膜来蚀刻硬掩膜332。从而，硬掩膜332被制作成预定的图案。然后，去除抗蚀图案。然后，通过使用硬掩膜332作为掩膜来蚀刻半导体膜334。从而，形成第二半导体层330。然后,对半导体层330形成源极和漏极。然后，在硬掩膜332和绝缘覆盖膜146上方形成层间绝缘膜144。然后，在层间绝缘膜144中形成通路孔和互连沟槽。在层间绝缘膜144中形成通路孔的步骤中，硬掩膜232和332还起到蚀刻阻止物的作用。对第一半导体层230形成源极和漏极的步骤和对第二半导体层330形成源极和漏极的步骤可以在这个阶段执行。例如，通过向第一半导体层230和第二半导体层330暴露于通路孔底部的区域执行还原性等离子体(例如，氢等离子体)的处理或含氮等离子体(例如，氨等离子体)的处理，对第一半导体层230和第二半导体层330形成源极和漏极。然后，可选择地，在通路孔和互连沟槽的底部和侧壁以及在层间绝缘膜144上方，形成阻挡金属膜。例如，通过使用溅射方法形成阻挡金属膜。然后，例如，通过使用镀的方法，在层间绝缘膜144上方并且在通路孔和互连沟槽中，形成金属膜。然后，例如，通过使用CMP方法，去除在层间绝缘144上方的金属膜和阻挡金属膜。从而，形成第二互连层140。第二互连层140包括互连152、154和156以及通路151、153和155。从而，形成图1所示的半导体器件。如上所述，根据该实施例，在形成第一半导体层230之后并且在形成半导体膜334之前，在第一半导体层230的上表面上方和侧面上形成绝缘覆盖膜146。因此，这可以防止在第一半导体层230和半导体膜334之间的接触，不然的话该接触可能改变半导体层的特征。进一步地，第一晶体管200的栅极绝缘膜是防扩散膜142，而第二晶体管300的栅极绝缘膜包括绝防扩散膜142和缘覆盖膜146的堆叠结构。因此，可以互相独立地控制第一晶体管200的栅极绝缘膜厚度和第二晶体管300的栅极绝缘膜厚度。例如，在图1所示的实施例中，使得第二晶体管300的栅极绝缘膜厚度大于第一晶体管200的栅极绝缘膜。第二实施例图8是示出根据第二实施例的半导体器件的构造的截面图。除以下几点外第二半导体器件具有与根据第一实施例的半导体器件相同的构造。首先，防扩散膜142中没有被第一半导体层230覆盖的部分的厚度小于由第一半导体层230覆盖的部分的厚度。这是因为当选择性地去除第一半导体层230时，防扩散膜142中没有被第一半导体层230覆盖的部分被蚀刻了。进一步地，防扩散膜146中没有被第二半导体层330覆盖的部分的厚度小于由第二半导体层330覆盖的部分的厚度。这是因为当选择性地去除第二半导体层330时，防扩散膜146中没有被第二半导体层330覆盖的部分被蚀刻了。同样在该实施例中，可以获得与第一实施例相同的效果。进一步地，当选择性地去除第一半导体层230时，防扩散膜142中起到第二晶体管300的栅极绝缘膜的作用的部分的厚度减小。相比之下，第二晶体管300的栅极绝缘膜是防扩散膜142和绝缘覆盖膜146的堆叠膜。因此，这可以抑制第二晶体管300的栅极绝缘膜过薄。第三实施例图9是示出根据第三实施例的半导体器件的构造的截面图。除第一晶体管200的栅极绝缘膜的厚度大于第二晶体管300的栅极绝缘膜的厚度之外，该半导体器件具有与根据第二实施例的半导体器件相同的构造。例如可以如下所述获得这种构造。首先，防扩散膜142的厚度被增加到某种程度，并且对于防扩散膜142中没有被第一半导体层230覆盖的部分的蚀刻量增加。进一步地，绝缘覆盖膜146的厚度减小。同样在该实施例中，可以获得与第二实施例相同的效果。进一步地，因为可以使得第一晶体管200的栅极绝缘膜的厚度大于第二晶体管300的栅极绝缘膜的厚度，所以改进了电路设计的自由度。第四实施例图10是示出根据第四实施例的半导体器件的构造的截面图。除第二互连层140的互连152、254和256中的每一个包括Al互连之外，该半导体器件具有与根据第一至第三实施例中任一项的半导体器件相同的构造。图10示出了与第二实施例相同的情形。具体地，互连152、154和156位于层间绝缘膜144上方。进一步地，通路151、153和155可以与互连152、154和156 (其具有Al)整体地形成，或可以由钨形成。第二互连层140还可以包括电极焊盘。同样在该实施例中，可以获得与第一至第三实施例相同的效果。第五实施例图11至图14是示出根据第五实施例的半导体器件的制造方法的截面图。除以下几点之外由该方法制造的半导体器件具有与根据第一至第四实施例的半导体器件相同的构造。图11至图14示出了与第一实施例相同的情形。首先，在防扩散膜142与第一栅电极210及其周围重叠的部分中形成第一开口143。然后，栅极绝缘膜231置于第一半导体层230和第一栅电极210之间。S卩，在该实施例中，第一晶体管200的栅极绝缘膜231由与防扩散膜142不同的膜形成。相比于形成防扩散膜142的材料，形成栅极绝缘膜231的材料具有更高的特定介电常数。例如，栅极绝缘膜231包括SiN层、具有钙钛矿结构的复合金属氧化物层，或从S1、Al、Hf、Zr、Ta和Ti中选择的一个或多个金属的氧化物的层。进一步地，栅极绝缘膜231的厚度小于防扩散膜142的厚度。栅极绝缘膜231的厚度例如是大于等于5nm并且小于等于lOOnm。进一步地，栅极绝缘膜231和第一半导体层230的平面形状大于第一开口 143的平面形状。即，栅极绝缘膜231和第一半导体层230的一部分位于防扩散膜142上方。然后，将描述制造半导体器件的方法。首先，如图11所示，形成防扩散膜122、层间绝缘膜124、通路132、互连134、第一栅电极210、第二栅电极310和防扩散膜142。形成它们的方法与第一实施例的方法相同。然后，在防扩散膜142上方形成掩膜图案(未示出)，并且通过使用掩膜图案作为掩膜来蚀刻防扩散膜142。从而，在防扩散膜142中形成第一开口 143。从第一开口 143的底部暴露第一栅电极210。然后，去除掩膜图案。然后，如图12所示，栅极绝缘膜231、第一半导体层230和硬掩膜232以此顺序形成在防扩散膜142上方和第一开口 143中。然后，在将硬掩膜132制作为预定的图案之后，通过使用硬掩膜232作为掩膜来蚀刻栅极绝缘膜231和第一半导体层230的堆叠膜。从而，栅极绝缘膜231和第一半导体层230形成为预定的图案。然后，在防扩散膜142上方并且在硬掩膜232上方形成绝缘覆盖膜146。然后，如图13所示，形成第二半导体层330和硬掩膜332。形成它们的方法与第一实施例的方法相同。然后，如图14所示，形成层间绝缘膜144、通路151、153和155以及互连152、154和156。形成它们的方法也与第一实施例的方法相同。同样在该实施例中，可以获得与第一实施例相同的效果。进一步地，第一晶体管200的栅极绝缘膜231由与防扩散膜142不同的膜形成。因此，扩大了控制栅极绝缘膜的介电常数的范围。第六实施例图15是示出根据第六实施例的半导体器件的构造的截面图。除以下几点之外该半导体器件具有与根据第五实施例的半导体器件相同的构造。首先，在绝缘覆盖膜146和防扩散膜142的堆叠膜与第二栅电极310及其周围重叠的部分形成第二开口 147。然后，栅极绝缘膜331置于第二半导体层330和第二栅电极310之间。即，在该实施例中，第二晶体管300的栅极绝缘膜331由与防扩散膜142不同的膜形成。相比于形成防扩散膜142的材料，形成栅极绝缘膜331的材料具有更高的特定介电常数。例如，栅极绝缘膜331包括SiN层、具有钙钛矿结构的复合金属氧化物层，或从S1、Al、Hf、Zr、Ta和Ti中选择的一个或多个金属的氧化物的层。进一步地，栅极绝缘膜331的厚度小于防扩散膜142的厚度。栅极绝缘膜331的厚度例如是大于等于5nm并且小于等于IOOnm0进一步地，栅极绝缘膜331和第二半导体层330的平面形状大于第二开口 147的平面形状。即，栅极绝缘膜331和第二半导体层330的一部分位于防扩散膜146上方。将参考图15和图16描述制造半导体器件的方法。首先，如图16所示，形成防扩散膜122、层间绝缘膜124、通路132、互连134、第一栅电极210、第二栅电极310、防扩散膜142、第一开口 143、栅极绝缘膜231、第一半导体层230、硬掩膜232和绝缘覆盖膜146。形成它们的方法与第五实施例的方法相同。然后，在防扩散膜146上方形成掩膜图案(未示出)，并且通过使用掩膜图案作为掩膜来蚀刻绝缘覆盖膜146和防扩散膜142的堆叠膜。从而，在绝缘覆盖膜146和防扩散膜142中形成第二开口 147。从第二开口 147的底部暴露第二栅电极310。然后，去除掩膜图案。然后，如图15所示，栅极绝缘膜331、半导体膜334和硬掩膜332以此顺序形成在防扩散膜146上方和第二开口 147中。然后，在将硬掩膜332制作为预定的图案之后，通过使用硬掩膜332作为掩膜来蚀刻栅极绝缘膜331和半导体膜334的堆叠膜。从而，栅极绝缘膜331形成为预定的图案，并且形成第二半导体层330。然后，形成层间绝缘膜144、通路151、153和155以及互连152、154和156。形成它们的方法与第五实施例的方法相同。同样在该实施例中，可以获得与第五实施例相同的效果。进一步地，第二晶体管300的栅极绝缘膜331由与防扩散膜142和绝缘覆盖膜146不同的膜形成。因此，扩大了控制栅极绝缘膜331的介电常数的范围。第七实施例图17是示出根据第七实施例的半导体器件的构造的截面图。除第一晶体管200具有与第一至第三实施例相同的构造之外，该半导体器件具有与根据第六实施例的半导体器件相同的构造。除没有形成第一开口 143和栅极绝缘膜231之外，该制造半导体器件的方法与根据第六实施例的制造半导体器件的方法相同。同样在该实施例中，可以获得与第一实施例相同的效果。进一步地，第二晶体管300的栅极绝缘膜331由与防扩散膜142和绝缘覆盖膜146不同的膜形成。因此，扩大了控制栅极绝缘膜331的介电常数的范围。第八实施例图18是示出根据第八实施例的半导体器件的构造的平面图。图19是图18所示的半导体器件的电路图。该半导体器件具有反相器电路。该反相器电路包括第一晶体管200和第二晶体管300。在图18所示的示例中，第一晶体管200是P-型晶体管并且第二晶体管300是η-型晶体管。或者，第一晶体管200和第二晶体管300都可以是η-型晶体管。S卩，第一晶体管200的第一栅电极210和第二晶体管300的第二栅电极310连接到相同的互连，并且被输入彼此相同的控制信号Vin。第一晶体管200的第一半导体230在一侧通过通路151和互连152连接到电源互连(Vdd)，并且在另一侧通过通路151和互连152连接到输出互连。进一步地，第二晶体管300的第二半导体层330在一侧通过通路153和互连154连接到地互连(GND)，并且在另一侧通过通路153和互连154连接到输出互连。根据该实施例，通过使用在一个相同的互连层中形成的第一晶体管200和第二晶体管300可以形成反相器电路。第九实施例图20是示出根据第九实施例的半导体器件的构造的截面图。该半导体器件具有半导体衬底10和多层互连层100。对半导体衬底10形成器件隔离膜20以及晶体管12和14。进一步地，在元件隔离膜20上方形成无源元件(例如，电阻元件)16。通过与晶体管12的栅电极的形成相同的步骤形成无源元件16。在多层互连层100的第一互连层120和第二互连层140中形成第一至第八实施例中的一个所示的第一晶体管200和第二晶体管300。在图20所示的示例中，形成第一实施例(图1)所示的第一晶体管200和第二晶体管300。第一晶体管200的平面形状大于晶体管12和14的平面形状。多层互连层100具有局部互连层和全局互连层。局部互连层是用于形成电路的互连层。全局互连层是用于延伸电源互连和地互连的互连层。形成局部互连层的每一个互连层的厚度小于形成全局互连层的互连层的厚度。然后，局部互连层的每一个互连的厚度小于全局互连层的每一个互连的厚度。第一互连层120和第二互连层140可以位于局部互连层中或位于全局互连层中。晶体管12的漏极(或源极)通过在多层互连层100中形成的互连和通路连接到第二晶体管300的第二栅电极310以及通路132。晶体管14的漏极通过在多层互连层100中形成的互连和通路连接到第二晶体管300的第二栅电极310。在半导体衬底10中形成的其他晶体管可以连接到第一晶体管200的第一栅电极210。晶体管12和14形成半导体器件的内部电路。在平面图中晶体管14与第二晶体管300的第二半导体层330重叠。根据该实施例，在平面图中第一晶体管200和第二晶体管300可以与晶体管12和14重叠。因此，可以改进晶体管的集成度以减小半导体器件的大小。已经参考附图描述了本发明的优选的实施例，但是它们是本发明的示例，并且也可以采用除上述之外的各种其他的构造。
权利要求
1.一种半导体器件，包括: 多层互连层，所述多层互连层具有第一互连层和位于所述第一互连层上方的第二互连层；以及 通过使用所述第一互连层形成的第一晶体管和第二晶体管， 其中，所述第一晶体管包括: 在所述第一互连层中掩埋的第一栅电极； 位于所述第一栅电极上方的第一栅极绝缘膜； 位于所述第一栅极绝缘膜上方的第一半导体层；以及 绝缘覆盖膜，所述绝缘覆盖膜位于所述第二互连层下方并且覆盖所述第一半导体层的上表面和侧面，并且 其中，所述第二晶体管包括: 在所述第一互连层中掩埋的第二栅电极； 位于所述第二栅电极上方的第二栅极绝缘膜；以及 位于所述第二栅极绝缘膜上方的第二半导体层，所述第二半导体层至少部分地位于所述绝缘覆盖膜之上并且由与所述第一半导体层不同的材料形成。
2.根据权利要求1所述的半导体器件， 其中，所述多层互连层具有防扩散膜，所述防扩散膜位于所述第一互连层和所述第二互连层之间，并且 其中，所述第一栅极绝缘膜和所述第二栅极绝缘膜包含所述防扩散膜。
3.根据权利要求2所述的半导体器件， 其中，所述绝缘覆盖膜还位于所述第二半导体层下方，并且 其中，所述第二绝缘膜具有位于所述第二半导体层下方的所述绝缘覆盖膜。
4.根据权利要求1所述的半导体器件， 其中，所述多层互连层具有防扩散膜，所述防扩散膜位于所述第一互连层和所述第二互连层之间， 其中，所述防扩散膜具有第一开口，所述第一开口位于所述第一栅电极上方，并且 其中，所述第一栅极绝缘膜位于所述第一开口中。
5.根据权利要求1所述的半导体器件， 其中，所述多层互连层具有防扩散膜，所述防扩散膜位于所述第一互连层和所述第二互连层之间， 其中，所述绝缘覆盖膜还形成在所述防扩散膜上方， 其中，所述防扩散膜和所述绝缘覆盖膜的堆叠膜具有第二开口，所述第二开口位于所述第二栅电极上方，并且 其中，所述第二栅极绝缘膜位于所述第二开口中。
6.根据权利要求1所述的半导体器件， 其中，在所述第一栅极绝缘膜和所述第二栅极绝缘膜之间膜厚度不同。
7.根据权利要求1所述的半导体器件， 其中，所述第一半导体层和所述第二半导体层的导电类型彼此不同。
8.根据权利要求1所述的半导体器件，其中，所述第一半导体层和所述第二半导体层的导电类型彼此相同。
9.根据权利要求1所述的半导体器件，其中 所述绝缘覆盖膜包含SiN膜、SiO2膜、SiOC膜、SiOCH膜中的一个。
10.根据权利要求2所述的半导体器件， 其中，所述防扩散膜包含SiN膜、SiCN膜和SiC膜中的至少一个。
11.根据权利要求1所述的半导体器件， 其中，所述第一栅电极和所述第二栅电极中的每一个包括Cu互连。
12.根据权利要求1所述的半导体器件， 其中，所述第一半导体层和所述第二半导体层中的每一个包括氧化物半导体层。
13.根据权利要求12所述的半导体器件， 其中，所述氧化物半导体层是InGaZnO层、InZnO层、ZnO层、ZnAlO层、ZnCuO层、NiO层、SnO 层、SnO2 层、CuO 层、Cu2O 层、CuAlO 层、ZnO 层、ZnAlO 层、Ta2O5 层或 TiO2 层。
14.一种制造半导体器件的方法，包括: 形成第一层间绝缘膜； 在所述第一层间绝缘膜中掩埋第一栅电极和第二栅电极； 在所述第一栅电极上方形成第一栅极绝缘膜和第一半导体层； 在所述第一半导体层的上表面上方和侧面上形成绝缘覆盖膜； 在所述绝缘覆盖膜上方并且在所述第二栅电极上方形成第二半导体层；以及选择性地去除所述第二半导体层，从而留下所述第二半导体层的位于所述第二栅电极上方的部分。
全文摘要
本发明涉及一种半导体器件和制造该半导体器件的方法，该半导体器件在互连层中具有晶体管。形成层间绝缘膜。然后在层间绝缘膜中掩埋第一栅电极和第二栅电极。然后，在层间绝缘膜上方、在第一栅电极上方并且在第二栅电极上方形成防扩散膜。然后，在存在于第一栅电极上方的防扩散膜上方形成第一半导体层。然后，在第一半导体层的上表面上方和侧面上并且在防扩散膜上方形成绝缘覆盖膜。然后，在绝缘覆盖膜上方形成半导体膜。然后，选择性地去除半导体膜以留下位于第二栅电极上方的部分，从而形成第二半导体层。
文档编号H01L23/522GK103165605SQ201210545318
公开日2013年6月19日 申请日期2012年12月14日 优先权日2011年12月14日
发明者金子贵昭, 井上尚也, 林喜宏 申请人:瑞萨电子株式会社