具有低热阻的引线框架上凸块半导体封装体的制作方法
【专利摘要】在引线框架上凸块半导体封装体中，集成电路芯片上形成的金属凸块用于利于半导体衬底中产生的热传递到金属散热块，并且然后传递到外部安装表面。包括热过孔阵列的结构可用于从半导体衬底传递热量到金属凸块。
【专利说明】具有低热阻的引线框架上凸块半导体封装体
[0001]相关申请的交叉引用
[0002]本申请涉及于2006年5月2日提交的名称为“Bump-On-Leadframe (BOL)PackageTechnology with Reduced Parasitics”的申请 N0.11/381，292,其通过引用全文合并于本文。
【背景技术】
[0003]集成电路芯片通常包含产生大量热量的器件(例如，功率M0SFET)。当芯片安装在半导体封装体中时，它们通常被包封在塑料的模塑料中，并且这可能使其难以去除热量。
[0004]在引线键合的封装体中，可通过将芯片安装在散热块上而促进热量的去除。例如，图1A是SOT状封装体I的截面图，其包含包封在塑料模塑料5中的集成电路芯片3。S0T,〃小外形晶体管(small outline transistor) ^的首字母,是容纳半导体器件的通常塑料的引线封装体。芯片3与引线2A和2C之间的电连接通过也埋设在模塑料5中的焊线4A和4B实现。引线2A和2B从模塑料5的侧面延伸，并且向下弯曲以形成安装表面，其接触上面安装封装体I的后侧表面6 (例如，印刷电路板)。为了帮助散热，芯片3安装在金属散热块2B上。为了保证从芯片到引线框架的良好热传导，芯片3没有后侧氧化物，这通常需要特定的步骤去除后侧氧化物或者通过机械研磨将晶片减薄。这样的底表面可称为芯片的〃裸露〃的后侧。
[0005]在很多封装体的 实施中，引线2A和2C与散热块2B的顶部不共面。散热块2B的底表面被暴露且也接触安装表面6。因为散热块2B由金属制成且具有相对大的截面面积，所以它提供很宽的、低热阻通道，芯片3中产生的热可通过次通道散逸到后侧表面6。
[0006]类似地，图1B示出了双平面无引线(DFN)封装体11的截面图，其芯片13安装在散热块12B上。芯片13通过焊线14A和14B连接到引线12A和12B。与封装体I中的引线2A和2B不同，引线12A和12B具有与模塑料15的表面齐平的外表面。特别是，引线12A的12B的底表面与模塑料15的底表面共面，允许引线12A和12B与表面6上的电路元件直接接触。芯片13安装在金属散热块12B上，这类似于散热块2B的结构且提供宽阔的热通道使热量从芯片13散逸到安装表面16。在很多封装体实施中，引线12A和12C不与散热块12B的顶部共面。
[0007]图3A示出了封装体11的平面图(图1B是在图3A所示的截面1B-1B处剖取的)。如所示，引线12A、12D、12F和12H沿着模塑料15的侧面17A布置成行，并且引线12C、12E、12G和121沿着模塑料15的相对侧17B布置成行。图3A还示出了焊线14A和14C-14I。连接杆或系杆(Tie bar)16A和16B最初在封装体11被分割之前连接散热块12B到连接杆是其一部分的引线框架。
[0008]在封装体I和11中，相对薄的焊线用于与芯片3和13的顶表面上的垫或焊盘(未示出)电接触。这些焊线可能将非常大的电阻引入芯片和引线之间的连接，并且它们容易断裂。与焊盘的更坚固的电连接可通过上下翻转芯片而实现，从而接触垫面朝下，并且实现与金属凸块或球的连接。图2A和2B示出了 SOT状和DFN封装体的截面图，其类似于封装体I和11，除了它们是引线框架上凸块(BOL)或〃倒装芯片〃封装体外。图2A所示的SOT状封装体包含芯片23，其通过金属凸块24A和24B连接到引线22A和22B，芯片23以及金属凸块24A和24B包封在模塑料25中，并且引线22A和22B以类似于封装体I中的引线2A和2B的方式从模塑料25延伸。图2B的截面图中所示的DFN封装体31包含芯片33，其通过金属凸块34A和34B连接到引线32A和32B。芯片33以及金属凸块34A和34B包封在模塑料35中，并且引线32A和32B具有与模塑料35的表面齐平的外表面，方式类似于封装体11中的引线12A和12B。
[0009]图3B示出了封装体31的平面图(图2B是沿着图3B所示的截面2B-2B剖取的)。如所示，引线32A、32C、32E和32G沿着模塑料35的侧面37A布置成行，并且引线32B、32D、32F和32H沿着模塑料35的相对侧37B布置成行。该图还示出了金属凸块34A-34H。
[0010]在引线框架上凸块封装体21和31中，不可能以引线键合封装体I和11中芯片3和13的方式通过安装芯片23和33在散热块上提供散热通道，因为芯片的后侧不向下面对封装体的底表面，而是芯片被"悬挂〃，即由用作柱子的凸块24或34支撑，并且使其后侧朝“上”，背离封装体的底部。既使散热块包括在封装体中，也不会有连接凸块到散热块的明显的机构，因为凸块或柱子设置在芯片的周边且散热块位于接近芯片的中心的位置，并且因为在很多暴露焊盘的封装体中，散热块的顶部与引线不共面。
[0011]因此，需要结合BOL封装体的电气优势与将芯片安装在散热块上的热优势的技术。
【发明内容】
[0012]在本发明的引线框架上凸块的半导体封装体中，集成电路(IC)芯片以其主表面(其上设置接触垫的表面)向下面对其上安装封装体的表面。接触垫设置在主表面的周边区域中。主表面还包括中心区域。封装体包括金属散热块，并且金属凸块连接散热块和所述主表面的中心区域。芯片包封在模塑料中，并且模塑料还包封引线的至少一部分和散热块的至少一部分。引线的安装表面与散热块的底表面共面。因此，当封装体安装在例如印刷电路板上时，散热块的暴露表面与印刷电路板接触，因此提供传导热量远离芯片的低热阻通道。
[0013]在本发明的另一个方面中，IC芯片包括形成在芯片的主表面侧的层间介电层和金属层堆叠。金属层形成在层间介电层之间的界面处。填充金属的热过孔阵列连接下层半导体衬底到第一金属层。填充金属的热过孔的类似阵列连接金属层的每一层到直接在其上面的金属层。顶部金属层与金属凸块与其连接的凸块下金属(UBM)层接触。该结构结合上述封装体结构操作，以保证热量稳妥地从其中形成产生热量器件的半导体衬底传递到金属凸块，并且因此传递至印刷电路板或其它支撑结构。
【专利附图】
【附图说明】
[0014]通过参考附图本发明将得到更好的理解，附图非必须按比例绘制，并且其中类似的部件具有类似的附图标记。
[0015]图1A示出了包含散热块的常规引线键合连接SOT状半导体封装体的截面图。
[0016]图1B示出了包含散热块的常规引线键合连接双平面无引线(DFN)半导体封装体的截面图。
[0017]图2A示出了常规引线框架上凸块(BOL) SOT状半导体封装体的截面图。
[0018]图2B示出了常规BOL DFN半导体封装体的截面图。
[0019]图3A示出了图1B的封装体的平面图。
[0020]图3B示出了图2B的封装体的平面图。
[0021]图4A示出了根据本发明的BOL SOT状半导体封装体的截面图。
[0022]图4B示出了根据本发明的BOL DFN半导体封装体的截面图。
[0023]图5示出了图4B的封装体的平面图。
[0024]图6是用于制造根据本发明的半导体封装体的工艺流程图。
[0025]图7A-7E示出了封装体在制造工艺的几个阶段的截面图。
[0026]图8A是图7E的封装体沿着截面8A-8A剖取的视图。
[0027]图8B是图7E的封装体沿着截面8B-8B剖取的视图。
[0028]图9A示出了包含层间介电层和金属层的堆叠以及连接金属层的热过孔的IC芯片的截面图。
[0029]图9B是图9A所示结构的一部分的详细截面图。
[0030]图9C-9G示出了以不同方式表示图9A的结构的等效热阻通道。
[0031]图9H是图9A的结构的总热阻作为热过孔占据总面积的百分比的函数的图线。
[0032]图1OA示出了包含层间介电层和金属层的堆叠以及连接金属层的热过孔的两个堆叠的IC芯片的截面图，其中金属凸块从热过孔和半导体衬底之间的接触区域水平偏移。
[0033]图1OB是图1OA所示结构一部分的详细截面图。
[0034]图1OC是图1OA所示结构的平面图，示出了热过孔的两个堆叠之间水平偏移的尺寸。
[0035]图10D-10G示出了以不同方式表示图1OA的结构的等效热阻通道。
[0036]图1OH是示出图1OA的结构的总热阻作为热过孔的两个堆叠之间水平偏移的函数的图线。
【具体实施方式】
[0037]在本发明的引线框架上凸块(BOL)半导体封装体中，集成电路(IC)芯片和散热块之间的热接触通过金属凸块产生。金属凸块一般地由焊料形成，但是其它金属也可采用。金属凸块(或者球)本文有时称为焊料凸块(或球)，应理解为在某些实施例中可以使用焊料之外的金属。术语〃球〃用于表示回流(下面描述)前的焊料；术语〃凸块〃用于表示回流后的焊料。
[0038]图4A示出了 BOL SOT状半导体封装体61的截面图，其包括半导体芯片63、引线62A和62C以及包封在模塑料65中的散热块62B。与图2A所示的封装体21 —样，焊料凸块64A和64D分别连接芯片63与引线62A和62C，但是与封装体21不同，焊料凸块64B和64C连接芯片63与散热块62B。焊料凸块62A-64D —般与芯片63上的接触垫(未示出)接触，以便提供适当的电接触和热接触，并且提供足够的面积以在装配工艺期间保持机械支撑。在某些实施例中，焊料凸块64B和64C与焊料凸块64A和64D相同。
[0039]引线62A和62C具有在SOT封装体中的引线的典型形状。因此，引线62A例如包括包封在模塑料65中且接触焊料凸块64A的水平腿62AA，以及在模塑料65之外且向下朝着安装脚62AC延伸的弯曲部分62AB。脚62AC的安装表面62AD连接到印刷电路板或其它支撑件的表面66。引线62C具有类似的形状。
[0040]散热块62B的底表面62BA暴露于模塑料65的底部，并且也与表面66接触。散热块62B的底表面62BA与引线62A的安装表面62AD和引线62B的类似安装表面共面。
[0041]因此，焊料凸块64B和64C提供高导热通道，芯片63产生的热量可通过该高导热通道散逸到散热块62B且通过散热块62B到印刷电路板或其它支撑结构的表面66。为了利于热量传递，散热块62B通过截面X-X’的水平截面面积应充分大于(例如，至少两倍于)引线62A和62C的水平截面面积以及封装体61中通过截面X_X’的其余引线(未示出)面积之和。
[0042]图4B示出了具有类似热传递结构的DFN封装体71的截面图。封装体71包括芯片73、引线72A和72C以及包封在模塑料75中的散热块72B。焊料凸块74A和74D分别连接芯片73与引线72A和72C，并且焊料凸块74B和74C连接芯片73与散热块72B。焊料凸块72A和72D与芯片73上的接触垫(未示出)接触。在某些实施例中，焊料凸块74B和74C与焊料凸块74A和74D相同。
[0043]引线72A和72B具有DFN封装体中引线的典型形状。因此，引线72A例如包括包封在模塑料75中且接触焊料凸块74A的水平腿72AA，以及向下延伸且终止在安装表面72AD的垂直腿72AB，其连接到印刷电路板或其它支撑构件的表面76。安装表面72AD与模塑料75的底表面75B齐平，并且引线72的侧表面72AC与模塑料75的侧表面75A齐平，引线72C具有类似的形状。散热块72B的底表面72BA暴露于模塑料75的底部，并且也与表面76接触。散热块72B的底表面72BA与引线72A的安装表面72AD和引线72C的类似安装表面共面。
[0044]因此，焊料凸块74B和74C提供高导热通道，芯片73中产生的热量可通过该高导热通道散逸到散热块72B且通过散热块72B到印刷电路板或其它支撑结构的表面76。为了利于热量传递，散热块72B通过截面Y-Y’的水平截面面积应充分大于(例如，至少两倍于)封装体71中通过截面Y-Y’的引线72A和72C以及其余引线(未示出)的水平截面面积之和。
[0045]图5示出了图4B所示DFN封装体71的平面图，图4B是在图5中的截面4B-4B上剖取的。DFN封装体71包括沿着一侧的引线72A、72D、72F和72H和沿着相对侧的引线72C、72E、72G和721。芯片73分别由焊料凸块74A、74E、74G和74K连接到引线72A、72D、72F和72H ;芯片73分别由焊料凸块74D、74F、74J和74L连接到引线72C、72E、72G和721。芯片73由焊料凸块74H和741以及图4B所示的焊料凸块74B和74C连接到散热块72B。
[0046]图6是用于制造根据本发明的半导体封装体的工艺流程图。方框92表示制造引线框架的步骤，包括施加掩模且局部蚀刻引线框架(方框92A)、施加掩模且通透蚀刻引线框架(方框92B)以及电镀引线框架(方框92C)。这些步骤可通过常规工艺实现，除了散热块以部分蚀刻和通透蚀刻的步骤形成。方框93表示制造芯片的步骤，包括在晶片上形成焊料凸块(方框93A)、测试晶片上的芯片(方框93B)以及分割芯片(方框3C)。这些步骤可以以常规的方式执行，尽管焊料凸块形成在芯片上接触散热块的位置。
[0047]在已经制造芯片和引线框架后，芯片通过常规的〃倒装芯片〃工艺附接到引线框架(方框94)。然后，芯片和引线框架通过注塑工艺包封在模塑料中(方框95)。通过锯切分割成单个封装体(方框96)。如果封装体是SOT状封装体，则从模塑料突出的引线弯曲成例如图4A所示的形状(方框97 )。最后，封装体被测试和标注(方框98 )且包装在集装箱内(方框 99)。
[0048]图7A-7E是在引线框架制造阶段(方框92)和芯片附接阶段(方框94)结构的截面图。工艺以金属片102A开始，其一般为铜片，具有的厚度范围为0.2mm to0.4mm。应理解，许多引线框架的二维阵列同时由单一的金属片形成。图7A示出了金属片102A的将形成封装体105的部分。
[0049]金属片102A被施加掩模且局部蚀刻而形成将变为引线102B和102D以及散热块102C的凸起(图7B)。因为这是局部蚀刻，所以引线102B保持由桥102E连接到散热块102C，以及引线102D保持由桥102F连接到散热块102C。腔体108A形成在引线102B和散热块102C之间，并且腔体108B形成在引线102D和散热块102C之间。
[0050]金属片102A再一次被施加掩模，并且在桥102E和102F中的位置被完全蚀刻透以形成在引线102B和散热块102C之间的间隙106A和在引线102D和散热块102C之间的间隙106B (图7C)。桥102E的其余部分变为引线102B的一部分，并且桥102F的其余部分变为引线102D的一部分。应理解，通透蚀刻掩模被图案化以使引线102B和102D通过附图平面外的连接杆保持附接到散热块102C。
[0051]芯片103具有以通常方式形成的焊料球104A-104D。焊料球104A-104D分别连接到芯片103上的接触垫103A-103D。芯片103向前朝着引线，从而使焊料球104A和104B分别与引线102B和102D接触，并且使焊料球104C和104D与散热块102C接触(图7D)。引线102B和102D以及散热块102C被加热以回流焊料，导致焊料球104A-104D局部熔化且变为附接到接触垫，从而变成焊料凸块104A-104D。当焊料已经被冷却，焊料球104A-104D分别变成焊料凸块109A-109D。
[0052]如图7E所示，芯片103、引线102B和102D以及散热块102C通过注塑包封在塑料的模塑料110中。然后，通过沿着线111和112以及类似的垂直线锯切而分割成单个的封装体，从而形成封装体105。
[0053]图8A是沿着图7E中所示的水平截面8A-8A剖取的封装体105的视图，并且图8B是沿着图7E所示的水平截面8B-8B剖取的封装体105的视图。引线102B、102A、102F和102G沿着封装体105的一侧排列成行；引线102D、102E、102H和1021沿着封装体105的一侧排列成行。连接杆102J和102K在分割工艺中被熔切的其余部分(图7E)也示出在图8A中。图8B示出了散热块102C的水平截面面积充分大于(至少两倍于)引线102AU02B和102D-102I的水平截面面积的总和。因此，散热块102C代表的热传递通道具有的热阻远小于通过引线102AU02B和102D-102I的对应的热传递通道具有的热阻。
[0054]如上所述，焊料球(通常，也被描述为块或柱)通常附接到半导体芯片的表面上的金属接触垫，这些接触垫用作外部电路与芯片内电路和器件之间的连接点。为了进行接触垫与内部电路和器件之间的连接，金属层的堆叠通常形成在芯片的表面上。金属层被图案化成电路通道且由层间介电层分开。介电层分开了最下面的金属层与衬底，介电层将一个金属互连层与另一个金属互连层分离开，并且电介质〃钝化〃层一般覆盖并且保护顶部金属层，密封且包封整个多层堆叠。金属层和半导体衬底的表面之间以及金属层自身之间的连接由过孔实现，该过孔延伸通过介电层且填充有金属或其它导电材料。
[0055]介电层，其例如可包括二氧化硅、掺杂硅玻璃、旋涂玻璃、氮化硅或聚酰亚胺，一般不是热良导体。从现象上看，不良电导体通常为不良热导体，因为非晶和非晶体材料不容易将电荷和热量传递通过它们的非均匀的原子结构。结果，半导体微芯片中围绕形成电路的互连金属层的电绝缘材料不可避免地抑制了导热。因此，金属介电层堆叠表现为热屏蔽，其可防止半导体衬底内产生的热被容易地传递到金属接触垫。
[0056]该问题通过图9A所示的结构解决。集成电路芯片15包括半导体衬底151 (在该实施例中包括硅)、包括邻接衬底151的接触层154的介电层堆叠、层间介电356和159和钝化层162以及金属层M1、M2和M3的堆叠，其可由铝制造，M3是顶部金属层。层间介电层156和159，其位于接触层154和钝化层162之间，有时分别称为VIAl和VIA2层。芯片150的主表面包括钝化层162的暴露表面。
[0057]如所不，金属层Ml设置在接触层154的上表面；金属层M2设置在层间介电层159和下层层间介电层156之间的界面处；并且金属层M3设置在钝化层162的下表面。
[0058]还示出了电路通道155、158和161，它们分别为金属层M1、M2和M3的延伸部。电路通道155由金属填充的过孔153连接到衬底151的表面，电路通道158由金属填充过孔157连接到电路通道155，并且电路通道161由金属填充过孔160连接到电路通道158。过孔153中的金属包括屏蔽层152 (例如，钛钨或者硅化物)以防止金属离子迁移进半导体衬底151中。
[0059]焊料球164附接到下凸块金属(UBM)层163，其进而与金属层M3接触。因此，金属层M3的该部分用作芯片150的接触垫，并且提供焊料球164的机械支撑。
[0060]为了利于衬底11和焊料球164之间的导热,金属层Ml、M2和M3的部分设置成在焊料球164下的垂直堆叠，并且热过孔的二维阵列165延伸穿过接触层154从衬底151到金属层Ml。同样，热过孔的二维阵列167延伸穿过VIAl层156从金属层Ml到金属层M2 ；并且热过孔的二维阵列167延伸通过VIA2层159从金属层M2到金属层M3。
[0061]阵列165、167和169中的热过孔的每一个填充有金属或其它高导热材料,例如，铝、铜、银、钨、钼或其它金属。该阵列可包括直线图案，其具有的热过孔为0.3 μ m至5 μ m宽，并且该图案的每一行和列中的过孔分开0.3 μ m至5 μ m。理想的，每个过孔应为尽可能大且间隔尽可能近，但是在很多情况下，对于制造上的光刻和平坦化限制将限制过孔设计规则，以与芯片中别处所使用的那些规则一致，例如，在0.35 μ m工艺中的0.35 μ m开口。在此情况下，可通过在相同的区域中封装更多的过孔实现低热阻，可以通过在0.35μπι的工艺中尽量压缩最小的过孔到过孔间隔限制到最小可能的尺寸，例如0.35 μ m至0.2 μ m间隔，来实现。每个阵列可包括几十至几百的过孔。优选地，过孔的截面面积的总和基本上为芯片垫面积的至少10%，并且理想地超过芯片垫面积的40%。
[0062]因为金属层M3与UBM层163直接接触，所以热过孔阵列165、167和169提供低阻通道，使热从衬底151散逸到焊料球164。
[0063]从加工的角度看，金属层Ml、M2和M3可与层155、158和161同时被图案化，并且阵列165、167和169中的热过孔可与过孔153、157和160同时被蚀刻。因此，不需要额外的加工步骤。
[0064]图9B示出了图9A所示的热过孔阵列和金属层的一部分的详图。[0065]图9C-9G示出了图9A所示的热过孔阵列和金属层的等效热阻通道。在图9C中，热阻示出为延伸通过每个热过孔的单独通道:172A表示接触层154中热过孔的每一个的热阻Rmtrt ;172B表不金属层Ml的热阻Rmi ；172C表不层间介电层156中热过孔的每一个的热阻Rviai ;172D表不金属层M2的热阻Rm2 ；172E表不层间介电层159中热过孔的每一个的热阻Rvia2 ; 172F表示金属层M3的热阻Rm3 ; 172G表示UBM层163的热阻Rubm ;并且172H表示焊料球164的热阻Rball。
[0066]在图9D中，通过将金属层M1_M3、UBM层163和焊料球164的每一个的热阻结合在一起而简化了热通道。在图9E中，通过将金属层M1-M3、UBM层13和焊料球164的热阻结合在一起成为等于Rmetal的单一热阻175而进一步简化了热通道。在图9F中，通过将接触层154以及层间介电层156和159的每一个中的热过孔的热阻结合在一起分别成为Rmtc;t、Rviai和Rvia2而进一步简化了热通道。在图9F中，通过将接触层154以及层间介电层156和159中热过孔的热阻结合在一起成为等于Rmtc;t+RVIA1+RVIA2的单一热阻178而进一步简化了热通道。
[0067]图9H是示出通过单一层间介电层(Re)的热阻作为热过孔阵列占据的总面积的百分比的函数的图线。如所示，Re从百分比为0% (无热过孔)时的Re (最大)降低到百分比为100% (单一大热过孔)时的Re (最小)。因为冷却的牛顿定律是一次微分方程，我们可由指数曲线近似热阻的面积关系，其中热阻的减小在小的总过孔面积时为最大，并且对于不断增大的热过孔其作用减小。因此，等于芯片垫面积10%的总过孔面积显示出显著的改善，30%的过孔面积显示热阻的显著减小，并且增加超过70%时显示出热过孔的益处逐渐减小。
[0068]在某些情形下，必须使热过孔的阵列与没有直接位于焊料球之下位置的半导体衬底接触，即阵列和衬底之间接触的区域从焊料球的位置水平偏移。这样的情形示出在图1OA中，其中与衬底151的接触区域190从焊料球164的位置水平偏移。为了解决该问题，金属层Ml、M2和M3横向延伸，从而金属层Ml、M2和M3既延伸在接触190的区域之上也延伸在焊料球164之下。热过孔阵列192延伸通过接触层154到金属层Ml。热过孔阵列193和194直接设置在阵列190之上，并且分别建立金属层Ml和M2与金属层M2和M3之间的导热通道。热过孔阵列195和196直接设置在焊料球164之下，并且分别建立金属层Ml和M2与金属层M2和M3之间的导热通道。距离L表示阵列192-194的右边缘和阵列195和196的左边缘之间的水平距离。
[0069]在其它实施例中，可以仅延伸金属层Ml、M2和M3中的一个在接触190的区域之上和在焊料球164之下，从而省却对某些过孔阵列的需要。例如，金属层I可仅设置在接触190的区域之上，并且金属层M3可设置在焊料球164之下。这可允许省却对热过孔阵列194和195的需要。
[0070]图1OB是图1OA所示结构的详图。
[0071]图1OC分别是自上而下标注的TVA和TVB的两列热过孔192-194和195-196的平面图。列TVA的宽度为Λ Xtva且列TVB的宽度标记为Λ Xtvb。
[0072]图10D-10G示出了图1OA所示的热过孔阵列和金属层的等效热阻通道。在图1OD中，热阻示出为延伸通过热过孔的每一个的单独通道:202表示接触层154中热过孔的每一个的热阻Rentet ;204表不金属层Ml的热阻Rmi ；203表不列TVA中通过层间介电层156的热过孔的每一个的热阻Rviaia ；205表示列TVB中通过层间介电层156的热过孔的每一个的热阻Rviaib ；206表示金属层M2的热阻Rm2 ；207表示列TVA中通过层间介电层159的热过孔的每一个的热阻Rvia2a ;208表示列TVB中通过层间介电层159的热过孔的每一个的热阻Rvia2b ；209表示金属层M3的热阻Rm3 ；211表示UBM层163的热阻Ribm ;并且212表示焊料球164的
热阻Rball。
[0073]在图1OE中，通过将每个热过孔阵列的热阻结合在一起简化了热通道。阵列192中的热过孔的结合热阻表示为R*mtrt ;阵列193中热过孔的结合热阻表示为R*VIA1A;阵列194中热过孔的结合热阻表示为R*VIA2A ;阵列195中热过孔的结合热阻表示为R*VIA1B ;并且阵列196中热过孔的结合热阻表示为R*VIA2B。UBM层163和焊料球164的结合热阻表示为Rball+R?。在IOF中，通过将三个平行热电路通道从接触层154到UBM层163的每一个中的热阻结合在一起而进一步简化热通道,它们分别为RM1+R*VIA1B+R*VIA2B、Rm2+R*VIA1A+R*VIA2B和RM3+R*VmA+R*VIA2A。在图1OG中，通过将金属层M1、M2和M3以及层间介电层156和159的热阻结合在一起成为单一热阻而进一步简化热通道。如所示，Rm的值远大于Rball+RUBM或Rmtat的值。
[0074]图1OH是示出图1OA所示的作为L的函数的热阻Rm的图线。如所示，Rm从当L=-AXtva时的Rm (最小)，其中热过孔阵列的列TVA和TVB的左边缘垂直排列，增加到Rm (最大)，其中热过孔阵列的列TVA和TVB分开。该图线意味着，在热过孔不直接设置在垫或焊盘下的情况下，从硅热源到焊盘的中间金属的长度是主变量。当该金属的长度超过L=+ΛXtvb时，热过孔的益处显著降低。如 Williams 等的〃Electrothermal Circuit Simulation ofPower ICs Combining SPICE and3D Finite Element Analysis"，Proceedings of the4thInternational Symposium on Power Semiconductor Devices and ICs (ISPSDi 92)1992，p.p.282-287所描述，温度的最显著下降发生在一个西格玛内，或相邻于主要热源的第一 30 μ m内，意思是:为了从热过孔获得尽可能多的益处，中间金属长度L从主要热源到焊盘应不超过60 μ m，并且理想地应不超过30 μ m的长度。
[0075]上面的描述旨在例示而不是限制。本发明的很多可选实施例对本领域的技术人员而言是显然的。本发明的广泛原理仅限定在所附的权利要求中。
【权利要求】
1.一种半导体封装体，包括: 集成电路芯片，具有主表面，所述主表面包括周边区域和中心区域，接触垫设置在所述主表面的所述周边区域中，所述芯片以所述主表面面向下定向； 电引线，第一金属凸块连接所述第一接触垫和所述电引线，以及 散热块，第二金属凸块连接所述散热块和所示主表面的所述中心区域； 所述芯片被包封在模塑料中，所述模塑料包封所述引线的至少一部分和所述散热块的至少一部分，所述引线的安装表面与所述散热块的暴露的底表面共面。
2.如权利要求1所述的半导体封装体，其中所述引线从所述模塑料的横向表面延伸，所述引线包括向下延伸到安装部分的弯曲部分，所述安装部分的底表面包括所述安装表面，所述弯曲部分和所述安装部分位于所述模塑料之外。
3.如权利要求2所述的半导体封装体，其中所述封装体包括多个所述引线，并且其中所述散热块的水平横截面面积是所述引线的所述弯曲部分的水平横截面面积总和的至少两倍。
4.如权利要求1所述的半导体封装体，其中所述引线的外侧横向表面与所述模塑料的外侧横向表面齐平，并且其中所述引线的安装表面与所述模塑料的底表面齐平。
5.如权利要求4所述的半导体封装体，其中所述封装体包括多个所述引线，并且其中所述散热块的水平截面面积是所述引线的所述安装表面面积的总和的至少两倍。
6.如权利要求5所述的半导体封装体，其中所述半导体封装体是双平面无引线(DFN)封装体，所述封装体包括多条所述电引线，所述多条电引线的第一组沿着所述封装体的第一侧布置成行，所述多条电引线的第二组沿着所述封装体与所述第一侧相对的第二侧布置成行。
7.如权利要求1所述的半导体封装体，其中所述集成电路芯片包括: 半导体衬底； 介电层的堆叠，所述堆叠包括接触层，至少一个层间介电层，和钝化层，所述接触层邻接所述半导体衬底，所述芯片的所述主表面包括所述钝化层的暴露的表面，所述至少一个层间介电层夹设在所述接触层和所述钝化层之间； 金属层的堆叠，所述金属层的每一个金属层位于所述介电层的两个介电层之间的界面处，第一金属层位于所述接触层的上表面，顶部金属层位于所述钝化层的下表面； 多个热过孔，热过孔的每一个填充有金属，所述热过孔其间被分组成二维阵列，所述热过孔包括第一热过孔阵列和第二热过孔阵列，所述第一热过孔阵列从所述半导体衬底延伸通过所述接触层至所述第一金属层，所述第二热过孔阵列从所述顶部金属层延伸通过所述至少一个层间介电层相邻于所述钝化层的一个层间介电层；以及 凸块下金属(UBM)层，设置在所述芯片的所述主表面，所述UBM层与所述第二金属凸块接触； 以此，热通道形成为从所述半导体衬底通过所述热过孔和金属层至所述第二金属凸块。
8.如权利要求7所述的半导体封装体，其中所述UBM层与所述顶部金属层接触。
9.如权利要求7所述的半导体封装体，包括多个层间介电层，其中所述热过孔的阵列形成在所述层间介电层的每一个中，所述阵列的每一个在位于所述层间介电层之下的界面处的金属层和位于所述层间介电层之上的界面处的金属层之间延伸。
10.如权利要求9所述的半导体封装体，其中所述热过孔的阵列布置成单一垂直列。
11.如权利要求9所述的半导体封装体，其中所述热过孔的阵列的某些布置成至少两列，所述列彼此水平偏移。
12.一种集成电路芯片，包括: 半导体衬底； 介电层的堆叠，形成在所述半导体衬底的表面上，所述堆叠包括接触层，至少一个层间介电层，和钝化层，所述接触层邻接所述半导体衬底，所述芯片的主表面包括所述钝化层的暴露的表面，所述至少一个层间介电层夹设在所述接触层和所述钝化层之间； 金属层的堆叠，所述金属层的每一个位于所述介电层的两个之间的界面处，第一金属层位于所述接触层的上表面，顶部金属层位于所述钝化层的下表面； 多个热过孔，热过孔的每一个填充有金属，所述热过孔其间分组成二维阵列，所述热过孔包括第一热过孔阵列和第二热过孔阵列，所述第一热过孔阵列从所述半导体衬底延伸通过所述接触层到所述第一金属层，所述第二热通道阵列从所述顶部金属层延伸通过所述至少一个层间介电层相邻于所述钝化层的一个层间介电层；以及凸块下金属(UBM)层，设置在所述芯片的所述主表面；以及金属凸块，附接到所述UBM层； 以此，热通道形成为从所述半导体衬底通过所述热过孔和金属层到所述第二金属凸块。
13.如权利要求12所述的集成电路芯片，其中所述UBM层与所述顶部金属层接触。
14.如权利要求12所述的半导体封装体，包括多个层间介电层，其中所述热过孔的阵列形成在所述层间介电层的每一个中，所述阵列的每一个阵列在位于所述层间介电层之下的界面处的金属层和位于所述层间介电层之上的界面处的金属层之间延伸。
15.如权利要求14所述的半导体封装体，其中所述热过孔的阵列布置成单一垂直列。
16.如权利要求14所述的半导体封装体，其中所述热过孔的阵列的某些布置成至少两列，所述列彼此水平偏移。
【文档编号】H01L21/00GK103918057SQ201280050858
【公开日】2014年7月9日 申请日期:2012年8月12日 优先权日:2011年8月16日
【发明者】K.H.林, R.K.威廉斯 申请人:先进模拟科技公司