专利名称：一种高可靠性的n型横向绝缘栅双极型器件及其制备工艺的制作方法
技术领域：
本发明主要涉及高压功率半导体器件领域，具体来说，是一种具有高可靠性的N型横向绝缘栅双极型器件及其制备工艺，适用于等离子平板显示设备、半桥驱动电路以及汽车生产领域等驱动芯片。
背景技术：
随着高压集成电路的发展越来越迅速，工艺技术也在不断提高，在这种形势下横向绝缘栅双极型晶体管(Lateral Insulated Gate Bipolar Transistor, LIGBT)问世了，其独特的工作机制，即MOS器件与双极型器件相结合的工作机制，在很大程度上降低了导通电阻，大大提高了器件和电路的性能。由于LIGBT器件工作在高电压、大电流的环境下，因而面临着非常严峻的可靠性问题。LIGBT器件的沟道区末端靠近漂移区附近也有产生高场强的风险，进而引起热载流子效应并对器件的退化产生严重影响，此外对击穿电压也有严重制约。因此，探究其工作特性以及尽可能提高器件可靠性对LIGBT的应用具有十分重要的意义。如何在与CMOS工艺兼容且不增加工艺成本的基础上较明显地提高器件可靠性，是高性能LIGBT制备工艺要解决的核心问题。由于氧气在SiO2中的扩散系数有限，氧化速率会随着氧化层厚度的增加逐渐减小到零，从而结束氧化层的生长，使得生长氧化层时硅的消耗量存在一个极值，一般硅的消耗量大约是最终氧化层厚度的44%。在普通LIGBT制备工艺中，器件只需要一次场氧化层生长，这样使得场氧化层露出N型阱的部分与嵌入N型阱的部分的厚度比例为5:4左右。这种情况下的器件鸟嘴下方的电场线密集，电场强度大，碰撞电离率显著，器件可靠性不尽人意。制备LIGBT器件的普通工艺基本步骤如下:
步骤一，将P型衬底与P型硅层键合；退火增强两个圆片的键合力度；通过研磨、抛光来减薄P型硅层到所设计的厚度；
步骤二，在P型硅层注入磷杂质，通过高温推进形成N型阱；注入硼形成P型体区，然后注入磷形成N型缓冲阱；
步骤三，生长45 55纳米的牺牲氧化层，并淀积14(Γ160纳米的氮化硅，光刻、显影并刻蚀场氧化层区域上方的氮化硅；在9501:，02和H2体积含量之比为7:13的氛围中生长场氧化层70分钟，然后再在950°C，O2和HCL体积含量之比为16:0.32的氛围中生长场氧化层20分钟，则完成场氧化层的生长；
步骤四，生长栅氧化层并淀积多晶硅栅；
步骤五，注入磷和砷形成N型阴极区；注入氟化硼和硼形成P型阳极区和P型体接触区；退火激活杂质离子；
步骤六，钝 化、刻蚀氧化层形成接触孔；金属层淀积、光刻、刻蚀，形成第一金属层和第
二金属层
发明内容
本发明提供一种高可靠性的N型横向绝缘栅双极型器件及其制备工艺，本发明能够提高N型横向绝缘栅双极型器件的电学特性及器件的可靠性。本发明采用如下技术方案:一种高可靠性的N型横向绝缘栅双极型晶体管，包括:P型衬底，在P型衬底上设有埋氧，在埋氧上设有N型阱，在N型阱的内部设有N型缓冲阱和P型体区，在N型缓冲阱内设有P型阳极区，在P型体区中设有N型阴极区和P型体接触区，在N型阱的表面设有场氧化层且场氧化层的一端向P型阳极区延伸并止于P型阳极区，另一端向P型体区延伸并止于P型体区前端，在P型体区的表面设有多晶硅栅且多晶硅栅延伸至场氧化层的部分上表面，在场氧化层、P型体接触区、N型阴极区、多晶硅栅和P型阳极区的表面设有钝化层，在P型阳极区表面连接有第一金属层，在P型体接触区和N型阴极区表面连接有第二金属层。所述高可靠性的N型横向绝缘栅双极型器件的制备方法:
步骤一，取两个电阻率为25 Ω * cm厚度为50(Γ600微米的P型硅层，在每片P型硅层上分别氧化生长氧化层；在15°C 35°C下将两个P型硅层键合，形成埋氧层，退火增强两个圆片的键合力度；通过研磨、抛光及腐蚀来削薄一侧P型硅层到6 7微米，为形成N型阱作基础，另一侧P型硅层直接作P型衬底；
步骤二，在6 7微米P型硅层注入剂量为2.5el2 cm_2、能量为120Kev的磷杂质，在1150°C下推进形成N型阱；光刻，显影确定掺杂区域，注入剂量为5el3 cm_2、能量为120Kev的硼形成P型体区，然后注入剂量为1.8el3 cm_2、能量为140Kev的磷形成N型缓冲阱；
步骤三，在N型缓冲阱、N型阱及P型体区的上方生长45 55纳米的第一牺牲氧化层，并淀积14(Γ160纳米的第一氮化硅，对第一氮化硅进行光刻、显影并刻蚀，刻蚀区域的一端位于N型缓冲阱内，刻蚀区域的另一端与P型体区相抵；在950°C，02和H2体积含量之比为7:13的氛围中生长场氧化层70分钟，然后再在950°C，O2和HCL体积含量之比为16:0.32的氛围中生长场氧化层20分钟，在刻蚀区域形成过渡场氧化层；再将过渡场氧化层、残余的第一氮化硅及残余的第一牺牲氧化层全部刻蚀，在6 7微米P型硅层表面形成凹槽；步骤四，在N型缓冲阱、N型阱及P型体区的上方生长45 55纳米的第二牺牲氧化层，并淀积14(Γ160纳米的第二氮化硅，光刻、显影并刻蚀凹槽上方的第二氮化硅，暴露出上一步骤中刻蚀出的凹槽；在950°C，O2和H2体积含量之比为7:13的氛围中生长场氧化层70分钟，然后再在950°C，O2和HCL体积含量之比为16:0.32的氛围中生长场氧化层20分钟，在凹槽内形成场氧化层；将残余的第二氮化硅和残余的第二牺牲氧化层全部刻蚀；
步骤五，生长23 27纳米的栅氧化层，然后在950°C环境下，淀积厚度为40(Γ440纳米、电阻率为6.4θ-4Ω.cm的多晶硅栅；
步骤六，通过光刻掩膜板选择离子注入区域，在P型体区内注入剂量为6el3 cm—2、能量为50Kev的磷和剂量为5el5 cm_2、能量为80Kev的砷，形成N型阴极区；在N型缓冲阱内注入剂量为5el5 cm_2、能量为80Kev的氟化硼和剂量为5el5 cm_2、能量为140Kev的硼，形成P型阳极区，同时在P型体区内注入剂量为5el5 cm—2、能量为80Kev的氟化硼和剂量为5el5cm_2、能量为140Kev的硼，形成P型体接触区；退火激活杂质离子；
步骤七，钝化形成钝化层，刻蚀氧化层形成接触孔；再进行金属淀积、光刻、刻蚀，形成第一金属层和第二金属层。
与现有技术相比，本发明具有如下优点:(I )、本发明器件工艺，克服了一般制备工艺中场氧化层8嵌入N型阱3深度的极限(一般制备工艺下，场氧化层8嵌入N型阱3的厚度占场氧化层8的总厚度的44%)，场氧化层8嵌入N型阱3的厚度达到场氧化层8总厚度的609Γ80%，附图30可以明显看出此工艺的效
果O(2)、本发明器件中，场氧化层8嵌入N型阱3较深，嵌入深度占整个场氧化层厚度的60°/Γ80%，使得场氧化层8露出N型阱3的部分与嵌入N型阱3的部分的厚度比例为2:3至1:4，栅上正电压感应的反型层宽度更大，减缓了电场强度随栅压升高而升高的速率，同时在相同栅压下沟道纵向电场强度降低，提高了器件开态、关态击穿电压。从附图33可以看出器件的关态击穿电压明显提高；附图34可以说明器件开态击穿电压也明显提高。(3)、本发明器件中，场氧化层8嵌入N型阱3较深，嵌入深度占整个场氧化层厚度的60°/Γ80%，使得场氧化层8露出N型阱3的部分与嵌入N型阱3的部分的厚度比例为2:3至1:4，电力线向阳极区挤压，使得开态下电力线密度较之前稀疏(附图31为采用本发明后器件电力线图，附图32为采用本发明前器件电力线图)，从而电场强度降低，同时降低了鸟嘴处的碰撞电离率，使热载流子效应得到缓解，提高了器件的可靠性。从附图35可以看出，鸟嘴处(x=13 15微米)碰撞电离率明显减小，器件可靠性得到提高。(4)、本发明器件采用两次生成场氧化层工艺，该工艺易实现，且不会增加额外成本。此外，本发明器件制作工 艺可以与现有CMOS工艺兼容，易于制备。(5)、本发明器件不仅能有效地提高可靠性，由于器件沟道区载流子浓度没变，沟道的长度和宽度没变；且栅氧化层厚度和栅氧化层生长环境没变，所以器件的阈值电压几乎没变化，如附图36所示，器件改进前后阈值电压都在0.75、.85伏之间。
图1是为本发明改进后的N型横向绝缘栅双极型器件的剖面结构。以下是器件改进后的工艺流程:
图2是步骤一(1)，即经过热氧化后的两片P型硅层。图3是步骤一(2)，即两片P型硅层键合。图4是步骤一(3)，即削薄一侧P型硅层到6 7微米，保留另一侧P型硅层厚度作P型衬底。图5是步骤二( I )，即将6 7微米P型硅层注入磷杂质形成N型阱。图6是步骤二(2)，即注入相应杂质形成P型体区和N型缓冲阱。图7是步骤三(1)，即在N型缓冲阱、N型阱和P型体区上方生长第一牺牲氧化层，并淀积第一氮化硅。图8是步骤三(2)，即对第一氮化硅进行光刻、显影并刻蚀，刻蚀区域的一端位于N型缓冲阱内，刻蚀区域的另一端与P型体区相抵。图9是步骤三(3)，即在刻蚀区域生长过渡场氧化层。图10是步骤三(4)，即将过渡场氧化层、残余第一氮化硅及残余第一牺牲氧化层全部刻蚀，得到凹槽。图11是步骤四(1)，即在N型缓冲阱、凹槽及P型体区的上方生长第二牺牲氧化
层，并淀积第二氮化硅。
图12是步骤四(2)，即光刻、显影并刻蚀场凹槽上方的第二氮化硅，暴露出上一步骤中刻蚀出的凹槽。图13是步骤四(3)，即在凹槽内形成场氧化层。图14是步骤四(4)，即将残余第二氮化硅和残余第二牺牲氧化层全部刻蚀。图15是步骤四完成后的器件完整图。图16是步骤五(1)，即生长栅氧化层。图17是步骤五(2)，即点击多晶硅栅。图18是步骤五完成后的器件完整图。图19是步骤六，即形成N型阴极区、P型阳极区和P型体接触区。图20是步骤七，即形成钝化层、第一金属层和第二金属层。以下一般制备工艺流程图:
图21是步骤一，即两个P型硅层经过热氧化、键合，再将一个P型硅层削薄到6 7微米。图22是步骤二，即形成N型阱、P型体区和N型缓冲阱。图23是步骤三(1)，即在N型缓冲阱、N型阱和P型体区上方生长牺牲氧化层，并淀积氮化硅。
·
图24是步骤三(2)，即对氮化硅进行光刻、显影并刻蚀，刻蚀区域的一端位于N型缓冲阱内，刻蚀区域的另一端与P型体区相抵。图25是步骤三(3)，即在刻蚀区域生长场氧化层。图26是步骤三完成后的器件完整图。图27是步骤四，即生长栅氧化层并淀积多晶硅栅。图28是步骤五，即形成N型阴极区、P型阳极区和P型体接触区。图29是步骤六，即形成钝化层、第一金属层和第二金属层。图30是本发明工艺与一般工艺效果对比图。图31是工艺改进后器件电力线图，黑色圆圈内为电力线密度对比区域。图32是工艺改进前器件电力线图，黑色圆圈内为电力线密度对比区域，经比较图31和图32，可以明显看出工艺改进之后鸟嘴下方电力线密度比一般工艺器件鸟嘴下方电力线密度稀疏。图33是本发明器件与一般器件的关态阳极电压电流曲线对比图，从图中可以明显看出，改进后的器件的击穿电压明显提升。图34是本发明器件与一般器件的开态阳极电压电流曲线对比图，从图中可以明显看出，改进后的器件的击穿电压明显提升。图35是本发明器件与一般器件表面区域的热载流子碰撞电离率的对比图，从图中可以看出鸟嘴处(x=13 15微米)的碰撞电离率明显降低，即热载流子问题得到改善，器件的可靠性得到提高。图36是本发明器件与一般器件的转移特性曲线对比图，从图中可以明显看出，改进前后器件的阈值电压几乎没有变化。
具体实施例方式下面结合附图2，对本发明做详细说明，一种高可靠性的N型横向绝缘栅双极型器件，包括:P型衬底1，在P型衬底I上设有埋氧2，在埋氧2上设有N型阱3，在N型阱3的内部设有N型缓冲阱4和P型体区13，在N型缓冲阱4内设有P型阳极区5，在P型体区13中设有N型阴极区12和P型体接触区11，在N型阱3的表面设有场氧化层8且场氧化层8的一端向P型阳极区5延伸并止于P型阳极区5，另一端向P型体区13延伸并止于P型体区13前端，在P型体区13的表面设有多晶硅栅9且多晶硅栅9延伸至场氧化层8的部分上表面，在场氧化层8、P型体接触区11、N型阴极区12、多晶硅栅9和P型阳极区5的表面设有钝化层7，在P型阳极区5表面连接有第一金属层6，在P型体接触区11和N型阴极区12表面连接有第二金属层10。制作如上所述的高可靠性的N型横向绝缘栅双极型器件，具体步骤如下:
步骤一，取两个电阻率为25 Ω * cm厚度为50(Γ600微米的P型硅层，在每片P型硅层上分别热氧化生长氧化层；在15°C 35°C下将两个P型硅层键合，形成埋氧层2，退火增强两个圆片的键合力度；通过研磨、抛光来削薄一侧P型硅层到6 7微米，为形成N型阱3作基础，另一侧P型硅层直接作P型衬底I ;
步骤二，在6 7微米P 型硅层注入剂量为2.5el2 cm_2、能量为120Kev磷杂质，在1150°C下推进形成N型阱3 ;光刻，显影确定掺杂区域，注入剂量为5el3 cm_2、能量为120Kev的硼形成P型体区13，然后注入剂量为1.8el3 cm_2、能量为140Kev磷形成N型缓冲阱4 ；步骤三，在N型缓冲阱4、N型阱3及P型体区13的上方生长45 55纳米的第一牺牲氧化层，并淀积14(Γ160纳米的第一氮化硅，对第一氮化硅进行光刻、显影并刻蚀，刻蚀区域的一端位于N型缓冲阱4内，刻蚀区域的另一端与P型体区13相抵；在950°C，O2和H2体积含量之比为7:13的氛围中生长场氧化层70分钟，然后再在950°C，02和HCL体积含量之比为16:0.32的氛围中生长场氧化层20分钟，在刻蚀区域形成过渡场氧化层；再将过渡场氧化层、残余第一氮化硅及残余第一牺牲场氧化层全部刻蚀，在6 7微米P型硅层表面形成凹槽；
步骤四，在N型缓冲阱4、凹槽及P型体区13的上方生长45 55纳米的第二牺牲氧化层，并淀积14(Γ160纳米的第二氮化硅，光刻、显影并刻蚀凹槽上方的第二氮化硅，暴露出上一步骤中刻蚀出的凹槽；在9501:，02和H2体积含量之比为7:13的氛围中生长栅氧化层70分钟，然后再在950°C，O2和HCL体积含量之比为16:0.32的氛围中生长栅氧化层20分钟，在凹槽内形成场氧化层8 ;将残余的第二氮化硅和残余的第二牺牲氧化层全部刻蚀；步骤五，生长23 27纳米的栅氧化层，然后在950°C环境下，淀积厚度为40(Γ440纳米、电阻率为6.4e-4 Ω.cm的多晶硅栅9 ；
步骤六，通过光刻掩膜板选择离子注入区域，在P型体区13内注入剂量为6el3 cm_2、能量为50Kev的磷和剂量为5el5 cm_2、能量为80Kev的砷，形成N型阴极区12 ;在N型缓冲阱4内注入剂量为5el5 cm_2、能量为80Kev的氟化硼和剂量为5el5 cm_2、能量为140Kev的硼，形成P型阳极区5，同时在P型体区13内注入剂量为5el5 cm—2、能量为SOKev的氟化硼和剂量为5el5 cm—2、能量为140Kev的硼，形成P型体接触区11 ;退火激活杂质离子；
步骤七，钝化形成钝化层7，刻蚀氧化层形成接触孔；再进行金属层淀积、光刻、刻蚀，形成第一金属层6和第二金属层10。
权利要求
1.一种高可靠性的N型横向绝缘栅双极型器件，包括:P型衬底(I )，在P型衬底(I)上设有埋氧(2)，在埋氧(2)上设有N型阱(3)，在N型阱(3)的内部设有N型缓冲阱(4)和P型体区(13)，在N型缓冲阱(4)内设有P型阳极区(5)，在P型体区(13)中设有N型阴极区(12)和P型体接触区(11)，在N型阱(3)的表面设有场氧化层(8)且场氧化层(8)的一端向P型阳极区(5)延伸并止于P型阳极区(5)，另一端向P型体区(13)延伸并止于P型体区(13)前端，在P型体区(13)的表面设有多晶硅栅(9)且多晶硅栅(9)延伸至场氧化层(8)的部分上表面，在场氧化层(8)、P型体接触区(11)、N型阴极区(12)、多晶硅栅(9)和P型阳极区(5)的表面设有钝化层(7)，在P型阳极区(5)表面连接有第一金属层(6)，在P型体接触区(11)和N型阴极区(12)表面连接有第二金属层(10)，其特征在于，所述场氧化层(8)嵌入N型阱(3)的深度为氧化层(8)总厚度的609Γ80%，使得场氧化层(8)露出N型阱(3)的部分与嵌入N型阱(3)的部分的厚度比例为2:3至1:4。
2.一种高可靠性的N型横向绝缘栅双极型器件的制备工艺，其特征在于: 步骤一，取两个电阻率为25 Ω.cm厚度为50(Γ600微米的P型硅层，在每片P型硅层上分别热氧化生长氧化层；在15°C 35°C下将两个P型硅层键合，形成埋氧层(2)，退火增强两个圆片的键合力度；通过研磨、抛光来削薄一侧P型硅层到6 7微米，为形成N型阱(3)作基础，另一侧P型硅层直接作P型衬底(I); 步骤二，在6 7微米P型硅层注入剂量为2.5el2 cm_2、能量为120Kev的磷杂质，在1150°C下推进形成N型阱(3); 光刻，显影确定掺杂区域，注入剂量为5el3 cm_2、能量为120Kev的硼形成P型体区(13)，然后注入剂量为1.8el3 cm_2、能量为140Kev的磷形成N型缓冲阱(4); 步骤三，在N型缓冲阱(4)、N型阱(3)及P型体区(13)的上方生长45 55纳米的第一牺牲氧化层，并淀积14(Γ160纳米的第一氮化硅，对第一氮化硅进行光刻、显影并刻蚀，刻蚀区域的一端位于N型缓冲阱(4)内，刻蚀区域的另一端与P型体区(13)相抵；在950°C，O2和H2体积含量之比为7:13的氛围中生长场氧化层70分钟，然后再在950°C，O2和HCL体积含量之比为16:0.32的氛围中生长场氧化层20分钟，在刻蚀区域形成过渡场氧化层；再将过渡场氧化层、残余的第一氮化硅及残余的第一牺牲场氧化层全部刻蚀，在6 7微米P型娃层表面形成凹槽； 步骤四，在N型缓冲阱(4)、凹槽及P型体区(13)的上方生长45 55纳米的第二牺牲氧化层，并淀积14(Γ160纳米的第二氮化硅，光刻、显影并刻蚀凹槽上方的第二氮化硅，暴露出上一步骤中刻蚀出的凹槽；在9501:，02和H2体积含量之比为7:13的氛围中生长栅氧化层70分钟，然后再在950°C，O2和HCL体积含量之比为16:0.32的氛围中生长栅氧化层20分钟，在凹槽内形成场氧化层(8);将残余的第二氮化硅和残余的第二牺牲氧化层全部刻蚀； 步骤五，生长23 27纳米的栅氧化层，然后在950°C环境下，淀积厚度为40(Γ440纳米、电阻率为6.4θ-4Ω.cm的多晶硅栅(9)； 步骤六，通过光刻掩膜板选择离子注入区域，在P型体区(13)内注入剂量为6el3 cm_2、能量为50Kev的磷和剂量为5el5 cm_2、能量为80Kev的砷，形成N型阴极区(12);在N型缓冲阱(4)内注入剂量为5el5 cm_2、能量为80Kev的氟化硼和剂量为5el5 cm_2、能量为140Kev的硼，形成P型阳极区(5)，同时在P型体区(13)内注入剂量为5el5 cm—2、能量为SOKev的氟化硼和剂量为5el5 cm—2、能量为140Kev的硼，形成P型体接触区(11);退火激活杂质离子; 步骤七，钝化形成钝化层(7)，刻蚀氧化层形成接触孔；再进行金属层淀积、光刻、刻蚀，形成第一金属层( 6)和第二金属层(10)。
全文摘要
一种高可靠性的N型横向绝缘栅双极型器件及其制备工艺，包括P型衬底，在P型衬底上设有埋氧，在埋氧上设有N型阱，在N型阱的内部设有N型缓冲阱和P型体区，在N型缓冲阱内设有P型阳极区，在P型体区中设有N型阴极区和P型体接触区，在N型阱的表面设有场氧化层，在P型体区的表面设有多晶硅栅，在场氧化层、P型体接触区、N型阴极区、多晶硅栅和P型阳极区的表面设有钝化层，其特征在于，嵌入N型阱的场氧化层厚度占总厚度的60%~80%，使得场氧化层露出N型阱的部分与嵌入N型阱的部分的厚度比例为2:3至1:4，这样器件鸟嘴处的电场强度和碰撞电离率明显减弱，因而大幅度提升了器件的可靠性。
文档编号H01L21/762GK103236437SQ201310148959
公开日2013年8月7日 申请日期2013年4月25日 优先权日2013年4月25日
发明者刘斯扬, 于朝辉, 于冰, 张春伟, 孙伟锋, 陆生礼, 时龙兴 申请人:东南大学