沟槽的形成方法
【专利摘要】一种沟槽的形成方法，包括：提供硅衬底，所述硅衬底包括第一区域和第二区域；对所述硅衬底进行等离子体刻蚀，所述等离子体刻蚀包括：进行第一阶段刻蚀，在硅衬底中第一开口和第二开口，所述第一开口的宽度小于的第二开口的宽度；进行第二阶段氧化，在所述第一开口底部和侧壁形成第一氧化层、在第二开口的底部和侧壁形成第二氧化层；进行第三阶段刻蚀，刻蚀去除第一氧化层和部分厚度的第二氧化层；进行第四阶段刻蚀，形成第三开口和第四开口；重复循环第二阶段氧化、第三阶段刻蚀和第四阶段刻蚀的步骤，直至在硅衬底的第一区域中形成若干第一沟槽、在衬底的第二区域中形成若干第二沟槽。有效的消除刻蚀负载效应对刻蚀过程的影响。
【专利说明】沟槽的形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，特别涉及一种沟槽的形成方法。
【背景技术】
[0002] 随着半导体技术的进步，浅沟槽隔离（Shallow Trench Isolation, STI)方法已逐 渐取代传统的半导体器件制造所采用的如局部硅氧化法等其他的隔离结构。浅沟槽的隔离 方法与其他的隔离方向相比有许多优点，主要包括：1、浅沟槽隔离方法可以获得较窄的半 导体器件的隔离宽度，从而提高器件的密度；2、浅沟槽隔离方法可以提升表面的平坦度，因 而可在光刻时有效控制最小线宽。
[0003] 现有的形成沟槽隔离结构的方法请参考图1?图2。
[0004] 首先，请参考图1，提供半导体衬底100,所述半导体衬底100包括第一区域11和 第二区域12 ;在所述半导体衬底100上形成掩膜层101，所述掩膜层101中具有若干第一开 口 102和第二开口 103,第一开口 102暴露出半导体衬底100的第一区域11表面，第二开口 103暴露出半导体衬底100的第二区域12表面，且第一开口 102的宽度小于第二开口 103 的宽度，第一区域11的第一开口 102的密度大于第二区域12的第二开口 103的密度；
[0005] 接着，参考图2,沿第一开口 102和第二开口 103刻蚀所述半导体衬底100,在第一 区域11的半导体衬底100内形成第一沟槽104,在第二区域12的半导体衬底100内形成 第二沟槽105,第一沟槽104的宽度小于第二沟槽105的宽度，第一区域11的第一沟槽104 的密度大于第二区域12的第二沟槽105的密度。
[0006] 在形成第一沟槽104和第二沟槽105后，在第一沟槽104和第二沟槽105中填充 满隔离材料，形成浅沟槽隔离结构。
[0007] 但是，上述方法形成第一沟槽104和第二沟槽105时，由于刻蚀负载效应（etch loading effect)的影响，第一区域11形成的第一沟槽104的深度会小于第二区域12形成 的第二沟槽105的深度，影响形成的隔离结构的隔离特性。
【发明内容】
[0008] 本发明解决的问题是消除现有形成沟槽时，图形密集区和图形空旷区的刻蚀负载 效应的影响。
[0009] 为解决上述问题，本发明技术方案提供了一种沟槽的形成方法，包括：提供硅衬 底，所述硅衬底包括第一区域和第二区域；对所述硅衬底进行等离子体刻蚀，所述等离子体 刻蚀包括：进行第一阶段刻蚀，在硅衬底的第一区域中形成若干第一开口，在硅衬底的第二 区域中形成若干第二开口，所述第一开口的宽度小于的第二开口的宽度，第一区域中第一 开口的密度大于第二区域中第二开口的密度；进行第二阶段氧化，在所述第一开口底部和 侧壁形成第一氧化层、在第二开口的底部和侧壁形成第二氧化层，第一氧化层的厚度小于 第二氧化层的厚度；进行第三阶段刻蚀，刻蚀去除第一氧化层和部分厚度的第二氧化层； 进行第四阶段刻蚀，沿第一开口刻蚀第一区域的硅衬底，形成第三开口，沿第二开口刻蚀剩 余的第二氧化层和第二区域的硅衬底，形成第四开口；重复循环第二阶段氧化、第三阶段刻 蚀和第四阶段刻蚀的步骤，直至在硅衬底的第一区域中形成若干第一沟槽、在衬底的第二 区域中形成若干第二沟槽。
[0010] 可选的，所述等离子体刻蚀的第一阶段刻蚀、第二阶段氧化、第三阶段刻蚀和第四 阶段刻蚀的步骤在同一个刻蚀腔中进行。
[0011] 可选的，所述等离子体刻蚀的第一阶段刻蚀、第二阶段氧化、第三阶段刻蚀和第四 阶段刻蚀的时间均小于3秒，并且重复循环次数大于5次。
[0012] 可选的，所述第一开口的深度小于或等于第二开口的深度，第一区域的相邻第一 开口之间的间距与第一开口宽度的比值为1?30,第二区域的相邻第二开口之间的间距与 第二开口宽度的比值大于40。
[0013] 可选的，所述第一阶段刻蚀采用的气体为Cl2、HBr、02和CH 2F2，所述Cl2的流量为 100?200sccm，HBr的流量为50?300sccm，0 2的流量为1?15sccm，CH2F2的流量为1? 40sccm，刻蚀腔的压力为10?50mtorr，源功率为500?1500瓦，偏置功率为200?1000 瓦。
[0014] 可选的，进行第二阶段氧化时，相对于第一阶段刻蚀，通入刻蚀腔内的Cl2、HBr的 流量减小，〇 2的流量增大，CH2F2的流量为0。
[0015] 可选的，进行第二阶段氧化时，所述Cl2的流量为0?15sccm，HBr的流量为0? 75sccm，0 2 的流量为 10 ?300sccm。
[0016] 可选的，进行第二阶段氧化时，所述刻蚀腔的压力为10?lOOmtorr，源功率为 100?1000瓦，偏置功率为50?200瓦。
[0017] 可选的，进行第三阶段刻蚀时，相对于第二阶段氧化，通入刻蚀腔内Cl2的流量不 变，HBr的流量增大且小于第一阶段刻蚀时的流量，0 2的流量减小，CH2F2的流量增大且大于 第一阶段刻蚀时的流量。
[0018] 可选的，进行第三阶段刻蚀时，所述Cl2的流量为1?15SCCm，HBr的流量为1? lOOsccm，02 的流量为 1 ?15sccm，CH2F2 的流量为 10 ?200sccm。
[0019] 可选的，进行第三阶段刻蚀时，所述刻蚀腔的压力为3?15mtorr，源功率为100? 800瓦，偏置功率为400?1500瓦。
[0020] 可选的，进行第四阶段刻蚀时，相比于第三阶段刻蚀，通入刻蚀腔内的Cl2、HBr的 流量增大，〇 2的流量不变，CH2F2的流量减小。
[0021] 可选的，进行第四阶段刻蚀时，所述Cl2的流量为100?20〇SCCm，HBr的流量为 50?300sccm，0 2的流量为1?15sccm，CH2F2的流量为1?40sccm。
[0022] 可选的，进行第四阶段刻蚀时，刻蚀腔的压力为10?50mtorr，源功率为500? 1500瓦，偏置功率为200?1000瓦。
[0023] 可选的，所述第一阶段刻蚀的时间大于第二阶段氧化或第三阶段刻蚀的时间。
[0024] 可选的，所述硅衬底上还形成有硬掩膜层，硬掩膜层中具有对应第一沟槽和第二 沟槽的若干开口。
[0025] 可选的，所述硬掩膜层材料为SiN、TiN、TaN、SiCN、SiC、SiON、BN、无定形碳中的一 种或几种。
[0026] 可选的，所述硬掩膜层和硅衬底之间还形成界面层。
[0027] 可选的，所述界面层的材料为氧化硅。
[0028] 与现有技术相比，本发明技术方案具有以下优点：
[0029] 在对硅衬底进行等离子体刻蚀时，所述等离子体刻蚀包括第一阶段刻蚀、第二阶 段氧化、第三阶段刻蚀和第四阶段刻蚀，在第一阶段刻蚀形成第一开口和第二开口，第一开 口的深度会小于或等于第二开口的深度，第一开口的宽度小于第二开口的宽度，在第二阶 段氧化时，第一开口侧壁和底部形成的第一氧化层的厚度会小于第二开口侧壁和底部形成 的第二氧化层的厚度，在进行第三阶段刻蚀时，使得第一开口内的第一氧化层被全部去除 的同时，第二开口内的第二氧化层有部分剩余，当进行第四阶段刻蚀时，利用氧化层刻蚀速 率小于硅材料的刻蚀速率的特点，以使沿第一开口和第二开口继续刻蚀形成的第三开口和 第四开口的深度的差异减小，然后重复第二阶段氧化至第四阶段刻蚀的步骤，使最终形成 的第一沟槽和第二沟槽的深度相等或近似相等，从而消除现有技术形成沟槽时刻蚀负载效 应的影响。
[0030] 进一步，进行第二阶段氧化时，所述Cl2的流量为0?15SCCm，HBr的流量为0? 75sccm，0 2的流量为10?300sccm，并且进行第二阶段氧化时，所述刻蚀腔的压力为10? lOOmtorr，源功率为100?1000瓦，偏置功率为50?200瓦，使得形成的等离子体的刻蚀作 用减弱，氧化作用增强，从而在第一开口底部和侧壁形成第一氧化层、在第二开口的底部和 侧壁形成第二氧化层，由于第一开口的宽度小于第二开口的宽度，第二开口暴露的硅衬底 的面积大于第一开口暴露的硅衬底的面积，并且第二开口内能容纳的等离子体数量远大于 第一开口内能容纳的等离子数量，因此形成的第一氧化层的厚度小于第二氧化层的厚度， 后续进行第三阶段刻蚀时，能保证第一开口内的第一氧化层全部去除的同时，第二开口内 有部分的第二氧化层的剩余。
【专利附图】
【附图说明】
[0031] 图1?图2为现有技术浅沟槽隔离结构形成过程的剖面结构示意图；
[0032] 图3?图9为本发明实施例沟槽的形成过程的剖面结构示意图。
【具体实施方式】
[0033] 请参考图2,现有技术形成的浅沟槽，图形密集区(第一区域11)形成的第一沟槽 104的深度会小于图形空旷区(第二区域12)形成的第二沟槽105的深度。
[0034] 发明人在对现有技术形成浅沟槽的过程进行研究发现，由于第一区域11中形成 的第一沟槽104的宽度会小于第二区域12中形成的第二沟槽105的宽度，因此采用等离子 体刻蚀工艺刻蚀半导体衬底100时，第一沟槽104中刻蚀等离子体与刻蚀副产物的交换速 率会小于第二沟槽105中刻蚀等离子体与刻蚀副产物的交换速率，因而对第一区域11的半 导体衬底的刻蚀速率会小于对第二区域12的半导体衬底的刻蚀速率，并且在刻蚀过程中， 在第一沟槽104和第二沟槽105的侧壁和开口处会形成聚合物，随着刻蚀的进行和刻蚀深 度的增大，第一沟槽104的开口处的宽度会进一步减小，第一沟槽内刻蚀等离子体与刻蚀 副产物的交换速率会进一步降低，造成对第一区域11的半导体衬底的刻蚀速率会和对第 二区域12的半导体衬底的刻蚀速率之间的差异会进一步加剧，在刻蚀停止时，第一区域11 最终形成的第一沟槽104的深度会小于第二区域12最终形成的第二沟槽105的深度，第一 沟槽104和第二沟槽105之间深度的差异值d甚至大于100埃，这一现象也称之为刻蚀负 载效应。
[0035] 为此本发明的发明人提出一种沟槽的形成方法，在对硅衬底进行等离子体刻蚀 时，所述等离子体刻蚀包括第一阶段刻蚀、第二阶段氧化、第三阶段刻蚀和第四阶段刻蚀， 在第一阶段刻蚀形成第一开口和第二开口，第一开口的深度会小于或等于第二开口的深 度，第一开口的宽度小于第二开口的宽度，在第二阶段氧化时，第一开口侧壁和底部形成的 第一氧化层的厚度会小于第二开口侧壁和底部形成的第二氧化层的厚度，在进行第三阶段 刻蚀时，使得第一开口内的第一氧化层被全部去除的同时，第二开口内的第二氧化层有部 分剩余，当进行第四阶段刻蚀时，利用氧化层刻蚀速率小于硅材料的刻蚀速率的特点，以使 沿第一开口和第二开口继续刻蚀形成的第三开口和第四开口的深度的差异减小，然后重复 第二阶段氧化至第四阶段刻蚀的步骤，使最终形成的第一沟槽和第二沟槽的深度相等或近 似相等，从而消除现有技术形成沟槽时刻蚀负载效应的影响。
[0036] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比 例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实 际制作中应包含长度、宽度及深度的三维空间尺寸。
[0037] 图3?图9为本发明实施例沟槽的形成过程的剖面结构示意图。
[0038] 首先，请参考图3,提供硅衬底200,所述硅衬底200包括第一区域21和第二区域 22,硅衬底200的第一区域21中后续形成第一沟槽，硅衬底的第二区域22中后续形成第二 沟槽；在所述硅衬底200上形成硬掩膜层201，所述硬掩膜层201中具有若干第五开口 202 和第六开口 203,所述第五开口 202暴露出硅衬底200的第一区域21的表面，第六开口 203 暴露出硅衬底200的第二区域22的表面。
[0039] 所述硅衬底200的材料可以为单晶硅或多晶硅，所述硅衬底200也可以为含有硅 的硅锗衬底或氮化硅衬底。
[0040] 第五开口 202的位置与后续在硅衬底200的第一区域21中形成的第一沟槽的位 置相对应，第六开口 203的位置与后续在硅衬底200的第二区域22中形成的第二沟槽的位 置相对应。本实施例中，所述第五开口 202的宽度小于第六开口 203的宽度，并且第五开口 202的密度大于第二区域22的第六开口 203的密度。需要说明的是，第五开口 202的密度 为硅衬底100的第一区域21上的硬掩膜层201中所有的第五开口 202面积之和与硅衬底 100的第一区域21上的硬掩膜层201的表面积之比，第六开口 203的密度计算与第五开口 202的密度计算方式类似。第五开口 202的宽度和密度以及第六开口的宽度和密度可以根 据实际的应用进行设定，在此不做限定。
[0041] 所述硬掩膜层201的材料为SiN、TiN、TaN、SiCN、SiC、SiON、BN、无定形碳中的一 种或几种。本实施例中，所述硬掩膜层201的材料为SiN。
[0042] 所述硬掩膜层201和硅衬底200之间还形成有界面层（图中未示出），所述界面层 用于缓冲硬掩膜层201和娃衬底200之间的应力，后续在娃衬底201中形成第一开口和第 二开口时，使得第一开口和第二开口具有较好的形貌。本实施例中，所述界面层的材料为氧 化硅。
[0043] 接着，请参考图4?图7,对所述硅衬底200进行等离子体刻蚀，在硅衬底100中形 成开口，图4?图7为本发明实施例等离子体刻蚀过程的一个循环的剖面结构示意图，所述 等离子体刻蚀的一个循环过程包括：第一阶段刻蚀、第二阶段氧化、第三阶段刻蚀和第四阶 段刻蚀，并且这四个阶段在同一个刻蚀腔中进行。下面将结合图4?图7对上述四个阶段 做详细的说明。
[0044] 首先，请参考4,进行等离子刻蚀过程的第一阶段刻蚀，沿第五开口 202和第六开 口 203刻蚀所述娃衬底200,在娃衬底200的第一区域21中形成若干第一开口 204,在娃衬 底200的第二区域22中形成若干第二开口 205,所述第一开口 204的宽度小于的第二开口 205的宽度，第一区域21中第一开口 204的密度大于第二区域22中第二开口 205的密度。
[0045] 第一阶段刻蚀为硅衬底的刻蚀，Cl2、HBr的在刻蚀腔室中解离形成的等离子体为 主要的刻蚀等离子体，因此在进行第一阶段刻蚀时，Cl 2、HBr的流量要远大于其他气体的 流量。进行第一阶段刻蚀时，采用的气体为Cl2、HBr、0 2和CH2F2，所述Cl2的流量为100? 200sccm，比如 100sccm、150sccm、200sccm，HBr 的流量为 50 ?300sccm，比如 60sccm、 100sccm、150sccm、200sccm、250sccm，02 的流量为 1 ?15sccm，比如 lsccm、5sccm、10sccm、 15sccm，CH2F2 的流量为 1 ?40sccm，比如 lsccm、10sccm、20sccm、30sccm，刻蚀腔的压力为 10 ?50mtorr，比如 10mtorr、20mtorr、30mtorr、40mtorr，源功率为 500 ?1500 瓦，比如 5001、6001、7001、8001、9001、10001、12001、14001，偏置功率为 200 ?1000 瓦，比如 200评、 300W、400W、500W、600W、7000W、800W、900W。第一阶段刻蚀时，02 和 CH2F2 保持较低的流量，有 利于提高蚀刻的均匀性以及较好的侧壁轮廓，另一方面，刻蚀墙内保留一部分的〇2解离的 等离子体，有利于第二阶段氧化的进行。
[0046] 本发明实施例中，第一阶段刻蚀的时间小于3秒，第一阶段刻蚀的预设刻蚀深度 为1?30埃，当要形成的第一开口 204的宽度小于的第二开口 205的宽度，第一区域21中 第一开口 204的密度大于第二区域22中第二开口 205的密度，在刻蚀过程中，由于刻蚀负 载效应的影响，第一阶段刻蚀后，形成的第一开口 204的深度会小于第二开口 205的深度， 第一开口 204的深度和第二开口深度205深度之间的差异值为a。发明人经过研究发现，当 第一阶段刻蚀的预设刻蚀深度较小时（1?30埃)，形成的第一开口 204和第二开口 205的 深度的差异值a的范围为0. 5?10埃，因此后续可以很方便的通过后续的第二阶段氧化和 第三阶段刻蚀以及第四阶段刻蚀以减小或消除该差异值。
[0047] 在具体的实施例中，第一区域21的相邻第一开口 204之间的间距与第一开口 204 宽度的比值为1?30,第二区域22的相邻第二开口 205之间的间距与第二开口 205宽度的 比值大于40。
[0048] 接着，请参考图5,进行等离子体刻蚀过程的第二阶段氧化，在所述第一开口 204 底部和侧壁形成第一氧化层206、在第二开口 205的底部和侧壁形成第二氧化层207,第一 氧化层206的厚度小于第二氧化层207的厚度。
[0049] 进行第二阶段氧化时，02解离形成的等离子体为主要的刻蚀等离子体，第一开口 204和第二开口 205暴露的硅衬底吸附02解离形成的等离子体形成氧化层，相对于第一 阶段刻蚀，通入刻蚀腔内作为硅的刻蚀气体的Cl2、HBr的流量减小，02的流量增大，CH 2F2 的流量为〇,即在第一阶段刻蚀结束时，可以通过刻蚀装置的质量流量控制器（Mass Flow Controller，MFC)使Cl2、HBr的流量减小，02的流量增大，CH 2F2的流量为0。
[0050] 具体的，进行第二阶段氧化时，所述Cl2的流量为0?15sccm，比如lsccm、5sccm、 10sccm，HBr 的流量为 0 ?75sccm，比如 lsccm、10sccm、50sccm，02 的流量为 10 ?300sccm， 比如50sccm、100sccm、200sccm，并且进行第二阶段氧化时，所述刻蚀腔的压力为10? lOOmtorr，比如 10mtor;r、40mto;r;r、60mto;r;r、80mto;r;r，源功率为 100 ?1000 瓦，比如 150W、 300W、500W、700W、900W，偏置功率为 50 ?200 瓦，比如 60W、100W、120W、140W、190W，使得形成 的等离子体的刻蚀作用减弱，氧化作用增强，从而在第一开口 204底部和侧壁形成第一氧 化层206、在第二开口 205的底部和侧壁形成第二氧化层207,由于第一开口 204的宽度小 于第二开口 205的宽度，第二开口 205暴露的娃衬底的面积大于第一开口 204暴露的娃衬 底的面积，并且第二开口 205内能容纳的等离子体数量远大于第一开口内204能容纳的等 离子数量，因此形成的第一氧化层206的厚度小于第二氧化层207的厚度，后续进行第三阶 段刻蚀时，能保证第一开口 204内的第一氧化层206内全部去除的同时，第二开口 205内有 部分的第二氧化层207的剩余。第二阶段氧化以及后续的第三阶段刻蚀Cl2、HBr均保持较 低的流量，以保证等离子体刻蚀过程的各阶段保持连续性，防止某一阶段刻蚀的会出现刻 蚀停止的现象,并使得主要刻蚀气体的通气连贯。
[0051] 第二阶段氧化的时间小于第一阶段刻蚀的时间，形成的第一氧化层206和第二氧 化层207的厚度均较薄，进行等离子体刻蚀过程的第二阶段氧化后，所述第一开口 204内形 成的第一氧化层206的厚度范围为1?10埃，比如1埃、2埃、5埃、9埃，第二开口 205内形 成的第二氧化层207的厚度为1?20埃，比如5埃、10埃、15埃、19埃。
[0052] 接着，请参考图6,进行等离子体刻蚀过程的第三阶段刻蚀，刻蚀去除第一氧化层 206 (参考图5)和部分厚度的第二氧化层207 (参考图5)，使得第二开口 205内有部分第二 氧化层207剩余。
[0053] 进行第三阶段刻蚀时，CH2F2解离形成的等离子体是主要的刻蚀等离子体，相对于 第二阶段氧化，通入刻蚀腔内Cl 2的流量不变或小幅增大，HBr的流量增大且小于第一阶段 刻蚀时的流量，〇2的流量减小，CH 2F2的流量增大且大于第一阶段刻蚀时的流量。
[0054] 具体的，进行第三阶段刻蚀时，所述Cl2的流量为1?15SCCm，HBr的流量为 1 ?lOOsccm，02 的流量为 1 ?15sccm，CH2F2 的流量为 10 ?200sccm，比如 20sccm、 50sccm、lOOsccm、150sccm、190sccm，另外，进行第三阶段刻蚀时，所述刻蚀腔的压力为3? 15mtorr，源功率为100?800瓦，偏置功率为400?1500瓦，使的在较短刻蚀时间(一般小 于3秒，且小于第一阶段刻蚀的时间)离子体刻蚀较薄的第一氧化层206和第二氧化层207 时，第二开口 205内能有部分第二氧化层207剩余。后续进行第四阶段刻蚀时，由于氧化硅 的刻蚀速率小于硅的刻蚀速率，第二开口 205内剩余的部分第二氧化层207的存在会减小 沿第二开口 205继续刻蚀硅衬底的刻蚀速度，即当沿第一开口 204已刻蚀部分厚度的硅衬 底时，沿第二开口 205还在刻蚀部分剩余的第二氧化层207,在第四阶段刻蚀结束时，使得 形成的第三开口和第四开口的深度的差异值减小或消除，第四阶段刻蚀后，重复进行第二 阶段氧化、第三阶段刻蚀和第四阶段刻蚀，能使得最终在硅衬底200第一区域21形成的第 一沟槽和在硅衬底200第二区域22形成的第二沟槽的深度之间的差异减小或消除。
[0055] 接着，参考图7,进行等离子刻蚀过程的第四阶段刻蚀，沿第一开口 204(参考图6) 刻蚀第一区域21的硅衬底100,形成第三开口 208,沿第二开口 205 (参考图6)刻蚀剩余的 第二氧化层207 (参考图6)和第二区域22的硅衬底100,形成第四开口 209。
[0056] 进行第四阶段刻蚀时，主要为对硅材料的刻蚀，刻蚀气体为Cl2、HBr，进行刻蚀时， 剩余的第二氧化层207的刻蚀速率要远小于对硅衬底200的刻蚀速率，相比于第三阶段刻 蚀，第四阶段刻蚀时，通入刻蚀腔内的Cl2、HBr的流量增大，02的流量不变，CH2F 2的流量为 减小。
[0057] 具体的，进行第四阶段刻蚀时，第四阶段刻蚀的持续时间小于3秒，所述Cl2的流 量为100?200sccm，HBr的流量为50?300sccm，0 2的流量为1?15sccm，CH2F2的流量为 1?40sccm，刻蚀腔的压力为10?50mtorr，源功率为500?1500瓦，偏置功率为200? 1000瓦。第四阶段刻蚀后，形成的第一区域21的硅衬底中形成的第三开口 208与第二区 域22形成的第四开口 209的深度之间的差异值b相对于第一开口 204和第二开口 205的 深度差异值a减小。
[0058] 参考图8,重复循环上述第二阶段氧化、第三阶段刻蚀和第四阶段刻蚀的步骤，直 至在硅衬底200的第一区域21形成若干第一沟槽210、在硅衬底200的第二区域22形成若 干第二沟槽211。
[0059] 本发明实施例中，重复循环上述第二阶段氧化、第三阶段刻蚀和第四阶段刻蚀的 步骤的循环步骤至少大于5次，较佳的所述循环次数为6次、10次、20次、50次。上述等离 子刻蚀过程使得最终在硅衬底200的第一区域21 (图形密集区）形成的若干第一沟槽210 和在硅衬底200的第二区域22 (图形空旷区）形成的若干第二沟槽211深度之间的差异值 很小或等于零，有效的消除了现有技术在图形密集区和图形空旷区形成沟槽时刻蚀负载效 应的影响。
[0060] 在本发明的其他实施例中，重复循环过程包括第一阶段刻蚀。
[0061] 需要说明的是，本发明上述沟槽的形成方法也能应用于任何通孔的形成。
[0062] 最后，请参考9,形成覆盖所述硬掩膜层201 (参考图8)的隔离材料层（图中未示 出），所述隔离材料层填充满所述第一沟槽210和第二沟槽211 (参考图8);化学机械研磨 所述隔离材料层和硬掩膜层201，直至暴露出半导体衬底表面，在第一沟槽210中形成第一 隔离结构212,在第二沟槽211中形成第二隔离结构213。
[0063] 所述隔离材料层材料为氧化硅。
[0064] 综上，本发明实施例的沟槽的形成方法，等离子体刻蚀过程具有多个阶段，并且重 复循环，最终形成沟槽，有效的消除了现有技术在图形密集区和图形空旷区形成沟槽时刻 蚀负载效应的影响。
[0065] 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域 技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发 明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明 的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案 的保护范围。
【权利要求】
1. 一种沟槽的形成方法，其特征在于，包括： 提供硅衬底，所述硅衬底包括第一区域和第二区域； 对所述硅衬底进行等离子体刻蚀，所述等离子体刻蚀包括：进行第一阶段刻蚀，在硅衬 底的第一区域中形成若干第一开口，在硅衬底的第二区域中形成若干第二开口，所述第一 开口的宽度小于的第二开口的宽度，第一区域中第一开口的密度大于第二区域中第二开口 的密度；进行第二阶段氧化，在所述第一开口底部和侧壁形成第一氧化层、在第二开口的底 部和侧壁形成第二氧化层，第一氧化层的厚度小于第二氧化层的厚度；进行第三阶段刻蚀， 刻蚀去除第一氧化层和部分厚度的第二氧化层；进行第四阶段刻蚀，沿第一开口刻蚀第一 区域的硅衬底，形成第三开口，沿第二开口刻蚀剩余的第二氧化层和第二区域的硅衬底，形 成第四开口；重复循环第二阶段氧化、第三阶段刻蚀和第四阶段刻蚀的步骤，直至在硅衬底 的第一区域中形成若干第一沟槽、在衬底的第二区域中形成若干第二沟槽。
2. 如权利要求1所述的沟槽的形成方法，其特征在于，所述等离子体刻蚀的第一阶段 刻蚀、第二阶段氧化、第三阶段刻蚀和第四阶段刻蚀的步骤在同一个刻蚀腔中进行。
3. 如权利要求2所述的沟槽的形成方法，其特征在于，所述等离子体刻蚀的第一阶段 刻蚀、第二阶段氧化、第三阶段刻蚀和第四阶段刻蚀的时间均小于3秒，并且重复循环次数 大于5次。
4. 如权利要求1所述的沟槽的形成方法，其特征在于，所述第一开口的深度小于或等 于第二开口的深度，第一区域的相邻第一开口之间的间距与第一开口宽度的比值为1? 30,第二区域的相邻第二开口之间的间距与第二开口宽度的比值大于40。
5. 如权利要求4所述的沟槽的形成方法，其特征在于，所述第一阶段刻蚀采用的气体 为 Cl2、HBr、02 和 CH2F2，所述 Cl2 的流量为 100 ?200sccm，HBr 的流量为 50 ?300sccm，02 的流量为1?15sccm，CH2F2的流量为1?40sccm，刻蚀腔的压力为10?50mtorr，源功率 为500?1500瓦，偏置功率为200?1000瓦。
6. 如权利要求5所述的沟槽的形成方法，其特征在于，进行第二阶段氧化时，相对于第 一阶段刻蚀，通入刻蚀腔内的Cl2、HBr的流量减小，0 2的流量增大，CH2F2的流量为0。
7. 如权利要求6所述的沟槽的形成方法，其特征在于，进行第二阶段氧化时，所述Cl2 的流量为〇?15sccm，HBr的流量为0?75sccm，02的流量为10?300sccm。
8. 如权利要求7所述的沟槽的形成方法，其特征在于，进行第二阶段氧化时，所述刻蚀 腔的压力为10?lOOmtorr，源功率为100?1000瓦，偏置功率为50?200瓦。
9. 如权利要求6所述的沟槽的形成方法，其特征在于，进行第三阶段刻蚀时，相对于第 二阶段氧化，通入刻蚀腔内Cl2的流量不变，HBr的流量增大且小于第一阶段刻蚀时的流量， 〇 2的流量减小，CH2F2的流量增大且大于第一阶段刻蚀时的流量。
10. 如权利要求9所述的沟槽的形成方法，其特征在于，进行第三阶段刻蚀时，所述Cl2 的流量为1?15sccm，HBr的流量为1?100sccm，02的流量为1?15sccm，CH2F 2的流量为 10 ?200sccm。
11. 如权利要求10所述的沟槽的形成方法，其特征在于，进行第三阶段刻蚀时，所述刻 蚀腔的压力为3?15mtorr，源功率为100?800瓦，偏置功率为400?1500瓦。
12. 如权利要求9所述的沟槽的形成方法，其特征在于，进行第四阶段刻蚀时，相比于 第三阶段刻蚀，通入刻蚀腔内的Cl2、HBr的流量增大，0 2的流量不变，CH2F2的流量减小。
13. 如权利要求12所述的沟槽的形成方法，其特征在于，进行第四阶段刻蚀时，所述 Cl2的流量为100?200sccm，HBr的流量为50?300sccm，02的流量为1?15sccm，CH 2F2 的流量为1?40sccm。
14. 如权利要求13所述的沟槽的形成方法，其特征在于，进行第四阶段刻蚀时，刻蚀腔 的压力为10?50mtorr，源功率为500?1500瓦，偏置功率为200?1000瓦。
15. 如权利要求1所述的沟槽的形成方法，其特征在于，所述第一阶段刻蚀的时间大于 第二阶段氧化或第三阶段刻蚀的时间。
16. 如权利要求1所述的沟槽的形成方法，其特征在于，所述硅衬底上还形成有硬掩膜 层，硬掩膜层中具有对应第一沟槽和第二沟槽的若干开口。
17. 如权利要求16所述的沟槽的形成方法，其特征在于，所述硬掩膜层材料为SiN、 TiN、TaN、SiCN、SiC、SiON、BN、无定形碳中的一种或几种。
18. 如权利要求16所述的沟槽的形成方法，其特征在于，所述硬掩膜层和硅衬底之间 还形成界面层。
19. 如权利要求18所述的沟槽的形成方法，其特征在于，所述界面层的材料为氧化硅。
【文档编号】H01L21/762GK104124194SQ201310156972
【公开日】2014年10月29日 申请日期:2013年4月28日 优先权日:2013年4月28日
【发明者】王新鹏 申请人:中芯国际集成电路制造(上海)有限公司