Nmos晶体管及其形成方法、cmos晶体管及其形成方法

Nmos晶体管及其形成方法、cmos晶体管及其形成方法
【专利摘要】一种NMOS晶体管及其形成方法、CMOS晶体管及其形成方法。所述NMOS晶体管的形成方法包括：提供衬底，所述衬底上设置有伪栅结构；在所述衬底上形成层间介质层，所述层间介质层的上表面与所述伪栅结构的上表面齐平；去除所述伪栅结构以在所述层间介质层中形成沟槽；在所述沟槽的底部和侧壁依次形成高k介质层、扩散阻挡层、N型功函数金属层和栅金属层。本发明所提供的NMOS晶体管的形成方法中，形成了扩散阻挡层，该扩散阻挡层可以防止N型功函数金属层中的铝发生扩散，因而能够防止高k介质层被金属损害，防止发生时变击穿效应，使形成的NMOS晶体管更加稳定耐用。
【专利说明】
【技术领域】
[0001] 本发明涉及半导体工艺领域，特别是涉及一种NM0S晶体管及其形成方法、CMOS晶 体管及其形成方法。 NMOS晶体管及其形成方法、CMOS晶体管及其形成方法

【背景技术】
[0002] 集成电路技术的工艺节点在物理栅长到达28纳米以下之后，通常采用高k材料作 为栅介质层，并且采用后栅（gate last,亦称栅极替代replacement gate)工艺来制作CMOS 结构。后栅工艺又分为先高k (high k first)工艺和后高k (high k last)工艺，由于后 高k工艺可以使得栅介质层避免经历高温工艺，因而后栅-后高k工艺成为主流工艺。
[0003] 现有CMOS晶体管后栅-后高k工艺没有对NM0S晶体管和PM0S晶体管进行分别 考虑。现有工艺制作的NM0S晶体管如图1所示，它包括衬底10和位于衬底10上的层间介 质层14,层间介质层14中具有栅区，该栅区具有高k介质层11、N型功函数金属层12和金 属栅极13。现有的NM0S晶体管存在使用寿命较短的问题。
[0004] 现有CMOS晶体管后栅-后高k工艺经历下述步骤：提供衬底，所述衬底包含第一 区域和第二区域，所述第一区域和第二区域上分别设置有伪栅结构；在所述衬底上形成层 间介质层，所述层间介质层的上表面与所述伪栅结构的上表面齐平；去除所述伪栅结构，在 所述层间介质层中形成沟槽；在所述沟槽的底部和侧壁依次形成高k介质层、P型功函数金 属层；保护位于第一区域上的上述各结构，去除位于第二区域上的所述P型功函数金属层， 然后在第一区域和第二区域上形成N型功函数金属层，之后保护第二区域上的结构，去除 位于第一区域上的N型功函数金属层，最后在第一区域和第二区域上形成栅金属层。现有 的CMOS晶体管后栅-后高k工艺存在步骤之间等待时间长和总工艺时间长的问题，并且由 于NM0S晶体管的使用寿命较短，因而CMOS晶体管的使用寿命也较短。
[0005] 为此，需要一种新的NM0S晶体管、CMOS晶体管以及二者的形成方法，以解决现有 技术存在的不足。


【发明内容】

[0006] 本发明解决的问题是提供一种NM0S晶体管及其形成方法、CMOS晶体管及其形成 方法，以缩短工艺时间，并延长NM0S晶体管和CMOS晶体管的使用寿命。
[0007] 为解决上述问题，本发明提供一种NM0S晶体管的形成方法，包括：
[0008] 提供衬底，所述衬底上设置有伪栅结构；
[0009] 在所述衬底上形成层间介质层；
[0010] 去除所述伪栅结构以在所述层间介质层中形成沟槽；
[0011] 在所述沟槽中依次形成高k介质层、扩散阻挡层、N型功函数金属层和栅金属层。
[0012] 可选的，所述栅金属层的材料包括铝，所述N型功函数金属层的材料包括铝。
[0013] 可选的，所述扩散阻挡层的材料包括氮化钛。
[0014] 可选的，所述扩散阻挡层的厚度包括5 A至50 A,
[0015] 可选的，在形成所述高k介质层之前，还包括：在所述沟槽的底部形成界面层；在 形成所述N型功函数金属层之前，还包括：在所述扩散阻挡层上形成保护层和阻挡层中的 至少一层。
[0016] 为解决上述问题，本发明还提供一种NM0S晶体管，包括：
[0017]衬底；
[0018] 层间介质层，位于所述衬底上；
[0019] 所述层间介质层中从下到上依次包括位于所述衬底上的高k介质层、扩散阻挡 层、N型功函数金属层和栅金属层。
[0020] 可选的，所述栅金属层的材料包括铝，所述N型功函数金属层的材料包括铝。
[0021] 可选的，所述扩散阻挡层的材料包括氮化钛。
[0022] 可选的，所述扩散阻挡层的厚度包括5A至50A。
[0023] 可选的，所述衬底与所述高k介质层之间还包括有界面层；所述高k介质层与所述 扩散阻挡层之间还包括保护层和阻挡层中的至少一层。
[0024] 为解决上述问题，本发明还提供一种CMOS晶体管，包括如上所述的NM0S晶体管。
[0025] 为解决上述问题，本发明还提供一种CMOS晶体管的形成方法，包括：
[0026] 提供衬底，所述衬底包含第一区域和第二区域，所述第一区域和第二区域上分别 设置有伪栅结构；
[0027] 在所述衬底上形成层间介质层；
[0028] 去除所述伪栅结构，在所述层间介质层中形成沟槽；
[0029] 在所述沟槽中依次形成高k介质层、P型功函数金属层和第一金属层；
[0030] 去除所述第二区域上的所述第一金属层和P型功函数金属层，以在所述层间介质 层中形成凹槽；
[0031] 在所述凹槽中依次形成扩散阻挡层、N型功函数金属层和第二金属层。
[0032] 可选的，所述第二金属层的材料包括铝，所述N型功函数金属层的材料包括铝。
[0033] 可选的，所述扩散阻挡层的材料包括氮化钛。
[0034] 可选的，所述扩散阻挡层的厚度包括5 A至50A。
[0035] 可选的，采用湿法蚀刻，或者同时采用湿法蚀刻和干法蚀刻，去除所述伪栅结构。
[0036] 可选的，在形成所述高k介质层之前，还包括：在所述沟槽的底部形成界面层。
[0037] 可选的，在形成所述P型功函数金属层之前，还包括：在所述沟槽的底部和侧壁分 别形成保护层和阻挡层中的至少一层。
[0038] 可选的，所述第一区域上的所述衬底与所述高k介质层之间还包括有界面层。
[0039] 可选的，所述第一区域上的所述高k介质层与所述P型功函数金属层之间还包括 保护层和阻挡层中的至少一层。
[0040] 与现有技术相比，本发明的技术方案具有以下优点：
[0041] 本发明所提供的NM0S晶体管的形成方法在形成N型功函数金属层之前先形成扩 散阻挡层，该扩散阻挡层可以防止N型功函数金属层中的铝发生扩散，因而能够防止高k介 质层被金属损害，防止时变击穿效应的加剧，使形成的NM0S晶体管的使用寿命延长。
[0042] 进一步，本发明所提供的NM0S晶体管的形成方法可选方案中，在形成高k介质层 之后形成保护层，该保护层可以减小后续工艺对高k介质层的损伤，从而使NM0S晶体管的 性能更加稳定。
[0043] 本发明所提供的NM0S晶体管在高k介质层与N型功函数金属层之间具有扩散阻 挡层，该扩散阻挡层可以防止N型功函数金属层中的铝发生扩散，因而能够防止NM0S晶体 管结构被金属损害，防止时变击穿效应的加剧，使NM0S晶体管的使用寿命延长。
[0044] 本发明所提供的CMOS晶体管的形成过程中，在第一区域和第二区域上层间介质 层中的沟槽的底部和侧壁依次形成高k介质层、P型功函数金属层和第一金属层，然后去 除所述第二区域上的所述第一金属层和P型功函数金属层，以在所述层间介质层中形成凹 槽，最后在所述凹槽的底部和侧壁依次形成扩散阻挡层、N型功函数金属层和第二金属层， 从而避免在制作完P型功函数金属层之后又单独将第二区域上的P型功函数金属层去除， 并重新形成N型功函数金属层的过程，减少了工艺时间，提高了工艺效率。
[0045] 本发明所提供的CMOS晶体管具有本发明所提供的NM0S晶体管，该NM0S晶体管在 高k介质层与N型功函数金属层之间具有扩散阻挡层，该扩散阻挡层可以防止N型功函数 金属层中的铝发生扩散，因而能够防止NM0S晶体管中的高k介质层被金属损害，防止高k 介质层时变击穿效应的加剧，使NM0S晶体管的使用寿命延长，从而使整个CMOS晶体管的使 用寿命延长。【专利附图】

【附图说明】
[0046] 图1为现有技术中NM0S晶体管的结构示意图；
[0047] 图2至图5为本发明实施例所提供的NM0S晶体管形成方法的示意图；
[0048] 图6至图12为本发明实施例所提供的CMOS晶体管形成方法的示意图。

【具体实施方式】
[0049] 现有技术中，通常NM0S晶体管中的N型功函数金属具有金属铝，而铝具有很强的 扩散能力，因而NM0S晶体管中的高k介质层容易出现因为被铝扩散而遭受金属损害，而铝 一旦扩散到高k介质层，则会加剧高k介质层的时变击穿（time dependent dielectric breakdown，TDDB)效应，使高k介质层易被击穿，缩短了高k介质层的寿命，进而缩短NMOS 晶体管的寿命。为此，本发明提供一种NM0S晶体管及其形成方法，其在高k介质层和N型 功函数金属层之间形成扩散阻挡层，该扩散阻挡层能够阻挡铝发生扩散，使该NM0S晶体管 中的高k介质层不易被铝扩散，进而使高k介质层不易发生时变击穿效应加剧的情况，因而 能够使NM0S晶体管的使用寿命延长。
[0050] 现有技术中，CMOS晶体管的后栅-后高k工艺经历了 P型功函数金属层的形成和 去除以及N型功函数金属层的形成和去除，各工艺步骤之间的等待时间长，总工艺时间长， 并且所形成的CMOS晶体管中的NM0S晶体管存在上述易发生金属损害和时变击穿效应严重 的问题。为此，本发明提供一种CMOS晶体管及其形成方法，在形成PM0S晶体管之后，再形 成NM0S晶体管，整个过程不必经历N型功函数金属层的去除过程，可以减少工艺步骤之间 的等待时间和总工艺时间，并且所形成的NM0S晶体管中，在高k介质层与N型功函数金属 层之间包括扩散阻挡层，扩散阻挡层可以避免高k介质层受到金属损害，从而可以延长了 NM0S晶体管的使用寿命，进而可以延长了 CMOS晶体管的使用寿命。
[0051] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。应当理解，当一结构或层被称为在另一层"上"时，它可以直 接在另一层或结构"上"，或可以存在插入结构。应当理解，尽管实施例中使用术语第一、第 二、第三等来描述各个结构、层或部分，但是这些结构、层或部分不应该受这些术语限制。同 时，附图描述了本发明的某些实施例，这些附图是本发明的理想化实施例的示意图。照此， 将预想由于图例形状的变化例如制造工艺或容差的变化。因此，本发明的实施例不应该认 为限于在此所示的区域的特定形状，而是包括所得的形状例如由制造的偏差。另外，除非另 外限定，在此使用的所有术语(包括技术和科学术语）具有与属于本发明的【技术领域】的普通 技术人员通常理解的相同意思。还应当理解，如在通常使用的词典中定义的那些术语应该 解释为具有符合相关技术的环境中的意思，且不被解释理想化或过度地形式感知。
[0052] 本发明首先提供一种NM0S晶体管的形成方法，包括该方法包括步骤S11至步骤 S14,请结合参考图2至图5。本实施例以步骤S11至步骤S14命名各步骤是为了区分和便 于说明各步骤，但并不限定各步骤的先后顺序，在不同实施例中，某些步骤顺序可调整。
[0053] 步骤S11，请参考图2,提供衬底20,所述衬底20上设置有伪栅结构。
[0054] 本实施例首先提供衬底20,在衬底20中包括浅沟槽隔离区（未标注）（shallow trench isolation, STI)，图2中显示出浅沟槽隔离区位于衬底20的最右侧和最左侧，浅沟 槽隔离区与衬底20之间可以用氧化膜(未标注）隔开。
[0055] 衬底20的材料可以是单晶或非晶结构的硅或硅锗，也可以是绝缘体上硅（SOI)或 者绝缘体上锗（G0I)，并可以包括其它的材料，例如掺杂砷化镓等化合物。
[0056] 所述伪栅结构包括伪栅极22和伪栅介质层21。其中伪栅极22的材料可以选自硅、 锗、锗硅、氮化硅、氧化硅中的一种或多种的任意组合，而伪栅介质层21的材料可以为氧化 硅等本领域技术人员公知的材料。伪栅介质层21厚度可以设置为ιοοοΑ ~ 2000A。
[0057] 如图2所示，本实施例中在伪栅结构两侧分别设置有偏置侧墙23和主侧墙24。偏 置侧墙23和主侧墙24的形成经历了下述过程：先形成偏置侧墙23,然后以该偏置侧墙23 为掩模对伪栅结构侧面下方的衬底20进行轻掺杂（LDD)，形成轻掺杂区域；再形成主侧墙 24,然后以该主侧墙24为掩模对伪栅结构侧面下方的衬底20进行重掺杂（HDD),形成重掺 杂区域。步骤S12,请继续参考图2,在衬底20上形成层间介质层25。
[0058] 层间介质层25 (inter-layer dielectric, ILD)的材料可以是氧化娃（SiO)，例如 未掺杂的氧化硅、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)，也可以是氮化硅（Si 3N4)等。 该层间介质层25可以使用例如化学气相沉积（CVD)、物理气相沉积（PVD)和原子层沉积 (ALD)等中的至少一种方法形成。
[0059] 本实施例中可通过平坦化工艺使得层间介质层25上表面与伪栅极22的上表面齐 平。
[0060] 步骤S13,请参考图3,去除所述伪栅结构以在层间介质层25中形成沟槽26。
[0061] 本实施例中，可以采用湿法蚀刻，或者同时采用湿法蚀刻和干法蚀刻，去除伪栅极 22。该去除步骤以伪栅介质层21为蚀刻停止层，其中湿法蚀刻所用的溶液可以是含有硝酸 和氟化氨的水溶液。用湿法蚀刻可以减小对其它各层结构的损害。同样的道理，可以选用 湿法蚀刻去除伪栅介质层21。
[0062] 步骤S14,请结合参考图4和图5,在沟槽26的底部和侧壁依次形成高k介质层 28、扩散阻挡层32、N型功函数金属层33和栅金属层34。
[0063] 本实施例中，在沟槽26的底部和侧壁分别形成高k介质层28之前，先在沟槽26 的底部形成界面层27,如图4所示。界面层27可以为具有低介电常数的材料制作而成，例 如氧化镧α203)，也可以是氧化硅（SiO)。本实施例中，界面层27为氧化硅。界面层27能 够提高沟道（trench)载流子迁移率，并可以修复衬底20在上述蚀刻过程受到的损伤。本 实施例中，可以采用化学氧化法或者热氧化法在衬底上直接形成界面层27。需要说明的是， 在本发明的其它实施例中，该界面层27可以省略。
[0064] 本步骤所形成的高k介质层28的材料可以为本领域所共知的材料，例如氧化铪 (Η-- 2)、娃氧化铪（HfSiO)、氮氧化铪（HfON)、氮氧化铪娃（HfSiON)，氧化镧（La20 3)、氧化 锆（Zr02)、硅氧化锆（ZrSiO)、氧化钛（Ti02)和氧化钇（Y 203)中的一种或多种的任意组合。 具体地，可以采用溉射、脉冲激光沉积（Pulsed Laser Deposition, PLD)、金属有机化合物 化学气相沉淀（Metal-organic Chemical Vapor Deposition, M0CVD)、原子层沉积（Atomic layer deposition, ALD)或其他合适的方法形成该高k介质层28。
[0065] 本实施例在高k介质层28上形成扩散阻挡层32之前，先在高k介质层28上形成 保护层29 (cap layer)和阻挡层31 (barrier layer)。其中，保护层29先于阻挡层31 形成。保护层29的材料可以是砷化铟镓或砷化铟铝，其可以减少后续工艺对高k介质层 28的损伤，从而使得形成的NM0S晶体管性能更加稳定。而阻挡层31的材料可以是磷化铟 (InP)，其可以避免高k介质层28与后续形成的金属栅极产生反应或发生扩散效应。需要 说明的是，在本发明的其它实施例中，在沟槽26中，可以只形成保护层29和阻挡层31中的 其中一层，甚至这两层都不形成。
[0066] 本步骤中，该扩散阻挡层32的材料包括氮化钛，其厚度范围优选为5A至50人,可 采用原子层沉积工艺或物理气相沉积工艺形成该扩散阻挡层32。该N型功函数金属层33 的材料包括铝，例如铝化钛（Til)、铝化锆（Zrl)、铝化钨（W1)、铝化钽（T1)或铝化铪（Hfl) 中的一种或多种的任意组合。由于本步骤所形成的N型功函数金属层33均包括有铝，铝的 扩散能力强，因而需要防止N型功函数金属层33发生铝扩散。所以本实施例以扩散阻挡层 32来防止铝扩散，并且该扩散阻挡层32的材料优选为氮化钛，因为氮化钛可以有效防止铝 的扩散。扩散阻挡层32可以使得该NM0S晶体管中的高k介质层28不易被铝扩散，防止该 NM0S晶体管中的高k介质层28受到(铝)金属损害，进而防止高k介质层28的时变击穿效 应加剧，使该NM0S晶体管的使用寿命延长。
[0067] 需要说明的是，在本发明的其他实施例中，扩散阻挡层32也可以采用氧化钛之外 的其他可以防止铝发生扩散的材料，其都在本发明的保护范围中。
[0068] 本实施例中，栅金属层34的材料包括铝，该栅金属层34在刚形成时，通常会有一 部分高出于原来的沟槽26,即高出层间介质层25的上表面，可以平坦化去除这部分的栅金 属层34,使栅金属层34的上表面与层间介质层25的上表面齐平。至此，形成了 NM0S晶体 管的金属栅极，有关NM0S晶体管形成方法的后续工艺为本领域技术人员公知的技术，本说 明书在此不再赘述。
[0069] 本发明还提供一种NM0S晶体管，请参考图5,该NM0S晶体管可以由上述NM0S晶体 管的形成方法形成，因而其结构和性质可以参考上述方法实施例中的相应内容，在此不再 赘述。
[0070] 本发明还提供了一种CMOS晶体管的形成方法，该方法包括步骤S21至步骤S26,请 结合参考图6至图12。本实施例以步骤S21至步骤S26命名各步骤是为了区分和便于说明 各步骤，但并不限定各步骤的先后顺序，在不同实施例中，某些步骤顺序可调整。
[0071] 步骤S21，请参考图6,提供衬底101，衬底101包含第一区域A和第二区域B，所述 第一区域A和第二区域B上分别设置有伪栅结构。
[0072] 如图6所示，第一区域A位于图2中最右侧的浅沟槽隔离区（shallow trench isolation, STI)105和中间的浅沟槽隔离区105之间，第二区域B位于图2中最左侧的浅沟 槽隔离区105和中间的浅沟槽隔离区105之间。本实施例中浅沟槽隔离区105与衬底101 之间可以设置有氧化膜103。
[0073] 衬底101的材料可以是单晶或非晶结构的硅或硅锗，也可以是绝缘体上硅（SOI) 或者绝缘体上锗（G0I)，并可以包括其它的材料，例如掺杂砷化镓等化合物。
[0074] 图6中，第一区域A上的伪栅结构包括伪栅极115a和伪栅介质层113a，第二区域 B上的伪栅结构包括伪栅极115b和伪栅介质层113b。伪栅极115a和伪栅极115b的材料 选自硅、锗、锗硅、氮化硅、氧化硅中的一种或多种的任意组合，而伪栅介质层113a和伪栅 介质层113b的材料可以为氧化硅等本领域技术人员公知的材料。伪栅介质层113a和和伪 栅介质层113b的厚度可以设置为1000A ~ 2000A。
[0075] 如图6所示，本实施例中在第一区域A上的伪栅结构两侧分别设置有偏置侧墙 111a和主侧墙109a。偏置侧墙111a和主侧墙109a的形成经历了下述过程：先形成偏置侧 墙111a，然后以该偏置侧墙111a为掩模对伪栅极115a结构侧面下方的第一区域A进行轻 掺杂（LDD)，形成轻掺杂区域；再形成主侧墙109a，然后以该主侧墙109a为掩模对伪栅结构 侧面下方的第一区域A进行重掺杂（HDD)，形成重掺杂区域。
[0076] 同样的，第二区域B上的偏置侧墙111b和主侧墙109b经历了上述相同过程，在第 二区域B上的伪栅结构两侧的第二区域B中形成了轻掺杂区域和重掺杂区域。
[0077] 步骤S22,请继续参考图6,在衬底101上形成层间介质层107,层间介质层107的 上表面与所述伪栅结构的上表面齐平。
[0078] 层间介质层107的材料可以是氧化硅（SiO)，例如未掺杂的氧化硅、掺杂的氧化硅 (如硼硅玻璃、硼磷硅玻璃等)，也可以是氮化硅（Si 3N4)等。该层间介质层107可以使用例如 化学气相沉积（CVD)、物理气相沉积（PVD)和原子层沉积（ALD)等中的至少一种方法形成。
[0079] 图6中显不层间介质层107的上表面与伪栅极115a和伪栅极115b的上表面齐平， 可通过平坦化工艺使得层间介质层107上表面与伪栅极115a和伪栅极115b上表面齐平。
[0080] 步骤S23,请参考图6和图7,去除图6中所示的伪栅极115a、伪栅极115b、伪栅介 质层113a和伪栅介质层113b，在层间介质层107中形成沟槽117a和沟槽117b，其中沟槽 117a位于第一区域A上，沟槽117b位于第二区域B上，如图7所示。
[0081] 本实施例中，可以采用湿法蚀刻，或者同时采用湿法蚀刻和干法蚀刻，去除伪栅极 115a和伪栅极115b。该去除步骤以伪栅介质层113a和伪栅介质层113b为蚀刻停止层，其 中湿法蚀刻所用的溶液可以是含有硝酸和氟化氨的水溶液。用湿法蚀刻可以减小对其它各 层结构的损害。同样的道理，可以选用湿法蚀刻去除伪栅介质层113a和伪栅介质层113b。
[0082] 步骤S24,请参考图7、图8和图9,在图7所示的沟槽117a和沟槽117b的底部和 侧壁依次分别形成高k介质层121a、高k介质层121b、P型功函数金属层127a、P型功函数 金属层127b、第一金属层129a和第一金属层129b。
[0083] 本实施例中，在沟槽117a和沟槽117b的底部和侧壁分别形成高k介质层121a和 高k介质层121b之前，先在沟槽117a和沟槽117b的底部分别形成界面层119a和界面层 119b，如图9所示。界面层119a和界面层119b可以为具有低介电常数的材料制作而成，例 如氧化镧（La203)，也可以是氧化硅（SiO)。本实施例中，界面层119a和界面层119b为氧化 硅。界面层119a和界面层119b能够提高沟道（trench)载流子迁移率，并可以修复衬底在 上述蚀刻过程受到的损伤。本实施例中，可以采用化学氧化法或者热氧化法在衬底上直接 形成界面层119a和界面层119b。需要说明的是，在本发明的其它实施例中，该界面层119a 和界面层119b可以省略。
[0084] 本步骤所形成的高k介质层121a和高k介质层121b的材料可以为本领域所共知 的材料，例如氧化铪（Hf0 2)、硅氧化铪（HfSiO)、氮氧化铪（HfON)、氮氧化铪硅（HfSiON)，氧 化镧（La20 3)、氧化锆（Zr02)、硅氧化锆（ZrSiO)、氧化钛（Ti02)、氧化钇（Y 203)中的一种或者 它们的任意组合。可以采用溉射、脉冲激光沉积（Pulsed Laser Deposition, PLD)、金属有 机化合物化学气相沉淀（Metal-organic Chemical Vapor Deposition, M0CVD)、原子层沉 积（Atomic layer deposition, ALD)或其他合适的方法形成该高k介质层121a和高k介 质层121b。
[0085] 本实施例在高k介质层121a和高k介质层121b上分别形成P型功函数金属层 127a和P型功函数金属层127b之前，在高k介质层121a上先形成保护层（cap layer)123a 和阻挡层（barrier layer)125a，在高k介质层121b上先形成保护层123b和阻挡层125b, 如图8所示。其中，保护层123a和保护层123b先于阻挡层125a和阻挡层125b形成。保 护层123a和保护层123b的材料可以是砷化铟镓或砷化铟铝，其可以减少后续工艺对高k 介质层121a和高k介质层121b的损伤。而阻挡层125a和阻挡层125b的材料可以是磷化 铟（InP)，阻挡层125a和阻挡层125b可以避免高k介质层121a和高k介质层121b与后续 形成的金属栅极产生反应，并且可以用于后续在NM0S晶体管形成过程中，在蚀刻去除P型 功函数金属层127b (请结合参考图9和图10)时作为蚀刻停止层。需要说明的是，在本发 明的其它实施例中，在沟槽117a (沟槽117b)中，可以只形成保护层123a (保护层123b)和 阻挡层125a (阻挡层125b)中的其中一层，甚至这两层都不形成。
[0086] 本实施例中，P型功函数金属层127a和P型功函数金属层127b都可以包括一层或 者多层，其材料可以是氮化钦（titanium nitride，TiN)、碳化组（tantalum carbide，TaC)、 钛铝合金或氮化钨等，可以采用原子层沉积工艺或物理气相沉积工艺形成该P型功函数金 属层127a和P型功函数金属层127b。
[0087] 在本实施例中，所填充的第一金属层129a和第一金属层129b的材料可以是错、 钨、铜或者它们的合金，但不限于此。本实施例中以铝为例。
[0088] 本步骤在形成第一金属层129a和第一金属层129b之后，第一金属层129a和第一 金属层129b通常会有一部分高出于原来的沟槽117a和沟槽117b，即有部分的第一金属层 129a和第一金属层129b高出了层间介质层107的上表面，可以进行平坦化去除这部分的第 一金属层129a和第一金属层129b，使第一金属层129a和第一金属层129b的上表面与层间 介质层107的上表面齐平。
[0089] 步骤S25,请参考图9和图10,去除图9中第二区域B上的第一金属层129b和P 型功函数金属层127b，以在层间介质层107中形成凹槽118b。
[0090] 本步骤中，首先用掩模131覆盖位于第一区域A上的结构，然后去除第二区域B上 的第一金属层129b和P型功函数金属层127b。具体地，可运用现有去金属的工艺方法去 除第二区域B上的第一金属层129b和P型功函数金属层127b，例如可以使用酸性化学溶 液（比如磷酸溶液）腐蚀掉第一金属层129b和P型功函数金属层127b。在这种情况下，掩 模131可以是耐磷酸溶液的材料制成，例如能够耐磷酸的光刻胶（Photo resist)材料等， 后续该掩模131可以用灰化或者其它方法去除。
[0091] 步骤S26,请参考图10、图11和图12,在图10所示的凹槽118b的底部和侧壁依次 形成扩散阻挡层133、N型功函数金属层135和第二金属层137。
[0092] 本步骤中，该扩散阻挡层133的材料可以为氮化钛，其厚度范围优选为5A至50人， 氮化钛可以有效防止铝的扩散，可采用原子层沉积工艺或物理气相沉积工艺形成该扩散阻 挡层133。
[0093] 本步骤中，N型功函数金属层135的材料可以为铝化钛（TiAl)、铝化锆（ZrAl)、铝 化钨（WA1)、铝化钽（TaAl)或铝化铪（HfAl)中的一种或多种的任意组合。由于本步骤所形 成的N型功函数金属层135均包括有铝，铝的扩散能力强，需要防止铝扩散，所以本实施例 所提供的CMOS晶体管形成方法中，形成扩散阻挡层133用于防止铝发生扩散，从而使得该 NM0S晶体管中的高k介质层121b不易被铝扩散，从而防止该NM0S晶体管中的高k介质层 121b受到(铝)金属损害，进而使高k介质层121b的时变击穿效应得到缓解，使所形成的该 NM0S晶体管的使用寿命延长，也就使得所形成的CMOS晶体管的使用寿命延长。
[0094] 本步骤在完成上述过程之后，继续在凹槽118b填充第二金属层137,其中第二金 属层137的材料包括铝。
[0095] 本步骤在形成第二金属层137之后，该第二金属层137通常会有一部分高出于原 来的凹槽118b，即第二金属层137高出了层间介质层107的上表面，可以平坦化去除这部分 的第二金属层137,使第二金属层137的上表面与层间介质层107的上表面齐平。至此，形 成金属栅极，有关CMOS晶体管形成方法的后续工艺为本领域技术人员公知的技术，本说明 书在此不再赘述。
[0096] 本实施例所提供的CMOS晶体管的形成方法在制作过程中，在第一区域和第二区 域的沟槽的底部和侧壁依次形成高k介质层、P型功函数金属层和第一金属层，然后去除所 述第二区域上的所述第一金属层和P型功函数金属层，以在所述层间介质层中形成凹槽， 最后在所述凹槽的底部和侧壁依次形成扩散阻挡层、N型功函数金属层和第二金属层。从 而避免在制作完P型功函数金属层之后又单独将第二区域上的P型功函数金属层去除，并 重新形成N型功函数金属层的过程，减少了工艺时间，提高了工艺效率。
[0097] 本发明还提供了一种CMOS晶体管，请参考图12，该CMOS晶体管可以由上述CMOS 晶体管的形成方法形成，因而其结构和性质可以参考上述方法实施例中的相应内容。
[0098] 本实施例所提供的CMOS晶体管包括衬底和位于衬底上的第一区域A和第二区域 B。需要说明的是，在本发明的其它实施例中，第一区域和第二区域的位置也可以调换，以第 一区域A和第二区域B来命名该两个区域仅是为了便于区分和与下述结构对应，但并不限 定它们的左右关系。
[0099] 本实施例中，第一区域A上包括PM0S晶体管，而第二区域B上包括NM0S晶体管。
[0100] 本实施例所提供的CMOS晶体管由于具有扩散阻挡层133,能够防止N型功函数金 属层135中铝的扩散，因而能够使得该CMOS晶体管不易发生时变击穿效应，使得该CMOS晶 体管更加稳定耐用。
[0101] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【权利要求】
1. 一种NMOS晶体管的形成方法，其特征在于，包括： 提供衬底，所述衬底上设置有伪栅结构； 在所述衬底上形成层间介质层； 去除所述伪栅结构以在所述层间介质层中形成沟槽； 在所述沟槽中依次形成高k介质层、扩散阻挡层、N型功函数金属层和栅金属层。
2. 如权利要求1所述的NM0S晶体管的形成方法，其特征在于，所述栅金属层的材料包 括铝，所述N型功函数金属层的材料包括铝。
3. 如权利要求2所述的NM0S晶体管的形成方法，其特征在于，所述扩散阻挡层的材料 包括氮化钛。
4. 如权利要求3所述的NM0S晶体管的形成方法，其特征在于，所述扩散阻挡层的厚度 包括5A至50A。
5. 如权利要求1所述的NM0S晶体管的形成方法，其特征在于，在形成所述高k介质层 之前，还包括：在所述沟槽的底部形成界面层；在形成所述N型功函数金属层之前，还包括： 在所述扩散阻挡层上形成保护层和阻挡层中的至少一层。
6. -种NM0S晶体管，其特征在于，包括： 衬底； 层间介质层，位于所述衬底上； 所述层间介质层中从下到上依次包括位于所述衬底上的高k介质层、扩散阻挡层、N型 功函数金属层和栅金属层。
7. 如权利要求6所述的NM0S晶体管，其特征在于，所述栅金属层的材料包括铝，所述N 型功函数金属层的材料包括铝。
8. 如权利要求6所述的NM0S晶体管，其特征在于，所述扩散阻挡层的材料包括氮化钛。
9. 如权利要求6或8所述的NM0S晶体管，其特征在于，所述扩散阻挡层的厚度包括5A 至50人。
10. 如权利要求9所述的NM0S晶体管，其特征在于，所述衬底与所述高k介质层之间还 包括有界面层；所述高k介质层与所述扩散阻挡层之间还包括保护层和阻挡层中的至少一 层。
11. 一种CMOS晶体管，其特征在于，包括如权利要求6至10任意一项所述的NM0S晶体 管。
12. -种CMOS晶体管的形成方法，其特征在于，包括： 提供衬底，所述衬底包含第一区域和第二区域，所述第一区域和第二区域上分别设置 有伪栅结构； 在所述衬底上形成层间介质层； 去除所述伪栅结构，在所述层间介质层中形成沟槽； 在所述沟槽中依次形成高k介质层、P型功函数金属层和第一金属层； 去除所述第二区域上的所述第一金属层和P型功函数金属层，以在所述层间介质层中 形成凹槽； 在所述凹槽中依次形成扩散阻挡层、N型功函数金属层和第二金属层。
13. 如权利要求12所述的CMOS晶体管的形成方法，其特征在于，所述第二金属层的材 料包括铝，所述N型功函数金属层的材料包括铝。
14. 如权利要求13所述的CMOS晶体管的形成方法，其特征在于，所述扩散阻挡层的材 料包括氮化钛。
15. 如权利要求14所述的CMOS晶体管的形成方法，其特征在于，所述扩散阻挡层的厚 度包括5A至50A。
16. 如权利要求12所述的CMOS晶体管的形成方法，其特征在于，采用湿法蚀刻，或者同 时采用湿法蚀刻和干法蚀刻，去除所述伪栅结构。
17. 如权利要求12所述的CMOS晶体管的形成方法，其特征在于，在形成所述高k介质 层之前，还包括：在所述沟槽的底部形成界面层。
18. 如权利要求12所述的CMOS晶体管的形成方法，其特征在于，在形成所述P型功函 数金属层之前，还包括：在所述沟槽的底部和侧壁分别形成保护层和阻挡层中的至少一层。
【文档编号】H01L21/336GK104124169SQ201310156945
【公开日】2014年10月29日 申请日期:2013年4月28日 优先权日:2013年4月28日
【发明者】谢欣云 申请人:中芯国际集成电路制造(上海)有限公司