一种薄膜晶体管的制备方法与流程

本发明涉及一种薄膜晶体管的制备方法，尤其涉及一种利用材料选择性腐蚀形成源漏电极的金属氧化物半导体薄膜晶体管的制备方法。

背景技术：
各种液晶显示器中的开关控制元件或周边驱动电路的集成元件都采用薄膜晶体管。目前被广泛采用的薄膜晶体管主要有非晶硅薄膜晶体管和多晶硅薄膜晶体管，但由于非晶硅薄膜晶体管低的迁移率和性能易退化等缺点，在OLED像素驱动以及LCD和OLED周边驱动电路集成等方面的应用上受到了很大的限制。而多晶硅薄膜晶体管的工艺温度较高，制作成本高，而且晶体管性能的均匀性较差，不太适合大尺寸平板显示应用。因此为了平板显示技术的发展，迫切需要开发更为先进的薄膜晶体管技术。目前处于研究开发之中的新型薄膜晶体管技术主要有以IGZO为代表的金属氧化物半导体薄膜晶体管，微晶硅薄膜晶体管和有机半导体薄膜晶体管等。其中的氧化锌基和氧化铟基薄膜晶体管具有低的工艺温度、低的工艺成本、高的载流子迁移率以及均匀且相对稳定的器件性能，即汇集了非晶硅和多晶硅薄膜晶体管两者的优点，是一种非常有希望的大尺寸微电子器件。氧化物薄膜晶体管制备的一个主要问题是，由于金属氧化物沟道层只有几十纳米或更薄，因此不能采用非晶硅薄膜晶体管中所采用的沟道刻蚀型结构，而必须采用沟道刻蚀阻挡型结构，这就导致了制备工艺的复杂度增加。

技术实现要素：
本发明要解决的主要技术问题是，提供一种根据选择性腐蚀差异形成源漏电极的金属氧化物薄膜晶体管制造方法，通过这种方法可以简化器件的制作工艺，节省制造成本，并且源漏电极采用透明导电薄膜制备，在形成源漏区图形的同时也可以同时替代ITO，作为像素电极的透明导电薄膜使用。此外，利用本发明的制备方法可以实现栅介质有源层和源漏电极层的连续淀积，在进一步降低成本的同时，也可以提高器件的性能。根据本申请的第一方面，提供一种薄膜晶体管的制备方法，包括：栅电极生成步骤：在衬底上制备栅电极；栅介质层生成步骤：在衬底正面生成覆盖在所述栅电极之上的栅介质层；有源区及源漏电极区生成步骤：在栅介质层上连续形成一层金属氧化物半导体层，一层在弱酸性或弱碱性溶液中具有高腐蚀速率的透明导电层，光刻和刻蚀形成有源层图形，并利用透明导电层和半导体层在弱酸性或弱碱性溶液中的腐蚀速率的差异，形成源漏电极区；钝化层和电极引出步骤：生长一层钝化介质层，光刻和刻蚀形成栅、源和漏的引出孔，再生长一层金属或透明导电薄膜，光刻和刻蚀形成电极和互联线。根据本申请的第二方面，提供一种薄膜晶体管的制备方法，包括：栅电极生成步骤：在衬底上制备栅电极；栅介质层生成步骤：在衬底正面上生成覆盖在所述栅电极之上的栅介质层；有源区及源漏电极区生成步骤：在栅介质层上形成一层金属氧化物半导体层，光刻和刻蚀形成有源层图形，在金属氧化物半导体层上形成一层在弱酸性或弱碱性溶液中具有高腐蚀速率的透明导电层，并利用透明导电层和半导体层在弱酸性或弱碱性溶液中的腐蚀速率的差异，形成源漏电极区；钝化层和电极引出步骤：生长一层钝化介质层，光刻和刻蚀形成栅、源和漏的引出孔，再生长一层金属或透明导电薄膜，光刻和刻蚀形成电极和互联线。在本发明的一种实施例中，形成源漏电极区时，所用光刻胶为负性光刻胶，形成所述光刻胶层之后，从衬底的背面以所述栅电极为掩膜进行曝光并显影形成光刻胶图形，露出沟道区。此时，所采用的栅介质和金属氧化物半导体层为透明材料，所述栅电极为金属电极。在本发明的一种实施例中，形成所述源漏电极区时所用光刻胶为正性光刻胶，通过直接对其进行光刻和刻蚀使沟道区露出。此时，所述栅电极为金属薄膜或透明导电薄膜。在本发明的一种实施例中，在所述透明导电层上涂光刻胶层之前还包括：在所述透明导电层上形成一层掩膜层，然后在该掩膜层上涂布光刻胶，进行光刻和刻蚀。在本发明的一种实施例中，在弱酸性或弱碱性溶液中具有高腐蚀速率的透明导电层不仅可以作为源漏电极，也可以作为液晶显示或有机发光二极管显示像素电极中的透明导电层。与现有技术相比，本发明的有益效果如下：1）通过透明导电层和金属氧化物半导体层在弱酸性或弱碱性溶液中的选择性腐蚀，形成源漏电极区。相比沟道刻蚀阻挡型器件的制作，本发明可以通过减少一次光刻过程而简化薄膜晶体管的工艺流程，节约制作成本。2）源漏电极区形成时，从衬底的背面曝光，栅电极起了天然掩膜版的作用。此种方式，一方面省去了另外制作掩膜版的成本，同时简化了工艺步骤；另一方面，由于栅电极作为掩膜版，使得沟道区与栅电极能够精确的对准，减小了寄生元件的产生，提高了器件性能的均匀性和工作速度。3）源漏电极区采用的如AZO或BZO等透明导电材料，在形成源漏电极区的同时，也可以替代ITO作为透明导电薄膜使用，这样可以进一步减少光刻次数，节约成本。4）利用本发明的制备方法可以实现栅介质有源层和源漏电极层的连续淀积，在进一步降低成本的同时，也可以提高器件的性能。附图说明图1.0为本发明实施例一的薄膜晶体管的剖面结构示意图；图1.1到1.9依次示出了本发明实施例一的薄膜晶体管的主要制作工艺步骤的剖面图，其中：图1.1示出了栅电极形成的工艺步骤；图1.2示出了栅介质层形成的工艺步骤；图1.3示出了金属氧化物半导体层形成的工艺步骤；图1.4示出了透明导电层形成的工艺步骤；图1.5示出了有源区形成的工艺步骤；图1.6示出了正面涂布负性光刻胶，背面曝光，显影形成光刻胶图形的工艺步骤图；图1.7示出了源漏电极区及沟道区形成的工艺步骤；图1.8示出了钝化层形成的工艺步骤；图1.9示出了接触孔、电极及金属走线形成的工艺步骤；图2.1到2.12依次示出了本发明实施例二的薄膜晶体管的主要制作工艺步骤的剖面图，其中：图2.1示出了栅电极形成的工艺步骤；图2.2示出了栅介质层形成的工艺步骤；图2.3示出了金属氧化物半导体层形成的工艺步骤；图2.4示出了透明导电层形成的工艺步骤；图2.5示出了掩膜层形成的工艺步骤；图2.6示出了掩膜层图形形成的工艺步骤；图2.7示出了有源层和透明导电层图形形成的工艺步骤；图2.8示出了正面涂布负性光刻胶，背面曝光，显影形成光刻胶图形的工艺步骤图；图2.9示出了掩膜层图形形成的工艺步骤；图2.10示出了以掩膜层图形为掩膜源漏电极区及沟道区形成的工艺步骤；图2.11示出了钝化处形成的工艺步骤；图2.12示出了接触孔、电极及金属走线形成的工艺步骤；图3.1到3.8依次示出了本发明实施例三的薄膜晶体管的主要制作工艺步骤的剖面图，其中：图3.1示出了栅电极形成的工艺步骤；图3.2示出了栅介质层形成的工艺步骤；图3.3示出了金属氧化物半导体层形成的工艺步骤；图3.4示出了有源层图形形成的工艺步骤；图3.5示出了透明导电层形成的工艺步骤；图3.6示出了源漏电极区形成的工艺步骤；图3.7示出了钝化层形成的工艺步骤；图3.8示出了接触孔形成的工艺步骤；图4.1到4.10依次示出了本发明实施例四的薄膜晶体管的主要制作工艺步骤的剖面图，其中：图4.1示出了栅电极形成的工艺步骤；图4.2示出了栅介质层形成的工艺步骤；图4.3示出了金属氧化物半导体层形成的工艺步骤；图4.4示出了有源层图形形成的工艺步骤；图4.5示出了透明导电层形成的工艺步骤；图4.6示出了掩膜层形成的工艺步骤；图4.7示出了掩膜层图形形成的工艺步骤；图4.8示出了源漏电极区形成的工艺步骤；图4.9示出了钝化层形成的工艺步骤；图4.10示出了接触孔形成的工艺步骤。具体实施方式下面通过具体实施方式结合附图对本发明作进一步详细说明。实施例一：请参考图1.0，该图为本发明实施例一的薄膜晶体管的剖面结构示意图。本实施例中的薄膜晶体管包括一栅电极2，一栅介质层3，一金属氧化物半导体层4，一透明导电层5组成。栅电极2位于衬底1之上，栅介质层3位于衬底1和栅电极2之上且将栅电极2覆盖，金属氧化物半导体层4位于栅介质3之上，沟道区为金属氧化物半导体层4的中间部分，位于覆盖栅电极2的栅介质3之上且与栅电极2对准，源区和漏区为透明导电材料，也分别位于栅介质3之上，且分别与有源区相连接。本实施例中，栅电极2为金属材料，如铬、钼、钛或铝等，由磁控溅射方法或热蒸发方法形成；栅电极2的厚度一般为100～300纳米，且为不透明材料。栅介质3为氮化硅、氧化硅等绝缘介质，由等离子增强化学汽相淀积PECVD或磁控溅射的方法形成；也可为氧化铝、氧化钽或氧化铪等金属氧化物，由磁控溅射方法形成。栅介质3的厚度一般为100～400纳米。金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料，如氧化锌基或氧化铟基的薄膜材料，由磁控溅射方法形成，厚度为30～200纳米；其在未偏置状态或负偏置状态下载流子浓度很低，呈现高电阻状态。该金属氧化物半导体层为在弱酸性或弱碱性溶液中腐蚀速率较慢的金属氧化物半导体材料，具体如氧化铟镓锌（IGZO）、氧化锡（SnO2）、氧化铟（In2O3）、氧化鎘铟（Cd2InO4）及其掺杂体系即掺锑氧化锡（SnO2:Sb）、掺氟氧化锡（SnO2:F）、氧化铟锡（ITO）等。透明导电层5为在酸性或碱性溶液中具有高腐蚀速率的金属氧化物薄膜材料，如AZO（氧化锌铝）、BZO（氧化锌硼）、氧化锌（ZnO）等，同样用磁控溅射方法形成，厚度为100～400纳米；其材料载流子浓度很高，为低阻材料。本实施例的薄膜晶体管的制作方法具体由图1.1至图1.9所示，包括以下步骤：11）如图1.1所示，在衬底1正面上生成一层100至300纳米厚的金属薄膜，生成该金属薄膜的方法可为磁控溅射法，其材料可为铬、钼、钛或铝等，然后将其进行相应的处理形成栅电极2，如可将其通过光刻和刻蚀形成栅电极2；本实施例中的衬底1可为耐高温的衬底，如玻璃衬底，也可为非耐高温的衬底，如透明的塑料衬底。12）如图1.2所示，在衬底1正面上生成一层100至400纳米厚绝缘薄膜，该绝缘薄膜可为氮化硅、氧化硅等绝缘介质，可采用等离子增强化学汽相淀积（PECVD）方法生成该薄膜，并使其覆盖在上述栅电极2之上作为栅介质层3。13）如图1.3所示，在栅介质层3上生成一层金属氧化物半导体层4，其厚度可为30至200纳米。其中，金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料，可采用磁控溅射法淀积该半导体层；如氧化锌基或氧化铟基的薄膜材料；当为氧化铟镓锌（IGZO）时，使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成。当为氧化铟时，所用的靶材为纯度等于或优于99.99%的氧化铟陶瓷靶。溅射气压在0.1～2.5Pa之间，气体为氩气和氧气的混合气体。14）如图1.4所示，在金属氧化物半导体层上生成一层透明导电薄膜，其厚度为100至400纳米。其中，透明导电薄膜层5为非晶或多晶的金属氧化物材料，可采用磁控溅射法淀积该导电层；如AZO或BZO材料。溅射气压在0.1～2.5Pa之间，气体为氩气和氧气的混合气体，也可以为纯氩气。15）如图1.5所示，对在上述透明导电层上涂布光刻胶层并进行曝光显影，露出有源区以外的区域，并放入强酸性溶液中腐蚀。透明导电层和金属氧化物半导体层被同时腐蚀，形成如1.5所示的图形。16）如图1.6所示，在上述做出的透明导电层图形上涂布光刻胶层，该光刻胶层为负性光刻胶层，负性光刻胶层涂布完成之后，从衬底1的背面即没有元器件的一面对其进行曝光，此时以底部的栅电极2作为掩膜，然后进行显影，由于未被底部栅电极2掩膜挡住的光刻胶层被曝光而不溶解于显影液，被栅电极2挡住的光刻胶层由于未被曝光而溶解于显影液，形成光刻胶图形6，使源漏电极区被光刻胶覆盖，而沟道区则暴漏出来。17）如图1.7所示，将光刻完成的器件放入弱酸性溶液中腐蚀，由于透明导电层的材料在弱酸性溶液或弱碱性溶液中也具有很高的腐蚀速率，而金属氧化物半导体层则在弱酸性或弱碱性溶液中腐蚀速率极低，利用这种两种材料的选择性腐蚀特性，形成沟道区。18）如图1.8所示，用等离子增强化学汽相淀积（PECVD）或磁控溅射方法淀积一层100～300纳米厚的氮化硅层或二氧化硅或氧化铝材料作为钝化层7。19）如图1.9所示，光刻和刻蚀钝化层，形成接触孔，并用磁控溅射方法淀积一层100～300纳米厚的金属膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线8。常规的非自对准技术不可避免导致晶体管存在大的寄生电容和晶体管特性的不均匀，而寄生电容对像素驱动单元和周边电路驱动电路的性能的危害都是非常大的。为了消除寄生电容的影响，现有的做法往往导致晶体管的结构以及制作的工艺步骤的复杂性提高。在本实施例中，步骤16）中从衬底1的背面即没有元器件的一面对其进行曝光，此时以底部的栅电极2作为掩膜，形成光刻胶图形6，使透明导电层5和金属氧化物半导体层4中间部分显露出来，然后放入弱酸性或弱碱性溶液中腐蚀，这样得到的晶体管的结构为自对准的结构，且其制造工艺流程比现有的非自对准的工作流程还要简单。当采用背面曝光的方法时，所采用的栅介质材料和金属氧化物层材料为透明材料。本实施例提供的方法也可制作出非自对准的晶体管，例如在步骤16）中的光刻胶层为正性光刻胶层时，直接对其进行光刻和刻蚀，使沟道区露出，然后对其进行腐蚀处理即可。但此时制得的晶体管就不具有自对准结构。本实施例栅介质层3，金属氧化物半导体层4，透明导电层5可以连续淀积，使得器件制造成本进一步降低，器件性能也可以得到改善。实施例二：本实施例中的薄膜晶体管结构和材料与实施例一类似，区别就是在制备过程中多了一层掩膜层9，位于透明导电层之上。本实施例的薄膜晶体管的制作方法的步骤具体由图2.1至图2.12所示，包括以下步骤：21）如图2.1所示，在衬底1正面上生成一层100至300纳米厚的金属薄膜，生成该金属薄膜的方法可为磁控溅射法，其材料可为铬、钼、钛或铝等，然后将其进行相应的处理形成栅电极2，如可将其通过光刻和刻蚀形成栅电极2；本实施例中的衬底1可为耐高温的衬底，如玻璃衬底，也可为非耐高温的衬底，如透明的塑料衬底。22）如图2.2所示，在衬底1正面上生成一层100至400纳米厚绝缘薄膜，该绝缘薄膜可为氮化硅、氧化硅等绝缘介质，可采用等离子增强化学汽相淀积（PECVD）方法生成该薄膜，并使其覆盖在上述栅电极2之上作为栅介质层3。23）如图2.3所示，在栅介质层3上生成一层金属氧化物半导体层4，其厚度可为30至200纳米。其中，金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料，可采用磁控溅射法淀积该半导体层；如氧化锌基或氧化铟基的薄膜材料；当为氧化铟镓锌（IGZO）时，使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成。当为氧化铟时，所用的靶材为纯度等于或优于99.99%的氧化铟陶瓷靶。溅射气压在0.1～2.5Pa之间，气体为氩气和氧气的混合气体。24）如图2.4所示，在金属氧化物半导体层上生成一层透明导电薄层5，其厚度为100至400纳米。其中，透明导电薄膜层5为非晶或多晶的金属氧化物材料，可采用磁控溅射法淀积该导电层；如AZO或BZO材料。溅射气压在0.1～2.5Pa之间，气体为氩气和氧气的混合气体，也可以为纯氩气。25）如图2.5所示，用等离子增强化学汽相淀积（PECVD）或磁控溅射方法在上述透明导电层上淀积一层50～150纳米厚的氮化硅层或二氧化硅或氧化铝材料作为掩膜层9。26）如图2.6所示，对在上述掩膜层9上涂布光刻胶层并进行曝光显影，露出有源区以外的区域，并以光刻胶作为掩膜对掩膜层进行刻蚀，形成如图2.6所示的掩膜层图形。27）如图2.7所示，以上述掩膜层9作为掩膜，将器件放入强酸性溶液中腐蚀。透明导电层和金属氧化物半导体层被同时腐蚀，形成如2.7所示的图形。28）如图2.8所示，在上述做出的掩膜层9图形上涂布光刻胶层，该光刻胶层为负性光刻胶层，负性光刻胶层涂布完成之后，从衬底1的背面即没有元器件的一面对其进行曝光，此时以底部的栅电极2作为掩膜，曝光后进行显影，由于未被底部栅电极2掩膜挡住的光刻胶层被曝光而不溶解于显影液，被栅电极2挡住的光刻胶层由于未被曝光而溶解于显影液，形成光刻胶图形6，使源漏电极区上方的掩膜层被光刻胶覆盖。29）如图2.9所示，以光刻胶为掩膜刻蚀掩膜层9，去掉沟道区上方的掩膜层。210）如图2.10所示，以掩膜层9作为掩膜，将器件放入弱酸性溶液中腐蚀，由于透明导电层的材料在弱酸性溶液或弱碱性溶液中也具有很高的腐蚀速率，而金属氧化物半导体层则在弱酸性或弱碱性溶液中腐蚀速率极低，利用这种两种材料的选择性腐蚀特性，形成沟道区。211）如图2.11所示，用等离子增强化学汽相淀积（PECVD）或磁控溅射方法淀积一层100～300纳米厚的氮化硅层或二氧化硅或氧化铝材料作为钝化层7。212）如图2.12所示，光刻和刻蚀钝化层，形成接触孔，并用磁控溅射方法淀积一层100～300纳米厚的金属膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线8。在本实施例中，步骤28）中从衬底1的背面即没有元器件的一面进行曝光，此时以底部的栅电极2作为掩膜，形成光刻胶图形6，使掩膜层9中间与栅极相重叠的部分显露出来，然后进行刻蚀，形成如图3.9所示的掩膜层图形，并以此掩膜层9作为掩膜，将器件放入弱酸性或弱碱性溶液中腐蚀，这样得到的晶体管的结构为自对准的结构，且其制造工艺流程比现有的非自对准的工作流程还要简单。当采用背面曝光方法时，所采用的栅介质材料和金属氧化物层材料为透明材料。本实施例提供的方法也可制作出非自对准的晶体管，例如在步骤28）中的光刻胶层为正性光刻胶层时，直接对其进行光刻和刻蚀，使沟道区上方的掩膜层9露出，然后对其进行刻蚀即可。但此时制得的晶体管就不具有自对准结构。本实施例栅介质层3，金属氧化物半导体层4，透明导电层5和掩膜层9可以连续淀积，使得器件制造成本进一步降低，器件性能也可以得到改善。实施例三：本实施例的薄膜晶体管的制作方法的步骤具体由图3.1至图3.8所示，包括以下步骤：31）如图3.1所示，在衬底1正面上生成一层100至300纳米厚的金属薄膜，生成该金属薄膜的方法可为磁控溅射法，其材料可为铬、钼、钛或铝等，也可以采用透明导电薄膜，如ITO。然后将其进行相应的处理形成栅电极2，如可将其通过光刻和刻蚀形成栅电极2；本实施例中的衬底1可为耐高温的衬底，如玻璃衬底，也可为非耐高温的衬底，如透明的塑料衬底。32）如图3.2所示，在衬底1正面上生成一层100至400纳米厚绝缘薄膜，该绝缘薄膜可为氮化硅、氧化硅等绝缘介质，可采用等离子增强化学汽相淀积（PECVD）方法生成该薄膜，并使其覆盖在上述栅电极2之上作为栅介质层3。33）如图3.3所示，在栅介质层3上生成一层金属氧化物半导体层4，其厚度可为30至200纳米。其中，金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料，可采用磁控溅射法淀积该半导体层；如氧化锌基或氧化铟基的薄膜材料；当为氧化铟镓锌（IGZO）时，使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成。当为氧化铟时，所用的靶材为纯度等于或优于99.99%的氧化铟陶瓷靶。溅射气压在0.1～2.5Pa之间，气体为氩气和氧气的混合气体。34）如图3.4所示，在金属氧化层形成以后，对其进行光刻和刻蚀，形成有源层图形。35）如图3.5所示，在金属氧化物半导体层上生成一层透明导电薄膜5，其厚度为100至400纳米。其中，透明导电薄膜层5为非晶或多晶的金属氧化物材料，可采用磁控溅射法淀积该导电层,如AZO或BZO材料。溅射气压在0.1～2.5Pa之间，气体为氩气和氧气的混合气体，也可以为纯氩气。36）如图3.6所示，对在上述透明导电层上涂布光刻胶层并进行曝光显影，露出源漏电极区以外的区域，将光刻完成的器件放入弱酸性溶液中腐蚀，由于透明导电层的材料在弱酸性溶液或弱碱性溶液中也具有很强的腐蚀速率，而金属氧化物半导体层则在弱酸性或弱碱性溶液中腐蚀速率极低，利用这种两种材料的选择性腐蚀特性，形成沟道区。37）如图3.7所示，用等离子增强化学汽相淀积（PECVD）或磁控溅射方法淀积一层100～300纳米厚的氮化硅层或二氧化硅或氧化铝材料作为钝化层7。38）如图3.8所示，光刻和刻蚀钝化层，形成接触孔，并用磁控溅射方法淀积一层100～300纳米厚的金属膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线8。在本实施例中，当步骤中的光刻胶为正性光刻胶，且当从衬底1的正面对其进行曝光、显影时，制得的晶体管就不具有自对准结构。实施例四：本实施例的薄膜晶体管的制作方法的步骤具体由图4.1至图4.10所示，包括以下步骤：如图4.1所示，在衬底1正面上生成一层100至300纳米厚的金属薄膜，生成该金属薄膜的方法可为磁控溅射法，其材料可为铬、钼、钛或铝等，也可以采用透明导电薄膜，如ITO。然后将其进行相应的处理形成栅电极2，如可将其通过光刻和刻蚀形成栅电极2；本实施例中的衬底1可为耐高温的衬底，如玻璃衬底，也可为非耐高温的衬底，如透明的塑料衬底。如图4.2所示，在衬底1正面上生成一层100至400纳米厚绝缘薄膜，该绝缘薄膜可为氮化硅、氧化硅等绝缘介质，可采用等离子增强化学汽相淀积（PECVD）方法生成该薄膜，并使其覆盖在上述栅电极2之上作为栅介质层3。如图4.3所示，在栅介质层3上生成一层金属氧化物半导体层4，其厚度可为30至200纳米。其中，金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料，可采用磁控溅射法淀积该半导体层；如氧化锌基或氧化铟基的薄膜材料；当为氧化铟镓锌（IGZO）时，使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成。当为氧化铟时，所用的靶材为纯度等于或优于99.99%的氧化铟陶瓷靶。溅射气压在0.1～2.5Pa之间，气体为氩气和氧气的混合气体。如图4.4所示，在金属氧化层形成以后，对其进行光刻和刻蚀，形成有源层图形。如图4.5所示，在金属氧化物半导体层上生成一层透明导电薄膜5，其厚度为100至400纳米。其中，透明导电薄膜层5为非晶或多晶的金属氧化物材料，可采用磁控溅射法淀积该导电层,如AZO或BZO材料。溅射气压在0.1～2.5Pa之间，气体为氩气和氧气的混合气体，也可以为纯氩气。如图4.6所示，用等离子增强化学汽相淀积（PECVD）或磁控溅射方法在上述透明导电层上淀积一层50～150纳米厚的氮化硅层或二氧化硅或氧化铝材料作为掩膜层9。如图4.7所示，对在上述透明导电层上涂布光刻胶层并进行曝光显影，露出源漏电极区以外的区域，并以光刻胶作为掩膜对掩膜层进行刻蚀，形成如图4.7所示的掩膜层图形9。如图4.8所示，掩膜层图形已经将源漏电极区覆盖，而其他区域裸露在外。将器件放入弱酸性或弱碱性溶液中腐蚀，由于透明导电层的材料在弱酸性溶液或弱碱性溶液中也具有很强的腐蚀速率，而金属氧化物半导体层则在弱酸性或弱碱性溶液中腐蚀速率极低，利用这种两种材料的选择性腐蚀特性，形成沟道区。如图4.9所示，用等离子增强化学汽相淀积（PECVD）或磁控溅射方法淀积一层100～300纳米厚的氮化硅层或二氧化硅或氧化铝材料作为钝化层7。如图4.10所示，光刻和刻蚀钝化层，形成接触孔，并用磁控溅射方法淀积一层100～300纳米厚的金属膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线8。在本实施例中，当步骤中的光刻胶为正性光刻胶，且当从衬底1的正面对其进行曝光、显影时，制得的晶体管就不具有自对准结构。以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。