多接触孔的形成方法
【专利摘要】本发明公开了一种多接触孔的形成方法，其特征在于：该方法包含有一形成于基板上的下层，下层可包括第二硬模层、一下硬模层，一设备层，或它们的组合，设备层可由任何合适的材料制成；第二硬模层可由任何合适的硬掩模材料组成，第二硬模层由与第一硬模层的材料不同的材料组成，且第二硬模层可具有任何合适的厚度；第一硬模层上形成有包含至少一个第一特征和至少一个第二特征的多个间隔开的特征层。本发明的有益效果是：操作简单，形成容易，提高了生产工作的效率，减少了步骤。
【专利说明】多接触孔的形成方法
【技术领域】
[0001]本发明涉及一种孔的形成方法，特别是一种多接触孔的形成方法。
【背景技术】
[0002]本发明一般涉及用于制造半导体装置的方法，例如，在非易失性存储器阵列中形成接触孔的方法。在传统图案中，如双打印，低于38纳米的分辨率是无法实现的。接近24纳米接触孔的分辨率的可替代的技术是非常困难的，并且涉及使用2列交错的阵列。要执行更小孔的图案，如低于22纳米，可能需要3排交错阵列，其产生额外的困难，如增加依赖于光学邻近校正和子分辨率辅助特征。
【发明内容】
[0003]本发明的目的在于提供了一种多接触孔的形成方法，用以解决上述的现有问题。
[0004]本发明的技术方案如下:一种多接触孔的形成方法，其特征在于:该方法包含有一形成于基板上的下层，下层可包括第二硬模层、一下硬模层，一设备层，或它们的组合，设备层可由任何合适的材料制成；第二硬模层可由任何合适的硬掩模材料组成，第二硬模层由与第一硬模层的材料不同的材料组成，且第二硬模层可具有任何合适的厚度；第一硬模层上形成有包含至少一个第一特征和至少一个第二特征的多个间隔开的特征层。
[0005]特征层上形成有第一隔离层，其由与特征层的材料不同的材料组成。
[0006]第一隔离层可被蚀刻形成第一间隔图案。
[0007]第一间隔图案显呈现为多个间隔件壳，其限定了第一壁和与之相对的第二壁。
[0008]该方法中可形成有一盖掩模，盖掩模可包括至少一个间隔开的盖掩模材料的第一带状部分和第二带状部分，还包括有形成在下层上的盖掩模材料的第三带状部分和形成在下层之上的盖掩模材料的第四带状部分。
[0009]第一硬模层被蚀刻的暴露部分形成多个接触孔。
[0010]盖掩模可包括有条带状部分、条带状部分二、条带状部分三。
[0011]本发明的有益效果是:操作简单，形成容易，提高了生产工作的效率，减少了步骤。
【专利附图】
【附图说明】
[0012]图1至6是示出根据本发明的一个实施例的形成设备的阶段侧剖视图；
图7至12分别是图1至6所示的结构的顶视图；
图13至14是示出根据本发明的另一个实施例的形成设备的阶段的侧面剖视图；
图15至16分别是图13至14所示的结构的顶视图；
图中标示:100、基板，200、下层，210、设备层，220、下硬模层，230、第二硬模层，300、第一硬模层，303、接触孔，401、特征层，402、第一特征，403、第二特征，500、第一隔离层，502、第一间隔图案，510、第一壁,511、第二壁,602、盖掩模,603、第一带状部分,604、第二带状部分，605、第三带状部，606、第四带状部，607、条带状部分，608、条带状部分二，609、条带状部分三。
【具体实施方式】
[0013]结合附图，对本发明作进一步详细说明。
[0014]本发明一种多接触孔的形成方法，其特征在于:该方法包含有一形成于基板100上的下层200，下层200可包括第二硬模层230、一下硬模层220，一设备层210，或它们的组合，设备层210可由任何合适的材料制成；第二硬模层230可由任何合适的硬掩模材料组成，第二硬模层230由与第一硬模层300的材料不同的材料组成，且第二硬模层230可具有任何合适的厚度；第一硬模层300上形成有包含至少一个第一特征402和至少一个第二特征403的多个间隔开的特征层401。特征层401上形成有第一隔离层500，其由与特征层401的材料不同的材料组成。第一隔离层500可被蚀刻形成第一间隔图案502。第一间隔图案502显呈现为多个间隔件壳，其限定了第一壁510和与之相对的第二壁511。该方法中可形成有一盖掩模602,盖掩模602可包括至少一个间隔开的盖掩模材料的第一带状部分603和第二带状部分604，还包括有形成在下层上的盖掩模材料的第三带状部分605和形成在下层之上的盖掩模材料的第四带状部分606。第一硬模层300被蚀刻的暴露部分形成多个接触孔303。盖掩模602可包括有条带状部分607、条带状部分二 608、条带状部分三609。该方法中可使用间隔件壳的技术，和盖掩模来形成接触孔图案，孔305可以交错结构形成，每个孔可位于相应的双镶嵌型沟槽307中。
[0015]本发明的具体结构如上文所述。本发明的一个实施例提供了一种形成多个接触孔的方法，包括在基础材料上形成的第一特征和第二特征，在第一和第二特征上形成侧壁间隔物，除去第一和第二功能，而无需移动侧壁间隔物，形成至少部分地暴露侧壁间隔物的盖掩模，蚀刻下面的使用材料的盖掩模作为掩模，以形成多个接触孔。在一些实施例中，下层材料包括绝缘材料。
[0016]参照图1，下层200形成在基板100上。基板100可以是本领域中已知的任何半导体衬底，如单晶硅，V-1V的化合物，例如硅-锗或碳化硅，II1-V族化合物，I1-VI族化合物，在这样的衬底上有外延层，或任何其他的半导体或非半导体材料，如玻璃，塑料，金属或陶瓷基板。所述基板可以包括其上制造的集成电路，如驱动电路和/或用于存储装置的电极。
[0017]下层200可以包括第二硬模层230，一个下硬模层220，设备层210，或它们的组合。例如，如图1所示，下层200可以包括一个设备层210，一个下硬模层220形成在设备层210，第二硬模层230形成在下硬模层220之上。
[0018]第二硬模层230可由任何合适的硬掩模材料组成，包括氧化物，氮化物，多晶硅，非晶硅，或金属。在一个优选的实施方案中，第二硬模层230包括氧化硅或氮氧化硅的硬模层。在另一个优选的实施方案中，第二硬模层230包括多晶硅。优选地，第二硬模层230由与第一硬模层300的材料不同的材料组成，从而使第二硬模层230能在蚀刻第一硬模层300的步骤中起到蚀刻停止的作用。第二硬模层230可具有任何合适的厚度，优选的厚度为30至60纳米。下层硬掩模层220可由任何合适的硬掩模材料制成，并在一个优选的实施例中，包含有机硬掩模，如无定形碳先进的图案形成膜(APF)。下层的硬模层220的厚度可为120一 250纳米。在另一个实施例中，第一硬模层300可以包括非晶硅层，而且下层200包括在设备层210上的DARC硬掩模层。也可以使用其他的层组合。设备层210可由任何合适的材料制成，例如，半导体材料，绝缘材料，或导电性材料。例如，在一个优选的实施方案中，设备层210是一个或多个绝缘层，如氧化硅，氮化硅，有机绝缘层等。第一硬模层300可以形成在下层200之上。第一硬模层300可以由任何合适的硬掩模材料制成。
[0019]如图1和7所示，第一掩模层300可以被部分地暴露在多个特征之间的开口中，例如，在第一特征402和第二特征403之间。在一些实施例中，特征层401可以是感光材料。在一些实施例中，特征层401可以是光致抗蚀剂，组合BARC和光致抗蚀剂特征，或者可以包括无定形碳。或者，特征层401可以包括任何其它合适的材料，如氧化物，氮化物或金属。使用常规的光刻技术，特征层401的宽度最初可能为38 nm，光致抗蚀剂的修理过程，例如各向同性蚀刻，可被用来降低特征401的宽度为19纳米。也可以使用其他的宽度。
[0020]转到图2和图8，第一隔离层500可以形成在特征层401上。第一间隔层500由与特征层的材料不同的材料组成。隔离层500可以包括任何一层，其能在一个足够低的温度下存放，以避免损坏特征层401，并且其能承受脱胶，而不被移除。在图8中，看不到第一间隔层500和特征层。然而，第一间隔层500可能是光学透明或半透明的。
[0021]然后能使用蚀刻工艺对第一间隔层500进行蚀刻，以形成第一间隔图案(也可被称为间隔件特征或侧壁)502，以暴露特征层401的顶部，如图3和9所述。在一些实施例中，第一特征的宽度与第二特征的宽度大致相等，并与在第一特征上的侧壁和第二特征上的相邻侧壁之间的空间宽度大致相等。例如，该空间的宽度可以约19纳米。在一些实施例中，特征401包括光致抗蚀剂的上部和DARC和硬掩模下部中的至少一个，侧壁502覆盖着特征的上部和下部的侧壁。在这些实施例中，使用特征层401作为掩模来蚀刻底层DARC和/或硬掩模层。侧壁间隔件形成在相结合的光致抗蚀剂和的DARC /硬掩模支柱的侧壁上。如果有需要的话，可以在DARC/硬模支柱的侧面上的间隔件形成之前，移除光致抗蚀剂。
[0022]可以看出在图9中示出，第一间隔图案502显示为多个间隔件壳，其各特征层401和特征层401完全暴露的顶部。特征层401，例如至少第一特征402和第二特征403，然后能被移除(例如剥离)，而不移除图案502，因此原先由特征层401覆盖的第一硬模层300的暴露部分，如图4和10所示。图10中还示出，图案502的部分限定了第一壁510和间隔件壳的相对的第二壁511。
[0023]如图5和11所示，可形成盖掩模602，例如光致抗蚀剂图案，从而至少部分地暴露侧壁间隔物和第一硬模层300的部分。因此，盖掩模和侧壁间隔物能对层300的掩模部分起作用，如那些没有暴露在图图11中的部分，在随后的下层200未覆盖部分过程中。换言之，在盖掩模602可以包括至少一个间隔开的盖掩模材料的第一带状部分603和第二带状部分604，基本上彼此平行，使得第一带部覆盖每个间隔件壳的第一壁510 (在图11中未示出)，第二带部覆盖相对的每个间隔件壳的第二壁511 (在图11中不可见)。此外，盖掩模还可以包括形成在下层上的盖掩模材料的第三带状部605，例如，第一硬模层300，从而连接第一带部的第一端部和第二带部的第一端部，和形成在下层之上的盖掩模材料的第四带状部分606，从而连接第一带部的第二端和第二带部的第二端部，如图11所示。第三和第四带状部分均可大致垂直于第一和第二带状部分，第一间隔图案502位于第三和第四带状部分之间，如图11所示。因此，在随后的蚀刻工序中，在蚀刻第一硬模层300的工序中，可使用盖掩模602的部分和第一间隔图案502作为掩模,从而形成第一硬掩模特征。[0024]此外，蚀刻第一硬模层300的暴露部分示于图5和图11中，其结果是形成多个如图6所示的接触孔303，例如包括，至少第一，第二和第三接触孔。换句话说，在蚀刻步骤中，在低于之先前由第一特征所占据的位置之下的下层材料中形成第一接触孔，第二接触孔形成在暴露在相邻侧壁之间的底层材料中，和第三接触孔形成在原先由第二特征的占用的位置的下方。第一，第二和第三接触孔具有大约相同的宽度和长度。因此，当蚀刻第一硬模层300的未覆盖部分时，原先由第一硬模层300未覆盖部分覆盖的第二硬掩模层的部分露出，如12图所示。在一些实施例中，多个接触孔被安排呈至少一排，如图12所示。
[0025]在一个实施例中，第一硬模层300和下层200包括DARC和位于绝缘层之上的硬掩模中的至少一个，并形成多个接触孔的步骤包括蚀刻DARC和硬掩模中的至少一个，并使用图案DARC和硬掩模作为掩模中的至少一个来蚀刻所述绝缘层。
[0026]在另一个实施例中，盖掩模602覆盖下层，例如在第一间隔图案502的长度之外覆盖第一掩模层300，在侧壁间隔物的长度之内覆盖下层材料的带状部分。例如，在一些实施例中，盖掩模602包括至少一条从侧壁间隔物中延伸出来的带，使得形成至少两行的非交错的接触孔。如图13和15所示，盖掩模602可以包括若干条带状部分，在随后的蚀刻第一硬模层300的过程中，非交错的接触孔303形成一个阵列，如图14和16所示。
[0027]换言之，超出盖掩模的结构示于图11中，如上所述，盖掩模可以进一步包括至少一个额外的盖掩模材料的第五带状部，其大致平行，并在第一带状部分603和第二带状部分604之间，以及在间隔物壳之上。所述至少一个额外的第五带状部的第一端部接触第三带状部分605，和所述至少一个额外的第五带状部分的第二端部接触第四条带状部分606，如图15和图16所示。
[0028]在一些实施例中，多个接触孔303中的每一个具有矩形横截面形状。在一些实施例中，接触孔303具有大致矩形的横截面形状。在一些实施例中,接触孔303具有大致正方形的截面形状。在一些实施例中，多个接触孔错开。在一些实施例中，原先由特征层401占据的位置的下方形成的接触孔与形成在相邻间隔物壳之间的接触孔具有基本相同的形状。
[0029]优选形成每一个特征层401大致为19纳米的宽度。然而，由于过程中不同的变化，特征层401均可以从这个优选宽度的0-10%之间变化，如1-5%。此外，优选的是，第一间隔图案502形成在各特征层401之间，留下宽度与19纳米相同的空间。同样，由于过程中的不同的变化，特征层401可各自从这个优选宽度0-10 %之间变化，如1-5%。当然，也可使用其它宽度。
[0030]在随后的步骤中，可使用额外的蚀刻工艺来增加所形成孔的深度，和/或在设备层210上转变图案。例如，随后的蚀刻步骤可使用第一间隔图案502来蚀刻第二硬模层230，从而在蚀刻过程中，从第二硬模层230中形成额外的特征，其在随后可用作下层的掩模层。例如，设备层210，例如设备层210可使用任何一个或多个层和/或图案化层作为掩模蚀刻以形成多个接触孔。
[0031]在随后的步骤中，金属硅化物，金属电极或多晶硅，连接线等导电性材料可以形成在多个接触孔中，使得导电材料接触暴露在多个接触孔的导电线或连接线。换句话说，这样的线或连接线可以形成在设备层210以下的基板100上或埋在设备层210下方。也可使用制造上述接触孔的方法来在任何合适的半导体器件中形成接触孔，如逻辑和存储设备。例如，接触孔可以形成在非易失性存储器装置中，例如浮动栅或电荷存储晶体管的NAND型存储器。
[0032]形成非交错的接触孔，可能形成19纳米或更小的分辨率，其与传统的方法相比，有更好的接触均匀性。另外，可形成具有较大的表面积的非交错的接触孔，从而导致接触电阻降低，并增加在孔中形成的用于接触的电流。
[0033]值得注意的是，形成盖掩模602的方法可以在一些实施例中呈现，只要盖掩模602是这样的模式来创建上述的和体重所示的接触孔图案。例如，盖掩模602可以在一些单独的沉积步骤中形成，来形成各种带状部分，或在一个单一的沉积步骤中。
[0034]因此，本发明的实施例中使用侧壁间隔件或间隔件壳的技术，和盖掩模来形成接触孔图案。这样就避免了孔图案为交错结构的需要，从而允许在19纳米或更小的分辨率的非交错的孔阵列，或者在更小的总面积中，从而允许接触部位更高的密度，或较大的孔具有较大的接触面积，来增加电流和减少接触电阻。
【权利要求】
1.一种多接触孔的形成方法，其特征在于:该方法包含有一形成于基板(100)上的下层(200)，下层(200)可包括第二硬模层(230)、一下硬模层(220)，一设备层(210)，或它们的组合，设备层(210)可由任何合适的材料制成；第二硬模层(230)可由任何合适的硬掩模材料组成，第二硬模层(230)由与第一硬模层(300)的材料不同的材料组成，且第二硬模层(230)可具有任何合适的厚度；第一硬模层(300)上形成有包含至少一个第一特征(402)和至少一个第二特征(403)的多个间隔开的特征层(401)。
2.根据权利要求1所述的一种多接触孔的形成方法，其特征在于:特征层(401)上形成有第一隔离层(500)，其由与特征层(401)的材料不同的材料组成。
3.根据权利要求2所述的一种多接触孔的形成方法，其特征在于:第一隔离层(500)可被蚀刻形成第一间隔图案(502)。
4.根据权利要求3所述的一种多接触孔的形成方法，其特征在于:第一间隔图案(502)显呈现为多个间隔件壳，其限定了第一壁(510)和与之相对的第二壁(511)。
5.根据权利要求1所述的一种多接触孔的形成方法，其特征在于:该方法中可形成有一盖掩模(602),盖掩模(602)可包括至少一个间隔开的盖掩模材料的第一带状部分(603)和第二带状部分(604)，还包括有形成在下层上的盖掩模材料的第三带状部分(605)和形成在下层之上的盖掩模材料的第四带状部分(606 )。
6.根据权利要求1所述的一种多接触孔的形成方法，其特征在于:第一硬模层(300)被蚀刻的暴露部分形成多个接触孔(303)。
7.根据权利要求5所述的一种多接触孔的形成方法，其特征在于:盖掩模(602)可包括有条带状部分(607 )、条带状部分二( 608 )、条带状部分三(609 )。
【文档编号】H01L21/768GK103560109SQ201310566696
【公开日】2014年2月5日 申请日期:2013年11月13日 优先权日:2013年11月13日
【发明者】朱科奇 申请人:宁波市鄞州科启动漫工业技术有限公司